TW584985B - Multiple asynchronous switching system - Google Patents

Description

584985 五、發明說明（l) 發明所屬之技術領域 本發明是有關於一種時脈訊號’且特別是有關於— 種在非同步時脈訊號之間切換而不產生突波的切換電 路0 先前技術 當提供非同步時脈訊號至邏輯電路時，於切換訊號 的過程中，不產生突波（glitch)是非常重要的。突波是 訊號中由於不成功的切換動作所引起的任何錯誤’例 如：脈衝寬度變形（P U 1 S e w i d t h v i ο 1 a t i ο η )。假如切換 時脈未經準確地切換，切換過程中的訊號將產生錯誤。 在美國編號第6 1 0 7 8 4 1號專利中提到一個利用切換電路與 介穩鎖存器（m e t a s t a b 1 e 1 a t c h e s )在多個,時脈源間進行 切換而不產生突波的方法。如美國編號第61〇 7 8 4 1號專利 中所述，此發明藉由切換電路產生二個控制訊號，其 中，第二控制訊號受介穩鎖存器之影響。 號 fVl ]ay Nebhra jani所著之「切換非同步時脈訊 ί i。ί中，提供一個建議，此建議使時脈切換不產生 卜的叫^而’根據此文所提供的技術，由於訊號有時序 上的，喊，所以也會產生突波。 個^ f ί個非同步時脈訊號源間作切換時，也需要一 的能力。系、，充其中5此時脈切換系統具有降低突波 砗W Γ Ϊ多個非同步時脈訊號源間作切換時，需要一個 时脈切換糸Μ +4.. ,, 系、、先。其中，此時脈切換系統能夠利用簡化邏

l〇416twf. ptd 第5頁 584985 五、發明說明（2) 輯電路（reduced logic circuitry)來降低突波。 發明内容 根據本發明之目的，本發明之一較佳實施例敘述本 發明包含一個非同步時脈訊號切換系統，此系統包括： 二個以上之非同步時脈訊號；一個請求器，耦接於一個 偵測器，在二個以上之非同步時脈訊號中請求一個非同 步時脈訊號；複數個選擇訊號，包含一個延遲，耦接於 偵測器，從二個以上之非同步時脈訊號中來選擇一個非 同步時脈訊號；該偵測器，耦接於一個訊號輸出單元， 偵測一個被選擇的非同步時脈訊號；一個訊號輸出單 元，耦接於偵測器與請求器，輸出一個被選擇的非同步 時脈訊號。 根據本發明之另一目的，本發明之另一較佳實施例 敘述本發明包含一個非同步時脈訊號切換系統，此系統 包括：一個請求器；一個以上之控制訊號輸入請求器； 一個以上之請求訊號由請求器輸出；一個以上之第二偵 測器邏輯閘分別接收該一個以上之請求訊號；一個以上 之狀態機構分別接收來自一個以上之第二偵測器邏輯閘 的輸入； 一個以上的選擇訊號分別相關於一個以上 之狀態機構，狀態機構耦接於緩衝器，選擇訊號由一個 以上之狀態機構輸出；一個以上之第一偵測器邏輯閘分 別相關於一個以上之狀態機構，一個以上之第一偵測器 邏輯閘接收與一個以上的狀態機構不相關的一個以上的 選擇訊號並輸出到第二偵測器邏輯閘；一個以上之第三

10416twf. ptd 第6頁 584985 五、發明說明（3) 偵測器邏輯閘分別相關於一個以上之狀態機構，以分別 接收一個以上之選擇訊號；二個以上之非同步時脈訊號 耦接一個以上之第三偵測器邏輯閘之各別之一個輸入 端；一訊號輸入單元接收來自一個以上之第三偵測器邏 輯閘之輸入以及提供輸出訊號至請求器；一個以上之反 相器分別相關於一個以上之狀態機構，以分別接收二個 以上之非同步時脈訊號且分別輸出非同步時脈訊號到該 一個以上之狀態機構。 根據本發明之又一目的，本發明之又一較佳實施例 敘述本發明包含一個非同步時脈訊號切換系統，此系統 包括：一個請求器；一個以上之控制訊號輸入請求器； 一個以上之請求訊號由請求器輸出；一個以上之第二4貞 測器邏輯閘分別接收該一個以上之請求訊號；一個以上 之狀態機構分別接收來自一個以上之第二偵測器邏輯閘 的輸入； 一個以上的選擇訊號分別相關於一個以上 之狀態機構，狀態機構耦接於緩衝器，選擇訊號由一個 以上之狀態機構輸出；一個以上之第一偵測器邏輯閘， 分別相關於一個以上之狀態機構，一個以上之第一偵測 器邏輯閘接收與一個以上的狀態機構不相關的一個以上 的選擇訊號並輸出到第二偵測器邏輯閘；一個以上之第 三憤測器邏輯閘分別相關於一個以上之狀態機構，以分 別接收一個以上之選擇訊號；二個以上之非同步時脈訊 號，耦接一個以上之第三偵測器邏輯閘之各別之一個輸 入端；一個訊號輸入單元，接收來自一個以上之第三偵

10416twf. ptd 第7頁 584985 五、發明說明（4) 測器邏輯閘之輸入以及提供輸出訊號至請求器。 根據本發明之其他目的，本發明之其他較佳實施例 敘述本發明包含一個非同步時脈訊號，此系統包括：一 個請求器；一個控制訊號輸入請求器；請求器輸出二請 求訊號；二個第一偵測器邏輯閘分別接收些請求訊號； 二個狀態機構分別接收來自複數個第一偵測器邏輯閘之 輸入訊號；二個選擇訊號由複數個狀態機構分別輸出； 請求器之二個反相器分別接收不相關之選擇訊號作為輸 入且分別提供輸出至複數個第一偵測器邏輯閘；二個第 二偵測器邏輯閘分別接收二個選擇訊號；二個非同步時 脈訊號分別輸入複數個第二偵測器邏輯閘；二反相器分 別接收二個非同步時脈訊號且提供輸出至二個狀態機 構；一個訊號輸入單元接收來自複數個第二偵測器邏輯 閘之輸入；訊號輸入單元耦接至請求器。 前述之本發明的各項目的及優點，隨後將有詳細及 明確的說明，或者藉由本發明的實施而可加以學習。藉 由隨後附上的申請專利範圍中所指出的構件及組合，熟 習此技藝者可明瞭及獲得本發明的各項目的及優點。 必須注意的是，前述一般性的敘述及隨後詳盡的說 明皆僅為舉例與解釋之用，並非用以限定本發明之申請 專利範圍中所定義之條件。 隨後附上之圖式係配合說明書的内容，列舉了數個 實施例以解釋本發明之各項精髓。 實施方式

10416twf. ptd 第8頁 584985 五、發明說明（5) 本發明之較佳實施例將於隨後詳細地說明，並附上 相對應的圖式。相關之標號可於圖式中找到對應標號之 7L件。 第1圖繪示的是本發明之一最佳實施例之非同步時脈 訊號系統1 0 0之功能方塊圖。非同步時脈訊號系統1 〇 0包 括選擇器1 1 0、偵測器1 1 5、請求器1 3 0、訊號輸出單元 1 2 〇、非同步時脈訊號丨〇 5、控制訊號丨3 5及被選擇時脈 125。請求器130耦接於選擇器110和訊號輸出單元120， 情=器1 1 5耦接於選擇器1 1 〇和訊號輸出單元丨2 〇 ,訊號輸 出單元1 2 0耦接於偵測器丨丨5和請求器丨3 〇。其中，被選擇 時，1 2 5由訊號輸出單元1 2 〇輸出，請求器丨3 〇接收來自控 制机號1 3 5的資料，而控制訊號丨3 5指定被請求的非同步 f脈訊號1 05。接著，請求器丨3〇通知被請求的非同步時 上訊號1 05之選擇器1丨〇，選擇器丨1〇接收到請求，並且決 ^選擇非^步時脈訊號1 05内某個非同步時脈訊號。最 I i偵測器1 1 5偵測被選擇的非同步時脈訊號1 〇 5，並將 ς輸出至訊號輸出單元丨2 〇，訊號輸出單 〇 被選擇時脈125。 &洲& 第2圖繪示的是本發明之一最佳實施例之電路方塊 =，此電路實現如第丨圖非同步時脈訊 同步1 脈訊號。首先討論的是伯測器"5中接收 # = 1脈Λ號2 3 53的輸入端，在谓測器1 1 5中其餘如同 非同f時f訊號2 3 5a的輸人端之功能皆相同。 μ求器1 3 0包括群請求邏輯單元2 4 〇 ,請求器1 3 〇請求

584985 五、發明說明（6) 一個非同步時脈訊號2 3 5 a〜n，廿η斟韭n止+ h么 統2 0 0内的群靖袁訊鲈2 3 η 並且子非同乂時脈切換糸 / a~n送出tf求訊號，藉由選擇群 。月求矾唬23〇a-n，所以可以選擇一個群選擇气 i Γ/V再者，由於群選擇訊號2 24a_n選擇—個°非同步 被:Ή”5"，所以非同步時脈切換系統2〇〇產生-個 被遥擇時脈訊號2 4 5。 υ產玉 如第2圖所示，非同步時脈訊號2 3 5 & ;a ’之後再…狀態機構，狀態機構是 群^擇^=21〇8之9輸出端輸出群選擇訊號2 24a， ^擇Λ唬2 2 4a經過緩衝器2 6 0a後，產生一個 擇汛號225a。另一方面，])型正反器21〇8的1)輸入 次 H入f查根據各種輸人接收訊號。第二债測器邏輯 2袖目S接至D型正反器21〇a2D輸人端’及閘215i第 一 ^測益邏輯閘（反或閘2 6 5 a)與群請求訊號2 3〇a接收系 ^資料。反或閘2 6 5a從延遲群選擇訊號2 2 5 b-n接收4輪 號’但反或間2 6 5 a不會接收偵測器115所產生的群、琴成 號。因此’偵測器1 1 5中接收非同步時脈訊號2 3 5 ^ f訊 部份電路内的反或閘2 6 5 a將不會接收延遲相關 2 2 5 a。 々砰&擇汛唬 反或閘2 6 5 a必須確保在同一時間内只潠遥一袖 群選擇訊號2 2 5b —n。若延遲群選擇訊號2 2 5^ 遲 Ϊ反:二，3避免其餘的延遲群選擇訊叫^ 為了 ί保群凊求机號2 3 0 a - η的傳輸較群選擇訊號

10416twf. ptd 第10頁 584985 五、發明說明（7) 快，所以把群選擇訊號2 2 4 a - η輸入緩衝器2 6 0 a - η，以便 產生延遲群選擇訊號2 2 5 a-η。 群選擇訊號2 2 4a與非同步時脈訊號2 3 5 a輸入第三偵 測器邏輯閘（及閘2 2 0 a )。若非同步時脈訊號2 3 5 a是一個 被請求訊號，則群選擇訊號2 2 4 a將變成高電壓準位。若 非同步時脈訊號2 3 5 a不是一個被請求訊號，則群選擇訊 號2 2 4 a將變成低電壓準位。低電壓準位輸入及閘後，將 使及閘輸出低電壓準位。因此，若群選擇訊號2 2 4 a是低 電壓準位，則及閘2 2 0 a將輸出低電壓準位。 及閘2 2 0 a之輸出將輸入訊號輸出單元1 2 0。訊號輸出 單元120包括或閘270，和其他及閘220b-η之輸出端一同 連接至或閘2 7 0之輸入端，或閘2 7 0輸出被選擇時脈訊號 2 4 5。相同的，被選擇時脈訊號2 4 5也輸入至群請求邏輯 單元2 4 0。 第3圖繪示的是本發明之一最佳實施例之電路方塊 圖，此電路實現如第1圖非同步時脈訊號系統，其具有三 個非同步時脈訊號。第2圖實施例具有η個時脈，而第3圖 為第2圖實施例的其中一個例子。其中，第3圖為具有3個 時脈之實施例。 第3 圖所示為具有三個時脈訊號系統之群請求邏輯 單元2 4 0與對應之具有三個時脈訊號系統的組成元件。偵 測器1 1 5内的元件偵測時脈訊號，訊號輸出單元1 2 0内的 元件產生一個輸出，請求器1 3 0内的元件產生一個請求訊 號0

10416twf. ptd 第11頁 584985 五、發明說明（8) 為了 一個特定的非同步時脈訊號2 3 5 a - c，根據選擇 編碼群請求訊號3 0 5 a - b產生一個請求訊號。若編碼群請 求訊號3 0 5 a - b二者皆未被選擇，則二個低電壓準位訊號 被輸入編碼群請求訊號3 0 5 a-b，編碼群請求訊號3 0 5 a-b 個別地輸入狀態機構（D型正反器3 1 5 a - b )，由於二個低電 壓準位訊號輸入群請求訊號2 3 0 a，所以群請求訊號2 3 0 a 成為高電壓準位。類似的狀況，群請求訊號2 3 0 b與群請 求訊號2 3 0 c成為低電壓準位。因此，上述動作可選擇到 一個非同步時脈訊號2 3 5 a。 由於群請求訊號2 3 0 b-c皆未被選擇，所以延遲群選 擇訊號2 2 5b與延遲群選擇訊號2 2 5 c為低電壓準位。上述 結果將使第一偵測器邏輯閘（反或閘2 6 5 a )輸出高電壓準 位。由於反或閘2 6 5 a輸出高電壓準位，且群請求訊號 2 3 0 a輸入一個高電壓準位訊號至第二偵測器邏輯閘（反閘 2 1 5 a )，所以及閘2 1 5 a輸出一個高電壓準位。上述結果導 致D型正反器210a之Q輸出端輸出一個高電壓準位。由於 非同步時脈訊號2 3 5 a與群選擇訊號2 24a輸入第三偵測器 邏輯閘（及閘2 2 0 a )，所以經過及運算後輸出為非同步時 脈訊號2 3 5 a。 由於反或閘265b與反或閘265c產生低電壓準位訊 號，所以其餘的及閘2 2 0 b - c輸出低電壓準位訊號。低電 壓準位輸入及閘將產生低電壓準位的輸出。因此，非同 步時脈訊號2 3 5 a是或閘2 7 0輸出的唯一被選擇時脈訊號 2 4 5 °

10416twf. ptd 第12頁 584985 五、發明說明（9) ，過這個系統，特定時脈訊號的請求將產生 脈訊號之輸出。 丁 ，圖繪示的是本發明之一最佳實施例之複數個非同 ^^汛唬作切換之時序圖。預設的被選擇時脈訊號2 4 5 1非冋步時脈訊號2 3 5a。如第3圖所示’由於!）型正反器 $ ί初始化設定狀態之故，當群選擇訊號2 2 4 b-c二 π :令時，操作的目標為群選擇訊號2 2 4a。因此，非 二ζ 訊號2 3 5 a是第一個由被選擇時脈訊號2 4 5輸出的 ;群選擇訊號2 2 4a為高電壓準位時，被選擇時脈 k t ® r疋非同步時脈訊號2 3 5a。當群選擇訊號224a轉換 m壓準位時，會產生一個短暫的空白周期，在空白 周肩中，沒有任何一個時脈訊號會被選擇。 在=個短暫的空白周期之後，群選擇訊號22“轉換 為兩電壓準位且選擇來自非同步時脈訊號2351)的訊號。 直到群選擇訊號2 2 4b轉換為低電壓準位之前，非同步時 脈訊號2/ 5b持續被選為被選擇時脈訊號2 4 5。類似的，當 群選擇訊號2 2 4b轉換為低電壓準位時，會產生一個短暫 的空白周期’在空白周期中，沒有任何一個時脈訊號會 被選擇。 最後’群選擇訊號224c轉換為高電壓準位，非同步 時脈訊號2 3 5 c被選擇為被選擇時脈訊號2 4 5。 在上述所有的例子中，時脈訊號會被鎖存或者於非 同步時脈訊號2 3 5 a-c之負邊緣執行時脈選擇的動作。 第5圖綠示的是本發明之一最佳實施例之電路方塊

l〇416twf. ptd 第13頁 584985 五、發明說明（ίο) '~ -- 圖’此電路可以實現如第1圖非同步時脈訊號切換系統， f中，非同步時脈訊號切換系統以正邊緣來切換時脈訊 ，。換句話說，訊號於高電壓準位時啟動（act i ve)，且 °孔號於低電壓準位時關閉（i n a c t i v e )，因此，系統對却 號的回應情況相反。 ' ° ” 狀態機構（D型正反器5 1 0 a )之D輸入端接收第二谓測 器邏輯閘（或閘5 1 5 a )之輸出，d型正反器5 1 〇 a接收反及問 5 6 5a之輸出且D型正反器51〇8以群請求線訊號53〇a為輸甲 ^。第一偵測器邏輯閘（反及閘5 6 5a )以延遲群選擇線^ 號5 251)-11為輸入。〇型正反器510之(3端輸出將輸入第三° 測器邏輯閘（或閘5 2 0 a )，D型正反器5 1 0 a之Q輸出端輸^出、 群選擇線訊號5 2 4 a。非同步時脈訊號5 3 5 a連接或閘別 5 2 0 a ’且或閘5 2 〇 a以非同步時脈訊號5 3 5 a為輸入。 或閘5 2 0 a之輸出會輸入及閘57〇 ,及閘57〇接收所有 或閘5 2 0 a-n之輸出，及閘57〇之輸出即是被選擇時脈 5 4 5 ’被選擇時脈5 4 5之輸出的某一分支訊號輸入群 邏輯單元5 4 0。 $ 第6圖繪示的是把第5圖的系統及其群請求邏輯單元 5 4 0的部份更加詳細地描繪出來。藉由接收編碼群請求訊 號6 0 5 a與編碼群請求訊號6 〇5b的訊號，來決定選一° 個時脈訊號。舉例來說，若編碼群請求訊號6〇5a與編碼 群請求訊號6 0 5 b皆為低電壓準位，則群請求線訊號53〇a 為低電壓準位且非同步時脈訊號5 3 5 a將被選為

10416twf. ptd 第14頁 584985

由於一個高電壓準位訊 邏輯運算後會輸出一個高電 訊號530b為高電壓準位。由 訊號且輸出一個高電壓準位 530c為高電壓準位。由於本 啟動（low active)，所以由 號0 第7圖所繪示的是在第6 時脈δίΐ $虎的時序圖。若群選 位’則群請求線訊號5 3 0a為 擇線訊號5 24a轉換為高電壓 換為低電壓準位。在此，群 訊號5 2 4 b轉換為高電壓準位 此，非同步時脈訊號5 3 5 c被 意的重點是，時脈訊號在非 緣被選擇或鎖存。 號與一低電壓準位訊號作或 壓準位訊號，所以群請求線 於反相器620輸入低電壓準位 訊號，所以群請求線訊號 實施例之系統為低電壓準位 低電壓準位來選擇時脈訊 圖的系統切換複數個非同步 擇線訊號5 2 4 a是低電壓準 被選擇時脈545。接著，群選 準位且群選擇線訊號5 24b轉 選擇線訊號5 2 4 c在群選擇線 後’轉換為低電壓準位。在 選為被選擇時脈5 4 5。值得注 同步時脈訊號5 3 5a-c的正邊

狀悲機構（D型正反器8 4 0 )之D輸入端接收控制訊號 9 0 0^，且狀態機構接收被選擇時脈84 5為一個輸入。D型正 反器840之Q輸出端輸出群請求訊號83〇b，Q輸出端之輸出 也輸入反相器9 0 5，反相器9 0 5輸出群請求訊號83〇&。 控制汛唬9 0 0係用於選擇一個被請求之時脈訊號。若 控制訊號9 0 0為低電壓準位，則代表選擇群請求訊號

五、發明說明（12) ____ 8 3 0 a。若低電壓準位訊號輸入〇 則D型正反器840之Q輸出端輸出正反器840之D輸入端， 壓準位訊號藉由反相器9 〇 5轉換^電麼準位。接著，低電 號8 3 0。 、為高電壓準位之群請求訊 群清求號8 3 〇 a輸入第一 8 6 5 a )，且群請求訊號8 3 〇 b輸人、列為邏輯閘（及閘 810a之Q輸出端輸出群選擇訊號8間865b。D型正反器 入及閘8 6 51)。0型正反器81〇°1)=25&至反相器8 5 0 1)後，輸 825b至反相器850a後/輸入及^輪出端輸出群選擇訊號 會輸入D型正反器8l〇b之D輸入^865a。及閘865b之輸出 輸入反相器8 5 0 c後，輸入D型正'非同步時脈訊號8 3 5 a 號8 3 5 b輸入反相器85〇(1後，於器81以。非同步時脈訊 訊號825a與非同步時脈訊號^型正反器^、= (及閘8 9 5a)。群選擇訊號8 2 5b鱼二測益邏輯閑 入及閘8 9 5b。及閘8 9 5a之輸出^ V呀脈訊號8 3 5b輪 或，0且及閘89 5b之輸出端出^輸出士及時脈訊號8 9 0 a至 87〇。或閑8心輸出端輸出被’選擇二T虎89〇b至或間 請求為號9二低電壓準…使群 准μ 〇^^羊位。群請求訊號8 30a為高電懕 S 訊號82 5"低電壓準位，致使群選擇訊號 82 5a為南電壓準位。群選擇訊號8 25b為低 低電壓準位。及閉8 95a接收非同步時脈ί 说8 3 5 a及同電壓準位的群選擇訊號8 2 5a，致使及時脈 號8 9 0 a即為非同步時脈訊號8 3 5 a。及時脈訊號8 9 〇 &上的

10416twf. ptd 第16頁 584985 五、發明說明（13) ---- 訊號與低電壓準位的及時脈訊號89〇b，致使非同步時脈 訊號8 3 5 a即為或閘8 7 〇之輸出訊號。因此，非同步時脈訊 號8 3 5a即為被選擇時脈84 5。被選擇時脈845輸入D型正反 器 8 4 0 〇 第9圖繪示的是繪示的是在二個非同步時脈訊號間作 切換之時序圖。如時序圖所示，當控制訊號9 〇 〇為低電壓 準位，則被選擇時脈8 4 5即為非同步時脈訊號8 3 5 a。各 1訊號9 0 0為高電壓準位，則被選擇時脈84 5即田工 時脈訊號8 3 5 b。 Μ步 雖然本發明已以一較佳實施例揭露如上，秋Α 用以限定本發明，任何熟習此技藝者， ς二並非 t精神和範圍内’當可作些許之更動與潤飾，因=:: 明之保護範圍當視後附之申請專利範圍所界定者為匕^發

l〇416twf. ptd 584985 圖式簡單說明 圖式之簡單說明 第1圖繪示的是本發明之一較佳實施例之非同步時脈 訊號系統之功能方塊圖； 第2圖繪示的是本發明之一較佳實施例之電路方塊 圖，此電路實現如第1圖非同步時脈訊號系統，其具有二 個以上非同步時脈訊號； 第3圖繪示的是本發明之一較佳實施例之電路方塊 圖，此電路實現如第1圖非同步時脈訊號系統，其具有三 個非同步時脈訊號； 第4圖繪示的是本發明之一較佳實施例之複數個非同 步時脈訊號作切換之時序圖； 第5圖繪示的是本發明之一較佳實施例之電路方塊 圖，此電路實現如第1圖非同步時脈訊號系統，其中，非 同步時脈訊號系統以正邊緣來切換時脈訊號； 第6圖繪示的是把第5圖的系統及其群請求邏輯單元 5 4 0的部份更加詳細地描繪出來； 第7圖繪示的是在第6圖的系統切換複數個非同步時 脈訊號的時序圖； 第8圖繪示的是實現具有二個時脈訊號之非同步時脈 訊號系統；以及 第9圖繪示的是繪示的是在二個非同步時脈訊號間作 切換之時序圖。 圖式之標示說明： 1 0 0 ，2 0 0，3 0 0 ，5 0 0，6 0 0，8 0 0 :非同步脈訊號切換系

10416twf.ptd 第18頁 584985 圖式簡單說明 統 1 0 5 :非同步時脈訊號 1 1 0 :選擇器 1 1 5 :偵測器 1 2 0 :訊號輸出單元 1 2 5 :被選擇時脈訊號 1 3 0 :請求器 210a-n ，315a_b ，510a-n ，610a-b ，810a-b ，840 :D型 正反器 215a-n ，220a-n ，570 ，865a-b， 895a-b :及閘 224a-n，825a-b :群選擇訊號 225a-n :延遲群選擇訊號 230a-n，530a-n，830a-b :群請求訊號 235a-n，535a-n，835a-b ··非同步時脈訊號 240，540 :群請求邏輯單元 2 4 5，5 4 5，8 4 5 :被選擇時脈訊號 250a-η ，310a — b ，620 ，850a-e ，905 :反相器 2 6 0 a - η :緩衝器 265a-n，320a~~b :反或閘 270 ，615a—b ，515a-n ，520a-η ，870 :或閘 3 0 5 a - b，6 0 5 a - η :編碼群請求訊號 5 2 4 a - η :群選擇線訊號 5 2 5 a - η :延遲群選擇線訊號 565a-b :反及閘

10416twf. ptd 第19頁 584985 圖式簡單說明 8 9 0 a - b :及時脈訊號 9 0 0 :控制訊號 Ι1Ι·Η1Ι 10416twf.ptd 第20頁

Claims (1)

1. 584985 六、申請專利範圍 1. 一種多重非同步切換系統，包括： 二個以上之非同步時脈訊號； 一請求器，耦接於一偵測器，在該些二個以上之非 同步時脈訊號中請求一非同步時脈訊號； 複數個選擇訊號，包含一延遲，耦接於該偵測器， 從該些二個以上之非同步時脈訊號中來選擇該非同步時 脈訊號； 該偵測器，耦接至一訊號輸出單元，偵測被選擇的 該非同步時脈訊號；以及 該訊號輸出單元，耦接於該偵測器與該請求器，輸 出被選擇的該非同步時脈訊號。 2. 如申請專利範圍第1項所述之多重非同步切換系 統，其中該些個選擇訊號中之該延遲，使該請求訊號通 過該非同步時脈切換系統比該些選擇訊號快。 3. —種多重非同步切換系統，包括： 一請求器； 一個以上之控制訊號，輸入該請求器； 一個以上之請求訊號，由該請求器輸出； 一個以上之第二偵測器邏輯閘，其分別接收該一個 以上之請求訊號； .一個以上之狀態機構，分別接收來自該一個以上之 第二偵測器邏輯閘的輸入； 一個以上的選擇訊號，分別相關於該一個以上之狀 態機構，該狀態機構耦接於複數個緩衝器，該選擇訊號

   10416twf.ptd 第21頁 584985 六、申請專利範圍 由該一個以上之狀態機構輸出； 一個以上之第一偵測器邏輯閘，分別相關於該一個 以上之狀態機構，該一個以上之第一偵測器邏輯閘接收 與該一個以上的狀態機構不相關的一個以上的選擇訊號 並輸出到該第二偵測器邏輯閘； 一個以上之第三偵測器邏輯閘，分別相關於該一個 以上之狀態機構，以分別接收該一個以上之選擇訊號； 二個以上之非同步時脈訊號，耦接該一個以上之第 三偵測器邏輯閘之各別之一個輸入端； 一訊號輸出單元，接收來自該一個以上之第三偵測 器邏輯閘之輸入以及提供輸出訊號至該請求器；以及 一個以上之反相器，分別相關於該一個以上之狀態 機構，以分別接收二個以上之非同步時脈訊號且分別輸 出非同步時脈訊號到該一個以上之狀態機構。 4.如申請專利範圍第3項所述之多重非同步切換系 統，其中該一個以上之第一偵測器邏輯閘包含一反或 閘。 5 .如申請專利範圍第3項所述之多重非同步切換系 統，其中該一個以上之第二偵測器邏輯閘包含一及閘。 6. 如申請專利範圍第3項所述之多重非同步切換系 統，其中該一個以上之第三偵測器邏輯閘包含一及閘。 7. 如申請專利範圍第3項所述之多重非同步切換系 統，其中該訊號輸出單元為一或閘。

   10416twf.ptd 第22頁 584985 六、申請專利範圍 8.如申請專利範圍第3項所述之多重非同步切換系 統，其中該一個以上之狀態機構包含一 D型正反器。 9 .如申請專利範圍第3項所述之多重非同步切換系 統，藉由該緩衝器使該一個以上之請求訊號通過非同步 時脈切換系統的時間比該一個以上之選擇訊號快。 1 0 . —種多重非同步切換系統，包括： 一請求器； 一個以上之控制訊號，輸入該請求器； 一個以上之請求訊號，由該請求器輸出； 一個以上之第二偵測器邏輯閘，分別接收該一個以 上之請求訊號； 一個以上之狀態機構，分別接收來自該一個以上之 第二偵測器邏輯閘的輸入； 一個以上的選擇訊號，分別相關於該一個以上之狀 態機構，該狀態機構耦接於複數個緩衝器，該選擇訊號 由該一個以上之狀態機構輸出； 一個以上之第一偵測器邏輯閘，分別相關於該一個 以上之狀態機構，該一個以上之第一偵測器邏輯閘接收 與該一個以上的狀態機構不相關的一個以上的選擇訊號 並輸出到該第二偵測器邏輯閘； .一個以上之第三偵測器邏輯閘，分別相關於該一個 以上之狀態機構，以分別接收該一個以上之選擇訊號； 二個以上之非同步時脈訊號，耦接該一個以上之第

   10416twf. ptd 第23頁 584985 六、申請專利範圍 三偵測器邏輯閘之各別之一個輸入端；以及 一訊號輸出單元，接收來自該一個以上之第三偵測 器邏輯閘之輸入以及提供輸出訊號至該請求器。 1 1 .如申請專利範圍第1 0項所述之多重非同步切換系 統，其中該一個以上之第一偵測器邏輯閘包含一反及 閘。 1 2.如申請專利範圍第1 0項所述之多重非同步切換系 統，其中該一個以上之第二偵測器邏輯閘包含一或閘。 1 3.如申請專利範圍第1 0項所述之多重非同步切換系 統，其中該一個以上之第三偵測器邏輯閘包含一或閘。 1 4.如申請專利範圍第1 0項所述之多重非同步切換系 統，其中該訊號輸出單元為一及閘。 1 5.如申請專利範圍第1 0項所述之多重非同步切換系 統，其中該一個以上之狀態機構包含一 D型正反器。 1 6.如申請專利範圍第1 0項所述之多重非同步切換系 統，其中藉由該緩衝器使該一個以上之請求訊號通過非 同步時脈切換系統的時間比該一個以上之選擇訊號快。 1 7. —種多重非同步切換系統，包括： 一請求器； 一控制訊號，輸入該請求器； 二請求訊號自該請求器輸出； 二第一偵測器邏輯閘，其分別接收該些請求訊號； 二狀態機構，分別接收來自該些第一偵測器邏輯閘 之輸入訊號；

   10416twf.ptd 第24頁 584985 統 統 統 統 六、申請專利範圍 二選擇訊號，由該些狀 二偵測反相器，分別接 入且分別提供輸出至該些第 二第二偵測器邏輯閘， 二非同步時脈訊號，分 閘； 二反相器，分別接收該 出至各該二狀態機構； 一訊號輸出單元，接收 之輸入並耦接至該請求器。 1 8 .如申請專利範圍第1 其中該些第一偵測器邏 1 9 .如申請專利範圍第1 其中該些第二偵測器邏 2 0 .如申請專利範圍第1 其中該輸出單元包含一 2 1 .如申請專利範圍第1 其中該些狀態機構包含 態機構分別輸出； 收不相關之選擇訊號作為輸 一偵測器邏輯閘； 分別接收該二選擇訊號； 別輸入該些第二偵測器邏輯 二非同步時脈訊號且提供輸 來自該些第二偵測器邏輯閘 7項所述之多重非同步切換系 輯閘包含複數個及閘。 7項所述之多重非同步切換系 輯閘包含複數個及閘。 7項所述之多重非同步切換系 個或閘。 7項所述之多重非同步切換系 複數個D型正反器。

   10416twf. ptd 第25頁