TW584923B - Bit line contact and method for forming the same - Google Patents

Bit line contact and method for forming the same Download PDF

Info

Publication number
TW584923B
TW584923B TW092108221A TW92108221A TW584923B TW 584923 B TW584923 B TW 584923B TW 092108221 A TW092108221 A TW 092108221A TW 92108221 A TW92108221 A TW 92108221A TW 584923 B TW584923 B TW 584923B
Authority
TW
Taiwan
Prior art keywords
layer
bit line
contact window
line contact
scope
Prior art date
Application number
TW092108221A
Other languages
English (en)
Other versions
TW200421504A (en
Inventor
Hui-Min Mao
Yi-Nan Chen
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Priority to TW092108221A priority Critical patent/TW584923B/zh
Priority to US10/613,254 priority patent/US6780739B1/en
Application granted granted Critical
Publication of TW584923B publication Critical patent/TW584923B/zh
Publication of TW200421504A publication Critical patent/TW200421504A/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48Data lines or contacts therefor
    • H10B12/485Bit line contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895Local interconnects; Local pads, as exemplified by patent document EP0896365

Description

584923 五、發明說明(l) 【發明所屬之技術領域— 發明係有關於_種接觸窗的製造方法,且 於一種具有内著陸墊(inner landing pad)特別_疋有關 觸窗的製造方法。 彳立凡線接 【先前技術】 —肷入式DRAM元件必須達到高效能的“⑽ 岔度的dram陣列之要求。高效能的CM〇s邏輯元==件和高 抗的閘極導電材和源極/汲極擴散區-要低阻 ,準金,物製程(sallcldatlon)來 求,但疋,陣列區必須要避免自動對準金外几的要 因為陣列區的自動對準金屬石夕化之接合 =程, 漏電流的增加。在咖陣列方面,字 憶元件 f:以形成與鄰近的字元線導線無邊界限:二材 窗(bitline contacts).,但 /^J的位兀線接觸 需要被暴露出以利於雙重# 支杈區的閘極導電材 的進行。 又重摻雜和自動對準金屬石夕化物製程才 傳統上,記憶胞陣列區和 係分別進行。it常會先進行陣列 =接觸窗之製裎 行邏輯電路區的接觸窗製 ,觸61之製程,再進 面,會於電晶體上覆蓋物玻陣:的接觸窗製程方 乙氧基矽酸鹽層(TEOS laver)夕=BPSG layer)和四 由蝕刻製程於絕緣層中形成 =絕緣層’之後’藉
•…再於位元線接觸成二凡口\接觸窗開口(即CB 觸固開口中填入多晶矽材質做為 0548-9207TWF(nl) ; 91172 · Amy.ptd 第5頁
I 584923
°之後,進行陣列區的接觸窗製程,於 h〇ies)^" 程,以定羞相-& h es 。繼續進行m〇的蝕刻製 區中連接觸窗插塞的m〇著陸塾,以及周邊電路 缺r冬接觸固和接合區接觸窗的局部内連線。 ,因ΐ:二ί钱刻絕緣層形成位元線接觸窗開口的過程中 因此:::::絕緣層(te〇s/pbsg)以暴露出接合區, 壓,如此’進而衍生出嚴重的次臨限電 的過":列的電容器之記憶能力。而且在蝕列 甚至“字::損閘極電極(即字元線)㈣邊的間隙壁, 甚至垃成子兀線和位元線之間的短路。此外, 的增加線寬的縮小’閘極電極間的 ::又 :此會使㈣製程受到阻礙,甚至無法银穿::以, 【發明内容】 有鑑於此,本發明的目的在於提供一種位元線 的製造方法,可用於避免蝕刻位元線接觸窗所造自 底損耗。 X <石夕基 本發明的另一目的在於提供一種位元線接觸窗 方法,以避免因閘極電極間的間隙愈來愈小而益 i造 問題。 …、蚀刻的 本發明的又一目的在於提供一種位元線接觸 方法,可以避免字元線和位元線間的短路問題發 窗的製造 生。
0548-9207TWF(nl) ; 91172 ; Amy.ptd 第6頁 584923
因此, 方法如下所 電極為第一 層、氮化鈦 層和鈦金屬 内著陸墊、 護層上形成 形成暴露出 以形成經由 本發明 如下所述。 屬層、氮化 鈦層和鈦金 墊電性接觸 順應性形成 表面之絕緣 開口 、第二 陣列區之内 電晶體的閘 的源沒極區 屬材質。 本發明提出 述。於基底 絕緣層所保 層、以及鎢 層,以於源 電晶體和基 第二絕緣層 内著陸墊的 内著陸墊電 並提供一種 首先,於具 鈦層、及鎢 屬層進行定 源汲極區。 一層保護層 層。之後, 開口和第三 著陸墊的表 極電極,第 ,最後,於 一種位元線 上形成電晶 護。接著依 金屬層,並 汲極區形成 底上順應性 。接著,於 開口 ’並於 性連接源汲 位元線接觸 有電晶體之 金屬層,之 義’以於記 接著,於内 ’繼續於保 於第二絕緣 開口 ,其中 面,第二開 三開口暴露 第一、哲_ 接觸窗的製 體,且電晶 序形成順應 定義鎢金屬 一内著陸墊 形成一保護 第二絕緣層 開口中填入 極區的位元 窗的製造方 基底上順應 後,對鎢金 憶胞陣列區 著陸墊電晶 痩層上形成 層和保護層 第一開口暴 口暴露出邏 出邏輯電路 和第三開口 造方法,其 體中的閘極 性的鈦金屬 層、氮化鈦 。之後,於 層,並於保 和保護層中 金屬材質, 線接觸窗。 法,其方法 性形成鈦金 屬層、氮化 形成内著陸 體和基底上 具有平坦化 中形成第一 露出記憶胞 輯電路區之 區之電晶體 中填入一金
本發明另提供一種位元 體係設於基底上,且包括閘 閘極電極之第一絕緣層。内 線接觸窗的結構,其中,電晶 極電極、源没極區、及包覆該 著陸墊係設於部份電晶體表面
584923
和源汲極區表面,其結構包括由上而下依戽 丨丨队斤馮順應性 金屬層/氮化鈦層/鈦金屬層。保護層位於内著陸塾 ^ 體和基底上。I有平坦化之表面的第二絕緣層二立於】j 層上,而插塞係位於第二絕緣層中與内著陸塾 枝”邊 1电ΐ生接觸。 【實施方式】 首先請參照第1Α圖,提供一半導體基底1〇〇,例如是 單晶矽基底,並可區分成記憶胞陣列區I和邏輯電路區f 。之後,於半導體基底100上形成電晶體1〇2,其中/此電 晶體1 0 2係由一絕緣物質包覆閘極電極所構成。在記憶胞 陣列區I中’電晶體1 〇 2緊密排列,且相鄰之電晶體1 〇 2間 接著請參照第1 B圖,於已形成電晶體丨〇 2的基底丨〇 〇上 依序形成一層順應性的鈦金屬層(T i丨ay er ) i丨2、氮化 鈦層(TiN layer ) 114和鎢金屬層layer ) 116,其中 鎢金屬層116的厚度大約為2 0 0埃至4〇〇埃左右。所沈積之 鎢金屬層11 6的厚度需控制在不封住相鄰之電晶體丨〇 2間的 間隙1 0 4的情況。 接著請參照第1C圖,於鎢金屬層116/氮化鈦層11 4/鈦 金屬層11 2之疊層上形成一罩幕層丨丨8,例如是光阻,此罩 幕層11 8係用以定義出位元線接觸窗的内著陸墊(丨nner landing pad )圖案。之後,對鎢金屬層116/氮化鈦層 114/鈦金屬層112之疊層進行蝕刻,以形成内著陸墊 (inner landing pad ) 120 (又稱鎢著陸墊),如第1D圖
584923 五、發明說明(5) 所示 其中,蝕刻鎢金屬層11 6的方法可為乾蝕刻,所使用 的#刻劑例如為(:12/^2/〇2。蝕刻鎢金屬層116的方法亦可為 濕餘刻,所使用的餘刻劑例如為A P Μ溶液(Ν Η4 Ο Η - H2 02 - H2 0 )’钱刻溫度控制在約4 0 °C左右。 之後,將罩幕層11 8移除,以露出内著陸墊1 2 〇的表 面,如第1 E圖所示。 接著請參照第1 F圖,於具有内著陸墊丨2 〇的基底丨〇 〇上 形成一層順應性的絕緣襯層1 22,其材質例如是氮化石夕, 用以避免後續沈積於其上之絕緣層(例如BPSG )的摻雜物 在外擴散至電晶體1 〇 2或基底1 〇 〇中,絕緣襯層1 2 2的厚度 為約11 0〜1 3 0埃。 又 之後於絕緣襯層122上形成一層表面平坦之絕緣層124 ’該層絕緣層1 2 4例如是依序沈積厚度約為5 9 〇 〇〜7 3 0 〇埃的 硼磷矽玻璃(BPSG )以及利用四乙基氧矽院 、 (Tetraethylorthosilicate,TEOS)沈積厚度約為 3 6 0 0〜4 40 0埃的氧化物(簡稱TE0S層)之疊層。其中,在 沈積完硼磷矽玻璃層後,更進行一道化學機械研磨製程, 以將其表面平坦化,且停在絕緣襯層1 2 2表面,之後,再 沈積TE0S層。 接著請參照第1 G圖,同時進行陣列區I之位元線接觸 窗1 26以及周邊電路區11之閘極電極接觸窗丨28和接合區接 觸窗1 3 0的蝕刻製程,其中於周邊電路區丨丨定義出的接觸 窗1 2 8和1 3 0係分別暴露出閘極電極和基底摻雜區的表面
584923
接著進行MO的蝕刻沈積製程 弟1 I圖所示。 其詳細製程如第丨H圖和 。請參照第1H圖,進行Mo著陸塾和局部内 私,U於部份絕緣層124中形成M〇著陸、’’ 、 t 凹槽132,藉以定義出位元線U 4内連線的 接人闰桩勰处的芏拉拥㈤也 ^ 問極電極接觸窗和 接口 &接觸_的者陸墊圖案,此時,固不 連線的圖案。在圖中,係以形# ρ1& =:门蚪形成局部内 内連線圖案為例。 。£的局^ 接者明蒼二第II圖,填入鎢金屬於凹槽132以 窗1 2 6、1 2 8和1 3 0中,並藉由仆a嬙锊m命 及接觸 L ^ ^ I猎甶化學機械研磨移除絕緣層i ^
上方夕餘的鎢金屬’以形成具有鎢著陸墊的接觸窗134, 以及形成具有鎢著墊或局部内連線的接觸窗136和138。 以下係將傳統之製程與本發明之製程做進一步的比 。請參照第2A圖和第2B圖,其中第2Affi係表示傳統之 第2 B圖係表示本發明之製程。 首先在步驟2 0 0提供具有電晶體的基底後,以及在 驟2 0 8於具有電晶體形成於其上的基底表面形成BpsG/TE〇s 絕緣層之前,本發明係進一步進行步驟2〇2、2〇4和2〇6, 於已形成電晶體於其上的基底表面依序形成順應性的τ丨層
、TlN層和W層;將層定義出内著陸墊;以及: 面性覆蓋一層順應性的保護層。 此外,傳統上圮憶胞陣列區和邏輯電路區的接觸窗之 製程係分別進行,係於上述進行完步驟2 〇 〇和2 〇 8後,繼續 進行步驟2 1 0,針對記憶胞區的部份進行位元線接觸窗開
584923
584923
第1 A圖至第1 I圖係繪示本發窗的製造流程之 剖面圖。 ^ <炉 ,2 A圖係繪示傳統之接觸窗的製造流程圖。 第2B圖係繪示本發明之接觸窗^製造流程圖。 【符號簡單說明】 100〜半導體基底; 10 2〜電晶體; 1 0 4〜間隙; I 1 2〜鈦金屬層; II 4〜氮化鈦層; 11 6〜鎢金層層; 1 1 8〜罩幕層; 1 2 0〜内著陸墊; 1 2 2〜絕緣襯層; 1 2 4〜絕緣層; 1 2 6〜位元線接觸窗開口; 128〜閘極電極接觸窗開口 1 3 0〜接合區接觸窗開口; 1 3 2〜Μ 0凹槽; 位元線接觸窗插塞; 閘極電極接觸窗插塞 接合區接觸窗插塞。
0548-9207TWF(nl) : 91172 ; Amy.ptd 第12頁 1 3 4〜具有鎢著陸墊的 1 3 6〜具有鎢著陸墊的 1 3 8〜具有鶴著陸塾的

Claims (1)

  1. 584923 六、申請專利範圍 1 · 一種位元線接觸窗的製造方法,包括: 提供一基底’該基底上具有一電晶體,該電晶體包括 .絕緣層所 一閘極電極及一源汲極區,該閘極電極為一第 保護 順應性形成一鈦金屬層於具有該電晶體之該基底上; 順應性形成一氮化鈦層於該鈦金屬層上; 順應性形成一鎢金屬層於該鈦金屬層上; 疋義该鎮金屬層、該氮化鈦層和該鈦金屬層,以形成 内著陸墊於該源汲極區; 順應性形成一保護層於該内著陸墊、該電晶體和該基 底 緣層於該保護層上,該第二絕緣層具有 形成一第二 平坦化之表面; 形成一開口於該第二絕緣層和該保護層中,且該開口 暴露出該内著陸墊;以及 於遠開口中填入一金屬材質。 2 ·如申請專利範圍第丨項所述之位元線接觸窗的製造 方法,其中該鎢金屬層的厚度為2 0 0埃至4〇〇埃。 3 ·如申请專利範圍第丨項所述之位元線接觸窗的製造 方法,其中蝕刻該鎢金屬層的為乾蝕刻。 、4·如申請專利範圍第3項所述之位元線接觸窗的製造 方法’其中蝕刻該鎢金屬㉟的蝕刻劑為。 5·如申請專利範圍第1項所述之位元線接觸窗的製造 方法,其中蝕刻該鎢金屬層的為濕蝕刻。
    0548-9207TWF(nl) ; 91172 ; Amy.ptd 第13頁 584923 六、申請專利範圍 6.如申請專利範圍第丨項所述之位元線接觸窗的製造 方法’其中蝕刻該鎢金屬層的蝕刻劑為A p Μ溶液(N扎〇 η 一 I 〇2 — Η2 0 ) ’餘刻溫度為4 0 °C左右。 7 ·如申請專利範圍第1項所述之位元線接觸窗的製造 方法’其中該保護層的材質為氮化石夕。 8 ·如申請專利範圍第1項所述之位元線接觸窗的製造 方法,其中該保護層的厚度為11 〇〜1 3 0埃。 9 ·如申請專利範圍第1項所述之位元線接觸窗的製造 方法,其中該第二絕緣層為BPSG/TEOS之疊層。 I 0 ·如申請專利範圍第1項所述之位元線接觸窗的製造 方法,其中該BPSG/TEOS之疊層中該BPSG層的形成方法包 括 · 於該保護層上沈積一 BPSG材質;以及 蝕刻該BPSG材質至暴露出該保護層。 II ·如申請專利範圍第1 〇項所述之位元線接觸窗的製 造方法,其中之疊層中該BPSG層的厚度為 5 9 0 0〜7 3 0 0埃,該TEOS層的厚度為36 0 0〜440 0埃。 1 2 ·如申請專利範圍第1項所述之位元線接觸窗的製造 方法,其中填入該開口中之該金屬材質為鎢金屬。 1 3 · —種位元線接觸窗的製造方法,適用於可區分成 一記憶胞陣列區和一邏輯電路區的一基底中,其中該基底 上具有一電晶體,該電晶體包括一閘極電極及一源汲極區 ,該閘極電極為一第一絕緣層所保護,該製造方法包括: 順應性形成一鈦金屬層於具有該電晶體之該基底上;
    0548-9207TWF(nl) : 91172 ; Amy.ptd 第14頁 584923 六、申請專利範圍 順應性形成一氮化鈦層於該鈦金屬層上; 順應性形成一鎢金屬層於該鈦金屬層上; 定義該鎢金屬層、該氮化抹層和該鈦金屬層,以於該 記憶胞陣列區形成一内著陸墊電性接觸該源汲極區; 順應性形成一保護層於該内著陸墊、該電晶體和該基 底上; 形成一第二絕緣層於該保護層上,該第二絕緣層具有 平坦化之表面; 絕 形成一第一開口 、一第二開口和一第三開口於該第 緣層和該保護層中,其中該第一開口暴露出該記憶胞陣 列區之该内者陸墊的表面,該第一開口暴露出該邏輯電路 區之该電晶體的該閘極電極,該第二開口暴露出該邏輯電 路區之該電晶體的該源汲極區;以及 於該第一、第二和第三開口中填入一金屬材質。 1 4·如申請專利範圍第丨3項所述之位元線接觸窗的繁 造方法,其中該鎢金屬層的厚度為2 0 0埃至4 〇 〇埃。 衣 1 5 ·如申請專利範圍第丨3項所述之位元線接觸窗的制 造方法,其中蝕刻該鎢金屬層的為乾蝕刻。 、衣 _ 1 6·如申請專利範圍第丨5項所述之位元線接 造方法,其中蝕刻該鎢金屬層的蝕刻劑為cl2/F2/()。表 1 7 ·如申請專利範圍第1 3項所述之位元線接觸窗制 造方法,其中蝕刻該鎢金屬層的為濕蝕刻。 匈的製 1 8·如申請專利範圍第1 3項所述之位元線接觸★ 造方法,其中蝕刻該鎢金屬層的蝕刻劑為APM _的製 奋,夜(nh4〇h、
    第15頁 0548-9207TWF(nl) ; 91172 : Amy.ptd 584923
    六、申請專利範圍 Η2〇2-Η20 ),蝕刻溫度為40 °c左右。 1 9 ·如申請專利範圍第1 3項所述之位元線接觸窗的製 造方法,其中該保護層的材質為氮化石夕。 2 0 ·如申請專利範圍第1 3項所述之位元線接觸窗的製 造方法,其中該保護層的厚度為11 〇〜1 3 〇埃。 2 1 ·如申請專利範圍第1 3項所述之位元線接觸窗的製 造方法,其中該第二絕緣層為BPSG/TEOS之疊層。 2 2 ·如申請專利範圍第1 3項所述之位元線接觸窗的製 造方法,其中該BPSG/TEOS之疊層中該BPSG層的形成方法 包括:
    於該保護層上沈積一BPSG材質;以及 蝕刻該BPSG材質至暴露出該保護層。 2 3 ·如申請專利範圍第2 2項所述之位元線接觸窗的製 造方法,其中該BPSG/TEQS之疊層中該BPSG層的厚度為、 5 9 0 0〜73 0 0埃,該TEOS層的厚度為3600〜4400埃。 2 4 ·如申請專利範圍第1 3項所述之位元線接觸窗的勢 造方法,其中填入該第一、第二和第三開口中之該金屬材 質為鎢金屬。 2 5 · —種位元線接觸窗,包括: ---基底, 一電晶體,設於該基底上,該電晶體包括一間極電極 及一源汲極區,該閘極電極為一第一絕緣層所保護· 一内著陸墊’設於部份該電晶體表面和該源汲極區表 面,該内著陸墊包括由上而下依序為順應性之嫣金屬層/
    584923 六、申請專利範圍 氮化鈦層/鈦金屬層; 一保護層,位於該内著陸墊、該電晶體和該基底上; 一第二絕緣層,位於該保護層上,該第二絕緣層具有 平坦化之表面; 一接觸窗插塞,位於該第二絕緣層和該保護層中’且 與该内著陸墊電性接觸;以及 一内連線著陸塾,設於該接觸窗插基上。 2 6 ·如申請專利範圍第2 5項所述之位元線接觸窗,其 中該内著陸墊之該鎢金屬層的厚度為2 0 0埃至4〇〇埃。 2 7 ·如申請專利範圍第2 5項所述之位元線接觸窗,其 中該保護層的材質為氮化矽。 28·如申請專利範圍第27項所述之位元線接觸窗,其 中該保護層的厚度為1丨〇〜丨3 〇埃。 二29.如申請專利範圍第25項所述之位元線接觸窗,其 中該接觸窗插塞和該内連線著陸墊的材質為鎢金屬。
    0548-9207TWF(nl) ; 91172 ; Amy.ptd
TW092108221A 2003-04-10 2003-04-10 Bit line contact and method for forming the same TW584923B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW092108221A TW584923B (en) 2003-04-10 2003-04-10 Bit line contact and method for forming the same
US10/613,254 US6780739B1 (en) 2003-04-10 2003-07-03 Bit line contact structure and method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW092108221A TW584923B (en) 2003-04-10 2003-04-10 Bit line contact and method for forming the same

Publications (2)

Publication Number Publication Date
TW584923B true TW584923B (en) 2004-04-21
TW200421504A TW200421504A (en) 2004-10-16

Family

ID=32867366

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092108221A TW584923B (en) 2003-04-10 2003-04-10 Bit line contact and method for forming the same

Country Status (2)

Country Link
US (1) US6780739B1 (zh)
TW (1) TW584923B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101577243B (zh) * 2008-05-09 2013-09-18 南亚科技股份有限公司 半导体结构及其制作方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6748863B2 (en) * 2002-06-11 2004-06-15 Mark Miller Method and apparatus for transferring printed sheets
JP4205734B2 (ja) * 2006-05-25 2009-01-07 エルピーダメモリ株式会社 半導体装置の製造方法
TWI343620B (en) * 2007-02-13 2011-06-11 Nanya Technology Corp Method of manufacturing a contact structure to avoid open issue
CN103839817B (zh) * 2012-11-23 2016-12-21 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
FR3042910B1 (fr) * 2015-10-27 2018-03-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Interconnexions a base d'alliage de semi-conducteur et de metal pour circuit 3d
CN109755245B (zh) * 2017-11-08 2020-12-01 华邦电子股份有限公司 存储器装置及其制造方法
JP6937724B2 (ja) * 2018-06-21 2021-09-22 三菱電機株式会社 半導体装置およびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3686248B2 (ja) * 1998-01-26 2005-08-24 株式会社日立製作所 半導体集積回路装置およびその製造方法
US6034401A (en) * 1998-02-06 2000-03-07 Lsi Logic Corporation Local interconnection process for preventing dopant cross diffusion in shared gate electrodes
US6365453B1 (en) * 1999-06-16 2002-04-02 Micron Technology, Inc. Method and structure for reducing contact aspect ratios
US6518618B1 (en) * 1999-12-03 2003-02-11 Intel Corporation Integrated memory cell and method of fabrication
KR20010057669A (ko) * 1999-12-23 2001-07-05 한신혁 적층형 캐패시터를 갖는 반도체 장치의 제조 방법
JP3957945B2 (ja) * 2000-03-31 2007-08-15 富士通株式会社 半導体装置及びその製造方法
US6555450B2 (en) * 2000-10-04 2003-04-29 Samsung Electronics Co., Ltd. Contact forming method for semiconductor device
JP2002222932A (ja) * 2001-01-24 2002-08-09 Mitsubishi Electric Corp 半導体装置およびその製造方法
DE10122075B4 (de) * 2001-05-07 2008-05-29 Qimonda Ag Halbleiterspeicherzelle und deren Herstellungsverfahren

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101577243B (zh) * 2008-05-09 2013-09-18 南亚科技股份有限公司 半导体结构及其制作方法

Also Published As

Publication number Publication date
US6780739B1 (en) 2004-08-24
TW200421504A (en) 2004-10-16

Similar Documents

Publication Publication Date Title
KR100505658B1 (ko) MIM(Metal-Insulator-Metal)커패시터를 갖는 반도체 소자
US6316801B1 (en) Semiconductor device having capacitive element structure and multilevel interconnection structure and method of fabricating the same
CN101740572B (zh) 存储器元件
TWI242797B (en) Method for forming self-aligned contact of semiconductor device
JP2001203263A (ja) 半導体集積回路装置の製造方法および半導体集積回路装置
TW200812060A (en) Semiconductor devices and fabrication method thereof
JP3116478B2 (ja) 半導体メモリ装置
US20040195601A1 (en) Semiconductor memory device having ferroelectric capacitor and method of manufacturing the same
TW584923B (en) Bit line contact and method for forming the same
TWI286356B (en) Method for integrally fabricating memory cell capacitor and logic device and structure thereof
JPH1126725A (ja) ダイナミック・ランダム・アクセス・メモリ装置の製造方法
US20050164491A1 (en) Bit line contact hole and method for forming the same
KR100326253B1 (ko) 반도체 소자의 캐패시터 형성방법
TWI223393B (en) Method of filling bit line contact via
JP3180760B2 (ja) 半導体装置の製造方法
JPH0964303A (ja) 半導体集積回路装置の製造方法
US6211079B1 (en) Method for fabricating interconnects of a dynamic random access memory (DRAM)
KR100450036B1 (ko) 반도체 장치 제조 방법
KR100253588B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100444773B1 (ko) 반도체 소자의 제조 방법
JPH10200068A (ja) 半導体記憶装置およびその製造方法
KR20010059002A (ko) 반도체 소자의 캐패시터 형성방법
KR20050047661A (ko) 구리 배선 및 커패시터를 포함하는 반도체 장치의 제조방법.
TW423151B (en) Manufacturing method of embedded DRAM
KR100334529B1 (ko) 반도체소자의캐패시터형성방법

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent