TW583837B - Phase frequency detector applied in digital PLL system - Google Patents

Description

583837 五、發明說明（1) 【發明所屬之技術領域】 特別是一種用於數位 本I明為'一種相位頻率侦測哭 鎖相迴路系統之相位頻率偵測器。 【先前技術】 =路(phase locked loop ;PLL)是一 輸^的頻率與相位的自動控制電路系统，它廣泛的： 成（fFequency synthesis) ’ 時脈 / 數據回復 ( data recovery)，時脈差異消除（clock de- skewing)等等的應用上。一般鎖相迴路（pLL)大致可分 類比鎖相迴路（Analog PLL ; △儿[〇與數位鎖相迴路…、 (Digital PLL ; DPLL)。 一般的數位鎖相迴路的系統架構方塊圖如第丨圖所 不，包含相位頻率偵測器10()、相位差量化器（phase Error Quantizer)u〇、數位控制振盪器（Digita 卜 Controller 0sclllat〇]： ;DC〇)12Q 以及除頻電路 (Divider)：^!)。相位頻率偵測器1〇()的作用是比較回授信 號Fi與輸入信號Fr的相位差，並依據兩者相位差輸出相位 ^信號。一般相位差信號係分為UP信號及DOWN信號，由兩 L號值及時間差來代表回授信號^^ i與輸入信號Fr的相位差 的大小。相位差量化器丨丨〇係依據up信號及⑽·信號之信 號值及時間差’將相位差的大小以數位量化 的方式輸出一計數信號。而數位控制振盪器（DC0) 1 2〇再 ，據計數信號大小輪出相對應之一輸出信號？◦。需注意的 疋’輸出指號？〇的頻率與輸入信號並不一定相同。當輪 583837 五、發明說明（2) 2=的頻率與輸入信號Fr不同時，輸出信號F〇必須經 ;=:130除頻後’由相位頻率偵測器1。。來偵測回； 4 口號F 1興輸入信號ρ r的相位差。 =2圖為習知相位頻率偵測器（pFD)的電路架構圖，复 中包各兩個D型正反器（D_type FHp_F1〇p)2〇〇、21〇及_；、 個AND閘220。D型正反器2〇〇之信號輪入端（d)係與一高電 壓源耦接’用以接收一高位準信號，時脈輸入端(ck)係用 二信號Fr，當輸入信號計為高位準信號時，則驅 動5亥正反為200由信號輸出端（Q)輸出高位準信號。正反器 210山，動作原理與正反器2〇〇相似，其不同之處在於時脈輪 入端（ck)係用以接收回授信號Fi。Α·閘22〇之兩個信 ^端分別與正反器2 0 0及210之信號輸出端（Q)耦接，其別 唬輸出端係分別與正反器20〇及21 〇之重置信號輸入端 耦接。相位頻率偵測器的動作原理請參考第3A圖之時 所示。假設本文所提到的頻率偵測器中的元件皆為—^ 觸發電路，以Fr信號超前FHf號為例，當Fr信號輸入正反 器200時，正反器2 0 0輸出up信號，肝信號會隨計提 ^ =準。直到號輸人正反器21Q時，正反器⑴輸出^ L唬，亦即DOWN ^號會隨Fi提升為高位準。當up信號* down信號皆為高位準時，兩輸入端分別接收up信號蛊卯 信號之AND閘22〇後會輸出一重置（Reset)信號分別輸、入正 反器2 0 0、210中重置正反器2〇〇、21〇。故正反器m 分別輸出之UP信號與DOWN信號皆回到低位準。當Fr信 後F i信號時，兩正反器之動作原理相同，所不同的是==

583837 五、發明說明（3) — ----- 正反器2^10輸出之D0WN信號會先提升為高位準，然後鱼 提升為咼位準的UP信號一同輪入AND閘22〇，使得and閘22〇 輸出重置信號分別重置正反器2 0 0、2丨0，使得故正反器 2 0 0、210分別輸出之up信號與D〇WN信號皆回到低位準:故 藉由UP信號與D0WN信號何者先提升為高位準信號，可以得 知輸入信號Fr與回授信號Fl的相位的領先與落後，並 UP信號與DOWN信號提升至高位準之時間差的長短得知^位 領先或落後的大小。 相位頻率偵測器對回授信號F i與輸入信號Fr的相位差 大小的靈敏度是很重要的。靈敏度的定義為鎖相迴路所能 偵測到的回授Fl與輸入Fr的相位差的最小差距。由於邏輯 凡件貫際的電路特性並不理想，造成正反器的運作及and 閘的邏輯運算都會有延遲時間（delay time)。例如：當輸 入信號F r與回授信號F i分別輸入至正反器2 〇 〇及2 i 〇時，正 反2 0 0及2 1 0分別接收到輪入信號？ r與回授信號F丨後，會 經過一段延遲時間之後，才接收到AN])閘所輸出之重置信 號。延遲時間的長度與相位差大小並沒有呈現規則的關 係。延遲時間會使得輪入信號F r與回授信號]^丨的相位差的 大小與輸出信號Fo的關係會有誤差的存在。當輸入信號？厂 或回授信號F i的相位差越小，上述誤差對輸入信號化與回 授信號F i的相位差的大小與輸出信號F〇的關係的影響就越 大。且當輸入信號F r或回授信號F i的相位差小到一定的程 度時，會因為上述之電路不理想的特性所造成延遲時間的 緣故，造成相位頻率偵測器所輸出之UP信號或DOWN信號無

第7頁 583837 五 發明說明（4) m電路所利用或甚至是無法被路 位頻率佶、、目丨丨口口、n 土 ad zone) 對使用習知之相 信號Fi的相位罢丨你一 乂门^ 田輸传號1^或回授 測到其相位的善’昱；* %脈信號的話，量化器將不會感 千。p… 的差/、’故不會輸出一計數信號，如第3B圖所 個日★卩自知數位鎖相迴路對相位差的靈敏度之最小值為一 個時脈週期。 取』值局 【發明内容】 敗金^ !於上述之需求，本發明提出一種用於數位鎖相迴 糸^之相位頻率偵測器，以期在數位鎖相迴路中，能解 /、死區（Dead Zone)的問題並避免同步誤動作（glitch)的 生，即使相位差小於一個時脈信號時，還可提高數位鎖 相迴路對相位差的靈敏度。 本發明所提的相位頻率偵測電路（如第4圖所示）包含： ，位差偵測單兀4 〇 〇，用以當偵測到一第一輸入信號或 =第，輸入信號具有一變化緣（transiti〇n)時輸出該相位 差k唬’一相位差判斷單元4丨〇，用以當偵測到該第一輸 入^號及该第二輸入信號皆具有一變化緣時輸出一相位差 判斷信號，其中，該相位差判斷信號之信號時間 (duration )係與該第一輸入信號及該第二輸入信號之相 =差大小相對應·’以及一重置單元4 2 〇，與該相位差偵測 單兀及該相位差判斷單元耦接，用以依據該相位差判斷信 號輸出一第一重置信號以重置該相位差偵測單元，並輸出 一第二重置信號以重置該相位差判斷單元。

583837

【實施方式】 偵測ί 4圖係為依據本發明之較佳實施例繪示之相位頻率 jf之功能方塊圖。本發明之特徵在於除了相位差偵測 ^ Q之外，還設計一相位差判斷單元41 〇及重置單元 &“相位差判斷單元41〇與相位差偵測單元400同步地接 收輪入信號Fr及回授俨妒Fi，廿#爐於A斤接 Μ 口仅1口派^ 1，亚依據輸入化號F]：及回授栌 ffn Λ 差輸出相位差信號至重置單⑽I重置單元 單元40。，ΐ輸=一重置信號來重置相位差偵測 、輸出弟一重置信號來重置相位差判斷單元 圖為依據第4圖繪示之本發明提出之相你相玄太 Detpp+.二路〃圖。其中，相位差偵測單元（Phase-Err〇r 咏一 lng)fM系包含第一正反器4〇1、第二正反器4〇2、 弟：預重置單兀4 03及第二預重置單元4〇4。其中，第 反态401與第二正反器4〇2係為D型正反器，i俨號輸入俨 ⑻和時脈信號輸入端（CK)所接收之信號及其。原理；

與第1圖所繪示之正反器2 0 0、210相對應，請自行I 照前文之說明，於此不再瞽卩、鬼 多 ^ ^ _ 此个丹夤述。弟一正反器401與第二正 口态Μ 一之信號輸出端（Q)分別輸出第一指標（Flag 1)信 號、第二指標（F1 a g 2)传缺。盆办 楚 , 口 當輪出信號Fr領先回 第一正反器401會輸 當回授信號F!領先輪 第二正反器401會輸

^ .. μ — # # &^ 唬其中，弟一指標信號即是UP 4口號 弟一^曰^示“被即是d〇wn信號。 扠化號F i輸入相位差偵測單元4 〇 〇時 出第一指標信號，即UP信號。反之， 出第二指標信號，即D0WN信號。第一指標信號及第二 出k號F r輸入相位差偵測單元4 〇 〇時 583837 五 、發明說明（6) ' -------- 信號會分別輸入至第一預重置單元4〇3及第二預重 4 〇 4中。在本實施例中，复士 卜 預重置單元m皆為_間、V第一預重置单元403及第二 观斤 ^ ^ σ 閘。第一預重置單元4 0 3係用以重 置弟二正反态402，而第-σ 正反器401。第一預重置；―、置单兀404係用以重置第- 動作需與重置單湖配H二預重置單元404之 詳盡的說明。 。。其工作原理將於下文中再作 本1月14白知之相仇頻率债測單元不同之處在於，本 發明設計一相位差判齡| - 本 畊早兀41〇，用以判斷輸出信號Fr及 回授，Fl的相位差大小，卩及重置單元420，用以輪出 重置佗號刀別重置相值差偵測單元4 〇 〇及相位差判斷 元41〇。相位差判斷單元41〇係包含第三正反器4ΐι、第四 t反器41、2及閘413。其中，第三正反器4U及第四正反 态4 1 2>皆為D型正反器，信號輸入端及時脈信號輸入端 收之指號及動作原理分別與第一正反器4 〇 i及第二正反界 4 0 2相對應，請參照前文之說明，於此不再贅述。第三正 反=4 U及第四正反器4 1 2係用以分別依據輸入信號F r及回 授信號Fi輸出一第三指標（1?丨叫3)信號、一第四指標 4)信號至AND閘413。當第三正反器411及第四正反 = 412分別接收到輪入信號Fr及回授信號n時，and閘413 會，據第三指標信號及第四指標信號輸出相位差信號至重 ^單元4 2 0重置單元4 2 ◦係為一 D型正反器，其信號輸入 而（D)係用以接收相位差信號，時脈輸入端（)係用以接 收時脈信號，當收到相位差信號時，該正反器42G由第-

583837 五、發明說明（7) 信號輸出端（Q)輸出第—重置 — 4。〇，並由第二信號輸出端（Q; 1 =位J偵測單元 相位差判斷單元41。。相位 ：重置信號重置 詳細之工作原理將於下文作詳細的說明/重置電路420 為配合作動兮明，介 & 設本發明所提出：相位頻J:、、上圖之時序示意圖，假 緣：發電路。當輸入信號Fr之相：超前=?;件！為升 一正反器4 0 1盥第：巴后n \ 才又仏號F 1時，第 指標信號及第、:指―/Λ'41 r爾 u 步—守日“ k唬。此時，相位差俏、、目丨1留-, 輸出高位準的UP信號。 ^=4 0 0會 重置嚴开n Q ^丁,口队曰w入至第一褚

:::403 ’弟一預重置單元4〇3依據接收之 J 持在低彳! : Ϊ裔 使第二指標信號，即D0WN信號維 立準。吾相位落後之回授信號F!端輸入第二正反器 能，弟四正反器412時，由於第二正反器402處於重置狀 不會輸出第二指標信號。此時，第四指標信號則輸 局位準。由於第三指標信號及第四指標信號皆為高位 4M AND閘電路41 3會輸出相位差判斷信號PE至重置單元 丄口重置單元會在下一個時脈信號的升緣輸出第一重置 ^ #U至第一預重置單元4 0 3及第二預重置單元40 4 ,使得第 二預重置單元4〇4去重置第一正反器4〇ι。此時，第一指標 =唬，即UP信號會拉回至低位準。需注意的是，在本實施 ^ 在重置單元4 2 〇收到相位差判斷信號p £之後的下一 】0ΤΓ，週期，才會輪出第一重置信號，才可同時重置第一 反4 0 1及第二正反器4 0 2。如此，只要輸入信號F r及回

第11頁

週期’即使兩信號的相位差小於-個時脈 —彻士 w位準的UP信號或是DOWN俨浐都合杜綠丄认 ，週期。如&，後級=會持續大於 破或D〇㈣俨祙、雷a 化的才可依據收到的UP信 對相位差故本發明所提出之相位頻率偵測單元 凡420會輪出第二重置…二/问§午多。心夺，重置單 四正反器412。使得古去重置第三正反器川及第 號同時回到低位準Λ輸入^；指標信號及第四指標信 時，本發明所提出之;位㈣fr之相位落後回授信號Fi 說明相似，靖失 y、率偵測器其工作原理與前文之 〇月麥考弟6圖之時序圖所+，於+ 丁 $救丄 請再參昭第5圖山认—斤口所不，於此不再贅述。 4〇2分別盘第、、-τ， 弟—正反器4Q1及第二正反器 兩兩相對、Λ二Λ 11及第四正反器412相對應。由於 同，=;:;:=:::::=:原_ 全相 全相同。如此即可有效地降間所造成的效應視為完 斜電路表現的影響。此外，*實=作造成的延遲時間 相位差崎元4◦。之第1重置單例，=ί單元42°及 元4〇4之聯合動作，即使Fr/Fln早/;4〇3及弟二預重置單 f期，輪出之UP信號或D_信號:個時脈 j，使得本實施例提出之相位頻率#:= 敏度大為提言。 、千彳貝冽早兀對相位是的靈 $ 本發明更提出第二實施例 〕圖之不同之處在於，在第7圖 正反器4211之外，更包括一第 如第7圖所示，第7圖與第 中’重置單元42 0除了第五 六正反器4212，皆用以輪出

第12頁 583837 五、發明說明（9) 第一重置信號至第一預重置單元4 03及第二預重置單元 4 04，並其信號輸出端皆與NOR閘42 2 3耦接，用以輸出第二 重置信號至第三正反器411及第四正反器412。第五正反器 4211與第5圖中重置單元420之正反器相同，而第六正反器 4212與第五正反器421 1不同之處在於，其時脈信號輸入端 (CK )係接收反相時脈信號CKB。故當同時收到相位差判 斷信號PE時，第五正反器4211與第六正反器4212輸出之第 一重置信號及第二重置信號的時間會相差半個時脈週期。 與第一實施例相比，第二實施例之改良之處在於，在第一 實施例中，由相位差判斷信號PE輸入重置單元42 0到重置 單元42 0輸出第一及第二重置信號的時間差最長為一個時 脈週期。但在第二實施例中，由於加入了第六正反器 4211，相位差判斷信號PE輸入重置單元42 0到重置單元420 輸出第一及第二重置信號的時間差最長僅為半個時脈週 期。如此可大為提升本發明所提出之相位頻率偵測器之反 應速度。第7圖中其他電路元件之工作原理皆與第5圖之相 對應之電路元件相同，於此不再贅述。 本發明更提出第三實施例，如第8圖所示，第8圖與第 7圖之不同之處在於，在第8圖中，重置單元420除了第一 重置單元421之外，更包括一第二重置單元422。第一重置 單元421包括第五正反器4211及第六正反器4212，其工作 原理皆與第7圖中相對應之電路元件相同，與此不再贅 述。第二重置單元422包括一第七正反器4221，其信號輸 入端與第五正反器4 2 11之信號輸出端耦接，且其時脈信號

583837 五、發明說明（10) 輸入端係接收時脈信號CK，以及一第 號輸入端與第六正反器421 反器4222甘其信 ^ ^ ^ a, m ,；C；B^0^ —貫施例相比，第三實施例 、 貝& H及弟 二重置單元422，以避免同步誤文動良作,,在於，“增設第 於相位差判斷信號ΡΕ產生的時 g_ ?Ch)的產生。由 =與時脈信號或反相時脈信二斷 421!或第六正反器4212時’會使 弟五正反益 正反器4212之狀態不穩定，在^ 反益4211或第六 重置信號及第二重置信·，其信内，出之第- 位準之間，此狀態稱為Meta-Stable於咼位準與低 ’在下一個時脈週期時才會恢復正常。作是，舍 公、及電路收到此狀態不穩定之信號時，有可能： 電路’如第三正反器411及第四正反器412的誤:ί 到的是正常的信號，但是因為之前的誤動作：影；雖：： 了避免持續誤動作的發生，纟實施例再增設一級^為 元’萬，相位，判斷信號ΡΕ與時脈/反相時脈信號同步早地 輸入弟-重置早兀421 ’造成第一重置單元421輸 穩定時1用增設的第二重置單元422，即可避免此y虎不 形。除非相位差判斷信號!^與時脈/反相時脈信號同: 輸入第一重置單元421，且第一重置單元421之輸出/號與 時脈/反相時脈js唬同步地輪入第二重置單元4 2 2 (此種狀

第14頁 583837 五、發明說明（li) — 況發生機率微乎其微），否則本實施例所提出之電路 會有持續誤動作的情況發生。 當然’還有其他實施例，例如第三實施例加以變形， 如省略第八圖之第六正反器42]2，第八正反器4222以及 NOR閘422 3 ’或是省略第八圖之第五正反器4211，第七正 反器=21 =及N0R閘422 3，仍不脫離本發明之精神。 需注意的是，本說明書提出之實施例係以 升緣觸發電路為例來說明本發明之實施手件為 不以此為限。電路元件亦可為降緣 ，明並 由高位準轉換成低…，以進1入信號 21 VtLVt Γ ^# 1 ^5 I，J ^ ^ ^ ° ^ 化、，彖ctransitlon)，無論是低位 、有—變 緣）或是南位準轉換成低位準- 、间立準（上升 以_閘來達到鑛㈣ in的考量 限。 本發明並不以此為 以上所述者，僅為本發 非用來限定本發明的實施 /·、勺較佳實施例而已， 圍所作的均等變化盥佟飾比，即凡依本發明申請專剎二 ，皆為本發明專利範：專利範 所碼蓋。

第15頁 583837 圖式簡單說明 第1圖為習知數位鎖相迴路的系統架構方塊圖； 第2圖為 習知相 位頻 率 偵 測 器 的 電 路 架 構 圖 第3A〜3B 圖為習 知相 位 頻 率 偵 測 器 之 時序 示 意 圖 第4圖為 本發明 之相 位 頻 率 偵 測 系 統 架 構 方 塊 圖 ’ 第5圖為 本發明 之相 位 頻 率 偵 測 器 之 第 一 實 施 例 細 部 電 路 圖； 第6圖為 本發明 第一 實 施 例 之 時 序 示 意 圖 y 第7圖為 本發明 之相 位 頻 率 偵 測 器 之 第 二 貝 施 例 細 部 電 路 圖；及 第8圖為 本發明 之相 位 頻 率 偵 測 器 之 第 實 施 例 細 部 電 路 圖。 【圖式符號說明】 100 相 位頻 率 偵 測 器 110 相 位差 量 化 器 120 數 位控 制 振 盈 器 130 除 頻電 路 200 >21 0 正 反器 220 AND閘 400 相 位差 偵 測 單 元 401 第 〆正 反 器 402 第 二正 反 器 403 第 一預 重 置 單 元 404 第 二預 重 置 單 元 410 相 位差 判 斷 單 元

第16頁

583837

第17頁

Claims (1)

1. 583837 六、申請專利範圍 1. 一種相位頻率損測電路，用以接收一第一輸入信號及 一第二輸入信號，並依據該第一輸入信號及該第二輸入信 號之相位差輪出相對應之一相位差信號，該相位頻率偵測 電路包含： 一相位差偵測單元，用以當偵測到該第一輸入信號或 該第二輸入信號具有一變化緣（t r a n s i t i ο η)時輸出該相位 差信號 ；

   一相位差判斷單元，用以當偵測到該第一輸入信號及 該第二輸入信號皆具有一變化緣時輸出一相位差判斷信 號，其中，該相位差判斷信號之信號時間（d ία r a t i ο η )係 與該第一輸入信號及該第二輸入信號之相位差大小相對 應；以及 ‘ 一重置單元，與該相位差偵測單元及該相位差判斷單 元耦接，用以依據該相位差判斷信號輸出一第一重置信號 以重置該相位差偵測單元，並輸出一第二重置信號以重置 該相位差判斷單元。 2. 如申請專利範圍第1項所述之相位頻率偵測電路，其中 該相位差信號包括一第一輸出信號及一第二輸出信號。

   3. 如申請專利範圍第2項所述之相位頻率偵測電路，其中 該相位差偵測單元更包括： 一第一正反器，用以依據該第一輸入信號輸出該第一 輸出信號；以及 一第二正反器，用以依據該第二輸入信號輸出該第二 輸出信號；

   第18頁 583837 六、申請專利範圍 其中，當該第一輸入信號之相位領先該第二輸入信號 時，該第一輸出信號為高準位，當該第一輸入信號之相位 落後該第二輸入信號時，該第二輸出信號為高準位。 4. 如申請專利範圍第3項所述之相位頻率偵測電路，其中 該相位差彳貞測單元更包括： 一第一預重置單元，與該第一正反器耦接，用以依據 該第一輸出信號或該第一重置信號重置該第二正反器；以 及 一第二預重置單元，與該第二正反器耦接，用以依據 該第二輸出信號或該第一重置信號重置該第一正反器； 其中，當該第一輸入信號之相位領先該第二輸入信號 時，該第一輸出信號為高準位且該第二輸出信號為低準 位，當該第一輸入信號之相位落後該第二輸入信號時，該 第二輸出信號為高準位且該第一輸出信號為低準位。 5. 如申請專利範圍第4項所述之相位頻率偵測電路，其中 該第一預重置單元及該第二預重置單元係為NOR閘。 6. 如申請專利範圍第1項所述之相位頻率偵測電路，其中 該相位差判斷單元更包括： 一第三正反器，用以依據該第一輸入信號輸出一第三 輸出信號； 一第四正反器，用以依據該第二輸入信號輸出一第四 輸出信號；以及 一相位差判斷信號輸出單元，分別與該第三正反器及 該第四正反器耦接，用以接收該第三輸出信號及該第四輸

   第19頁 583837 六、申請專利範圍 出信號，並輸出該相位差判斷信號。 7. 如申請專利範圍第6項所述之相位頻率偵測電路，其中 該相位差判斷信號輸出單元係為一 AND閘。 8. 如申請專利範圍第1項所述之相位頻率偵測電路，其中 該重置單元係為一第五正反器。 9. 如申請專利範圍第1項所述之相位頻率偵測電路，其中 該重置單元更包括： 一第五正反器，用以依據一時脈信號，當收到該相位 差判斷信號時輸出該第一重置信號及一第五輸出信號； 一第六正反器，用以依據一反相時脈信號，當收到該 相位差判斷信號時輸出該第一重置信號及一第六輸出信 號；以及 一重置信號輸出單元，分別與該第五正反器及該第六 正反器耦接，用以依據該第五輸出信號或該第六輸出信號 輸出該第二重置信號。 10. 如申請專利範圍第9項所述之相位頻率偵測電路，其 中該重置信號輸出單元係為一 N〇R閘。 11. 如申請專利範圍第1項所述之相位頻率偵測電路，其 中該重置單元更包括： 一第五正反器，用以依據一時脈信號，當收到該相位 差判斷信號時輸出該第一重置信號及一第五輸出信號； 一第七正反器，用以依據該時脈信號，當收到該第五 輸出信號時輸出該第二重置信號。 12. 如申請專利範圍第1項所述之相位頻率偵測電路，其

   六 '申請專概目 ^ 中該重置單元更包括： 一弟五正反哭，的 ，當收到該相位 五輪出信號； 信號，當收到該 一第六輪出信 差本1 i^ π + " 用以依據一時脈信號 一第丄正 =5亥弟一重置信號及一第 相彳fr i II 1、正反态，用以依據一反相時脈 斗目位是判斷信號時鈐， 號； t輪出該第一重置信號及 苐七正反器，用以依據該時 輪出”f時輸出1七輸出信號， 第；D 2反器，用以依據該反相時脈信號，當收到該 /、輪出k唬時輪出一第八輸出信號；以及 正一重置信號輪出單元，分別與該第七正反器及嗜第八 t器钵接，用以依據該第七輸出信號或該第八輸出信號 輸出該第二重置信號。 13.如申請專利範圍第12項所述之相位頻率偵_電路，其 中該重置信號輸出單元係為/NOR閘。 14 ·如申請專利範圍第1項所述之相位頻率偵测電路，其 中該第一輸入信號及該第二輸入信號之變化緣皆為上升 緣。 、 15·如申請專利範圍第J項所述之相位頻率偵測電路，其 中該第一輪入信號及該第二輸入信號之變化緣分別為上升 緣及下降緣。 16·如申請專利範圍第1項所述之相位頻率偵測電路，其 中該第一輪入信號及該第二輸入信號之變化緣皆為下降 緣0

   583837 六、申請專利範圍 17. 一種鎖相迴路，包括： 一相位頻率镇測電路，用以接收一第一輸入信號及一 第二輸入信號，並依據該第一輸入信號及該第二輸入信號 之相位差輸出相對應之一相位差信號，其中，該相位頻率 偵測電路更包含： 一相位差偵測單元，用以當偵測到該第一輸入信 號或該第二輸入信號具有一變化緣時輸出該相位差信號； 一相位差判斷單元，用以當偵測到該第一輸入信 號及該第二輸入信號皆具有一變化緣時輸出一相位差判斷 信號，其中，該相位差判斷信號之信號時間係與該第一輸 入信號及該第二輸入信號之相位差大小相對應；以及 一重置單元，與該相位差偵測單元及該相位差判 斷單元耦接，用以依據該相位差判斷信號輸出一第一重置 信號以重置該相位差偵測單元，並輸出一第二重置信號以 重置該相位差判斷單元； 一相位差量化器，與該相位頻率偵測器耦接，用以依 據該相位差信號輸出相對應之一計數信號，其中該計數信 號之大小係與該相位差信號之信號時間有關；以及 一數位控制振盪器，與該相位差量化器耦接，用以依 據該計數信號輸出相對應之一鎖相輸出信號，其中，該鎖 相輸出信號之頻率及相位係與該計數信號相對應。 18. 如申請專利範圍第1 7項所述之鎖相迴路，其中該相位 差信號包括一第一輸出信號及一第二輸出信號。 19. 如申請專利範圍第1 8項所述之鎖相迴路，其中該相位

   第22頁 583837 六、申請專利範圍 差偵測單元更包括： 一第一正反器，用以依據該第一輸入信號輸出該第一 輸出信號；以及 一第二正反器，用以依據該第二輸入信號輸出該第二 輸出信號； 其中，當該第一輸入信號之相位領先該第二輸入信號 時，該第一輸出信號為高準位，當該第一輸入信號之相位 落後該第二輸入信號時，該第二輸出信號為高準位。

   20. 如申請專利範圍第1 9項所述之鎖相迴路，其中該相位 差偵測單元更包括： 一第一預重置單元，與該第一正反器耦接，用以依據 該第一輸出信號或該第一重置信號重置該第二正反器；以 及 一第二預重置單元，與該第二正反器耦接，用以依據 該第二輸出信號或該第一重置信號重置該第一正反器； 其中，當該第一輸入信號之相位領先該第二輸入信號 時，該第一輸出信號為高準位且該第二輸出信號為低準 位，當該第一輸入信號之相位落後該第二輸入信號時，該 第二輸出信號為高準位且該第一輸出信號為低準位。

   21. 如申請專利範圍第2 0項所述之鎖相迴路，其中該第一 預重置單元及該第二預重置單元係為NOR閘。 22. 如申請專利範圍第1 7項所述之鎖相迴路，其中該相位 差判斷單元更包括： 一第三正反器，用以依據該第一輸入信號輸出一第三

   第23頁 583837 六、申請專利範圍 輸出信號； 一第四正反器，用以依據該第二輸 輸出信號；以及 一相位差判斷信號輸出單元，分別 該第四正反器耦接，用以接收該第三輸 出信號，並輸出該相位差判斷信號。 23.如申請專利範圍第22項所述之鎖相 差判斷信號輸出單元係為一 AND閘。 2 4, 如申請專利範圍第1 7項所述之鎖相 單元係為一第五正反器。 25. 如申請專利範圍第1 7項所述之鎖相 單元更包括： 一第五正反器，用以依據一時脈信 差判斷信號時輸出該第一重置信號及一 一第六正反器，用以依據一反相時 相位差判斷信號時輸出該第一重置信號 號；以及 一重置信號輸出單元，分別與該第 正反器耦接，用以依據該第五輸出信號 輸出該第二重置信號。 26. 如申請專利範圍第2 5項所述之鎖相 信號輸出單元係為一 N〇R閘。 27. 如申請專利範圍第1 7項所述之鎖相 單元更包括： 入信號輸出一第四 與該第 出信號 三正反器及 及該第四輸 迴路，其中該相位 迴路， 迴路， 號，，當 其中該重置 其中該重置 收到該相位 第五輸出信號； 脈信號，當收到該 及一第六輸出信 五正反 或該第 器及該第六 六輸出信號 迴路，其中該重置 迴路，其中該重置

   第24頁 583837 六、 申請專利範圍 一第五正反i 差判斷信號時輸^ 一第七正反i 輸出信號時輸出i 2 8 .如申請專利i 單元更包括： 一第五正反 差判斷信號時輸 一第六正反 相位差判斷信號 號； 一第七正反 輸出信號時輸出 一第八正反 第六輸出信號時 一重置信號 正反器耦接，用 輸出該第二重置 2 9.如申請專利 信號輸出單元係 3 0· 如申請專利 輸入信號及該第 31. 如申請專利 輸入信號及該第 ，，用 tS該第 以依據一時脈信號，當收到該相位 -重置錢及一第五輪出信號相位 以依據遠0守脈信號，當收到該第五 重置信號。 j -罘五 I，用 玄第二重置信號 第1 7項所述之鎖相迴路，首 丹τ邊重置 器，用以依據一時脈信號，當收到爷 出該第一重置信號及一第五輪出信=; 器，用以依據一反相時脈信赛，^二， i 當收到兮 時輸出該第一重置信號及一箆 卑，、輪出信 器，用以依據該時脈信號 —第七輸出信號； 器，用以依據 輪出一第八輸 輪出單元，分 以依據該第七 4吕號。 遠反相時脈信 出信號；以及 別與該第七正 輸出k就或該 範圍第2 8項所述之鎖相迴路 為一N 0 R閘。 範圍第1 7項所述之鎖相迴路 二輪入信號之變化緣皆為上 範圍第1 7項所述之鎖相迴路 二輸入信號之變化緣分別為 當收到該第五 號，當收到該 反器及該第八 第八輪出信號 其中該重置 ，其中該第一 升緣。 ’其中該第一 Λ升緣及下降 583837

   第26頁