TW583407B - Differential receiver architecture - Google Patents

Differential receiver architecture Download PDF

Info

Publication number
TW583407B
TW583407B TW091109324A TW91109324A TW583407B TW 583407 B TW583407 B TW 583407B TW 091109324 A TW091109324 A TW 091109324A TW 91109324 A TW91109324 A TW 91109324A TW 583407 B TW583407 B TW 583407B
Authority
TW
Taiwan
Prior art keywords
data
receiver
signal
circuit
clock
Prior art date
Application number
TW091109324A
Other languages
English (en)
Inventor
Scott D Schaber
Scott C Loftsgaarden
Original Assignee
Teradyne Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teradyne Inc filed Critical Teradyne Inc
Application granted granted Critical
Publication of TW583407B publication Critical patent/TW583407B/zh

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31917Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31926Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31727Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/3193Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31937Timing aspects, e.g. measuring propagation delay

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

A7 583407 五、發明說明(ί·) 技術領域 本發明一般而言有關於電子測試設備,而特別的是, 有關於用於自動測試設備以便積體電路測試之用的差動接 收器結構。 背景 積體電路晶片或者半導體裝置典型地受其製造者測試 ,以便驗證其於各種不同條件下的運作能力。一般而言, 藉由稱爲積體電路測試器的自動測試設備來測試這些晶片 。積體電路測試器通俗地稱爲一種”測試器”。針對各種不 同的動機來測試其晶片。例如,測試器可以用來挑出有缺 陷的晶片,或者依效能特性而用來將晶片分級。此外,測 試器可以在製作期間中使用,藉以引導故障晶片的修復。 所要測試的晶片通常稱爲待測裝置(DUT)。 一般而言,測試器包含一主電腦,用以執行用來控制 DUT各種測試的軟體。再者,傳統的測試器包含許多的” 通路”或”接腳”。通路電路典型地包含一用以產生測試信號 的驅動器電路以及/或者用以測量輸出信號的檢測器電路或 比較電路。爲了測試DUT,在DUT上所選擇的導線、接 腳、或傳輸璋會連接到測試器所選擇的通路。在典型的測 試狀況下,程式規劃一個或者多個的通路,藉以模擬晶片 的輸入。再者,同樣也程式規劃在一個或者多個通路中的 接收器,藉以檢測所期望的一個或者多個輸出。 傳統上,由於單端信號傳統上係使用於晶片中,因此 4 本紙張尺1適用中國國家標準(CNS)A4規格(210 X 297公釐) --------------------訂---------線-^^1 (請先閱讀背面之注意事項再填寫本頁) 583407 A7 ______B7 __ 五、發明說明(》) 單端的通路乃是使用於測試器的。單端信號包含用來傳輸 以數位接地爲參考的數位邏輯狀態之單一信號。依照具有 一高邏輯位準、低邏輯位準、或者高與低邏輯位準之間的 邏輯狀態(“中間”狀態)來檢測單端信號。由於來自接地彈 跳、雜訊以及叉音的干擾,在高速操作期間中,單端信號 會產生一些問題。 一些在高速下執行的最新晶片使用差動電路來產生用 以傳輸邏輯狀態的差動信號。這些晶片利用差動信號傳輸 埠。差動信號會傳輸充當兩皆不是接地的信號之間的差値 之數位邏輯狀態。在倂入差動信號的高速系統上之接地彈 跳,雜訊以及叉音效係較小於倂入單端信號的系統。典型 地,在判斷邏輯位準上,使用差動放大器藉以比較信號的 差動邊限。有效地測試具有差動信號傳輸璋的DUT之測試 器於本技術中乃是有所需求的。 同樣也能夠程式規劃測試器的通路電路,藉以在正確 的時間上產生或者檢查所期望的信號。例如,大部分的晶 片乃是以時鐘信號來控制的。換言之,大部分的積體電路 具有週期性地改變狀態的時鐘輸入。一般而言,晶片會在 一與時鐘信號改變相關的設定時間上閂鎖住一組輸入信號 。如果在時鐘信號改變時,有效的資料信號未施加至晶片 ,則該晶片便會閂鎖住錯誤的資料。 傳統上,共同的時鐘信號使用於電子系統中的每一個 晶片。使用共同的時鐘信號允許每一個晶片伴隨著電子系 統中其他晶片,產生其輸出並且閂鎖住其輸入。然而,當 5 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) --------訂---------線- 583407 A7 ____B7 ___ 五、發明說明(彳) 信號以不同速率通過電子系統的其中一個部分,而其不同 速率係不同於通過該電子系統其他部分速率時,使用共同 時鐘系統可能會有一些問題發生。在時間上的差別有時稱 爲”非對稱”。當設計一系統時,便必需要考慮到非對稱。 典型地,電子系統越快,要補償其非對稱便會越困難。 最近,在每秒鐘需要處理許多操作的系統中,已經使 用一種新的時鐘結構。這種結構有時稱爲”來源同步”、”時 鐘前饋”、或者”回聲時鐘”。在來源同步的結構中,產生 輸出信號(資料信號)的電子系統之每一個晶片同樣也會產 生輸出時鐘信號(資料時鐘信號)。其他的晶片使用資料時 鐘信號的輸入來閂鎖住其輸入資料信號。由於資料時鐘信 號以及資料信號於相似的路徑上行進,因此相較於資料信 號以及共同時鐘之間的非對稱,資料信號以及資料時鐘信 號之間會有較小的非對稱。有效地測試具有來源同步結構 的DUT’s之測試器於本技術中乃是有所需求的。 測試來源同步系統的另外一個問題則是有關於系統所 處理資料之速度。特別的是,相較於測試器,來源同步系 統係操作在不同而獨立的時域中。隨著系統的速度增加’ 對準DUT以及測試器的不同時域則會變得更爲困難。其進 而使從DUT所讀取的資料與所期望的資料之比較更爲複雜 且有錯誤之傾向,此係由於其雙時域會造成可能在錯誤的 時間上從事量測。 就以上所述的源由以及以下所述的源由’其將使熟知 本技術者於閱讀以及欲了解本說明書時,容易明瞭其內容 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ------------f ·! !! 丨訂---------線 (請先閱讀背面之注意事項再填寫本頁) 6 __ 583407 A7 _____B7______ 五、發明說明(〜) ,有效地測試具有差動信號璋以及來源同步結構的DUT’s 之測試器於本技術中乃是有所需求的,特別是對於一些系 統增加的速度而言。 槪要 藉由本發明的實施例來應付測試器上述的問題以及其 他的問題,並且藉由閱讀以及硏讀以下的說明書來了解之 。本發明之實施例係基於從待測裝置所接收到的觸發信號 ,而從一待測裝置獲得資料。此一觸發信號乃是一種在待 測裝置一般操作期間中可使用的信號,而不是測試器用來 充g只是開始擾取資料的時間之標記或標示。因此,觸發 信號提供測試器時序以及待測裝置時序之間的鏈結。相較 於資料所期望的數値,如此允許由測試器所攫取的資料更 爲準確。 更特別的是,在其中一個實施例中,提供一種用於電 子&置的測試益之接收益電路。該接收器電路包含一時鐘 接收器’適用來從待測裝置接收一來源同步的時鐘信號。 該接收器電路進一步地包含一相應於時鐘電路的資料接收 益。該資料接收器適用來接收來自待測裝置至少一個的差 動資料丨g號。接收器電路同樣也包含一相應於時鐘電路的 觸發接收器。觸發接收器適用來接收來自待測裝置的觸發 仏5虎。最後,接收器電路包含一連接到觸發接收器的控制 電路。控制電路係基於所接受到的觸發信號,適用來產生 起始對準的攫取信號,藉以開始攫取在資料接收器上所接 7 本紙張尺度適用中國國家標準(CNS)A4規格(21G X 297公爱) ----- (請先閱讀背面之注意事項再填寫本頁) 訂---------線· 583407 A7 ——______B7_ 五、發明說明($ ) 收到的資料,以便與所期望的數値相比較。 圖式簡單說明 <圖1爲根據本發明教導的測試系統其中一個實施例之 方塊圖。 圖2爲根據本發明教導具有使用來源同步以及差動信 號的電子電路測試系統接收器之通路機卡其中一個實施例 之方塊圖。 圖3A-3F爲闡述根據本發明一個實施例的接收器信號 時序之圖示。 圖4爲根據本發明教導具有使用來源同步以及差動信 號的電子電路測試系統接收器另一個實施例之方塊圖。 圖5A與5B、5A1、5A2、5B1以及5B2爲根據本發明 教導具有使用來源同步以及差動信號的電子電路測試系統 接收器其中一個實施例之示意圖。 ------------f !备---------^0 (請先閱讀背面之注意事項再填寫本頁) 元件符號說明 100 測試系統 102 裝置介面板 104 圖樣產生器 105 電腦 106 測試頭 108 容器 110 差動資料接線 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) 583407 A7 __B7 五、發明說明(b ) 112 差動時鐘接線 114 差動觸發接線 116a 通路卡 116η 通路卡 118 時鐘接收器 120 觸發接收器 122 控制電路 124 資料接收器 126 資料攫取電路 200 通路卡 203 負載板 218 時鐘接收器 220 觸發接收器 222 控制電路 224 資料接收器 226 資料攫取電路 230 扇出電路 232 扇出電路 234a 微調電路 234b 微調電路 236a 微調電路 236b 微調電路 237 扇出 238 邏輯電路 9 ------------f!訂---------i (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 583407 A7 B7 五、發明說明(1 ) 240 242 244 246 248 250 252 254 256 400 403 418 420 422 424 426 429 432 434 435 436 437 438 439 正反器 正反器 資料接收器 扇出 正反器 正反器 串列轉至並列轉換器 串列轉至並列轉換器 記憶體 通路卡 待測裝置 時鐘接收器 觸發接收器 控制電路 資料接收器 資料攫取電路 微調 扇出電路 微調電路 扇出 微調電路 扇出 邏輯電路 扇出 ------------ti——tr--------- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 583407 A7 B7 五、發明說明( 440 442 446 448 450 460 462 466 468 470 472 474 476 478 480 490 495 500 502 503 505 507 517 518 正反器 正反器 扇出 正反器 正反器 正反器 正反器 XOR邏輯閘 XOR邏輯閘 正反器 正反器 計數器 計數器 上升邊緣資料 下降邊緣資料 正反器 正反器 通路卡 裝置介面板 待測裝置 扇出 扇出 環形振盪器 時鐘接收器 ------------费-------訂---------線·· (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 583407 五、發明說明( A7 520 觸發接收器 522 控制電路 524 資料接收器 526 資料攫取電路 532 扇出電路 534 微調電路或者可程式延遲元件 535 扇出 536 微調電路或者可程式延遲元件 537 扇出 538 邏輯電路 539 扇出 540 正反器 542 正反器 544 差動接收器 546 扇出 548 正反器 550 正反器 580 扇出 (請先閲讀背面之注意事項再填寫本頁) .蒙- ------訂---------線, 詳細說明 在以下的細節說明中,會參照形成其一部份的圖式’ 並且其中顯示經由闡述可以實現本發明的特定闡述用之實 施例。充分詳細地說明這些實施例,致使熟知本技術者實 現本發明,以及所應了解的是,於不違反本發明的精神以 12 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 583407 A7 五、發明說明(y。) 及範疇前提下,可以使用其他的實施例,並且可以從事邏 輯、機械、以及電氣之改變。因此,以下詳細的說明並不 具有限制的意義。 本發明的實施例提供用來測試來源同步的電子裝置之 機件1 °在其他的實施例中,提供用來測試具有差動資料信 號的裝置之機件。遺憾的是,待測裝置的時間參考點以及 時序典型地不同於自動測試設備或者測試器的時序。此意 S胃著待測裝置會產生相對於時間參考點的信號,其對測試 器而言乃是未知的。在將所期望的輸出與從待測裝置所接 收到的資料作比較時,待測裝置的及測試器之間之時序缺 乏同步會導致錯誤。有益的是,以下所說明的本發明實施 例使用一種來自待測裝置的框或控制信號,藉以充當觸發 ’以便攫取來自待測裝置的資料。此一框信號用來充當信 號標示’指示測試器其資料將要從待測裝置傳送到測試器 。此一標示允許測試器辨識出所期望的資料序列何時會開 始’並且因而允許測試器以所增加的準確度來比較所接收 到的資料及所期望的資料。 L弟一^個實施例 圖1爲根據本發明教導的測試系統其中一個實施例之 方塊圖,通例地標示爲100。系統100包含經由測試頭106 以及圖樣產生器104連接到電腦105的裝置介面板102。 裝置介面板102包含用來容納待測裝置的容器1〇8。容器 1(>8由諸如一種適用來接納電子裝置的接腳之插座或者任 _ 13 $紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公^ - --------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 583407 A7 ______B7 五、發明說明() 何一種其他用於電子裝置的適當容器所構成。裝置介面板 102提供各種信號,給予測試頭1〇6。例如,裝置介面板 102於差動資料接線110上提供來自待測裝置之資料信號 給予測試頭106。同樣地,裝置介面板102在差動時鐘接 線Π2上進一步地提供時鐘訊號給予測試頭1〇6。最後, 裝置介面板102在差動觸發接線114上提供諸如框或者控 制信號的觸發信號給予測試頭106。觸發信號爲一種在待 測裝置常態操作期間中所產生的信號。系統100使用此一 信號來攫取在已知時間框中的資料。在比較所期望的資料 及所攫取的資料,以便判斷待測裝置是否操作於常態的參 數內之時,,此提供準確度有利的增加。 測試頭106包含複數個通路卡116a、…、116η。通路 卡116a、…、116η提供一機件,用來提供資料給予待測裝 置以及從待測裝置讀取資料。所應了解的是,測試頭106 包含用以提供所需的資料給予待測裝置之充分通路卡以及 用以接收來自待測裝置的資料之充分通路卡,以便適當地 測試其運作能力。一些通路卡僅用來充當驅動器,以便提 供資料給予待測裝置,而一些通路卡則是僅僅用來充當接 收器。然而,所應了解的是,一些通路卡可以用來充當驅 動器以及接收器兩者。 在此一實施例中的通路卡116a包含一差動接收器,其 接收來自待測裝置的資料。爲求簡便,僅詳細地說明通路 卡116a的構造以及操作。所應了解的是,包含接收功能的 其他通路卡以相似於通路卡116a的方式操作。 14 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------1---------^ (請先Η讀背面之注意事項再填寫本頁) 583407 A7 ______Β7______ 五、發明說明(β) 通路卡116a包含連接到差動時鐘接線112的時鐘接收 器118。時鐘接收器118則是進一步地連接來提供時鐘信 號給予觸發接收器120以及資料接收器124。 觸發接收器120連接到觸發接線114 °觸發接收器120 於觸發接線114上接收觸發信號。其觸發信號供給控制電 路122。控制電路122使用觸發信號來開始藉由通路卡 116a的資料攫取。觸發信號必須允許通路卡116a在時間 上使接收器124上所接收到的資料對準相應於供給至系統 100的輸入所期望產生的輸出。在其中一個實施例中,在 待測裝置重置以及配備測試器之後,觸發接收器120便會 攫取觸發信號。 連接資料接收器124,藉以在資料接線11〇上接收來 自待測裝置的資料。在其中一個實施例中,資料接線110 包含具有充分延遲的電纜線,藉以允許對準時鐘以及資料 信號。資料接收器124係連接到資料攫取電路126。資料 攫取電路126受控於來自控制電路122的控制信號。此一 控制信號乃是基於由觸發接收器120所接收到的觸發信號 〇 在操作上,系統100在裝置介面板1〇2的容器108中 利用由待測裝置所產生的觸發信號來開始系統100的資料 攫取,以便測試電子裝置的操作。電腦105會經由所選定 之通路卡116a、…、116η,產生輸入信號給予裝置介面板 102的容器108中之待測裝置。待測裝置進一步地產生由 系統100所監測的信號。 15 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------------------訂---------線 (請先閲讀背面之注意事項再填寫本頁) 583407 A7 ______ B7 _ 五、發明說明(A ) 通路卡116a從待測裝置接收所選擇的信號。首先,通 路卡116a以時鐘接收器118而從待測裝置接收時鐘信號。 時鐘接收器118提供這些時鐘信號給予資料接收器124以 及觸發接收器120’藉以控制來自待測裝置的資料以及觸 發信號之收受。 當收到觸發信號時,通路卡116a便會攫取觸發信號並 且將其供給控制電路122。控制電路122產生一控制信號 ,開始資料攫取電路126所執行的資料之攫取。在初始動 作之後,資料攫取電路126便會攫取由資料接收器124所 接收到的資料流。將所攫取到的資料供給圖樣產生器104 ,以便分析以及處理,例如,將所攫取到的資料與所期望 的資料相互比較。 II·第二個實施例 圖2爲通路卡的其中一個實施例之方塊圖,通例地標 示爲200,其根據本發明的教導,使用來源同步以及差動 信號來實現用於電子電路測試系統的接收器。通路卡200 使用來自待測裝置的觸發信號,藉以開始攫取來自待測裝 置的資料,以便允許與所期望的數値作適當比較。通路卡 200包含時鐘接收器218、觸發接收器22〇、控制電路222 、資料接收器224、以及資料攫取電路226。這些組件組合 藉以實現通路卡200的接收器功能,並且更詳細地說明於 下。 A•時鐘信號 ______ 16 ___ 本纸張尺度適用中國國家標準(CNS)A4規格(21〇 χ 297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂---------線- 583407 A7 ^_ B7 _____ 五、發明說明(〇V ) 時鐘接收器218接收來自來源同步的待測裝置之差動 時鐘對或者時鐘信號。在此一實施例中,時鐘接收器218 接收來自負載板203上的扇出電路230之時鐘信號。時鐘 接收器218包含連接到來自扇出230的差動時鐘對或者信 號之扇出電路232。扇出電路232有所選擇地連接到微調 電路 234a、234b、236a、以及 236b。 扇出232以及微調電路234a、234b、236a、以及236b 產生資料接收器224以及觸發接收器220的時序信號。在 此一實施例中,時序信號包含要供給資料接收器224的兩 個時鐘信號以及要供給觸發接收器220的兩個時鐘信號。 微調電路234a以及234b分別提供時序信號給予資料接收 器224以及觸發接收器220。這些時序信號會在扇出232 所接收到的時鐘信號之上升邊緣上觸發。同樣地,微調電 路236a以及236b從扇出M2接收交叉連接的差動輸入, 藉以分別提供時序信號給予資料接收器220以及觸發器 224 ’其二者則是在扇出232所接收到的時鐘信號之下降邊 緣上觸發的。微調電路234a、234b、236a、以及236b同 樣也針對其資料而允許時鐘信號時序的調整,藉以提供測 試系統適當的對準。 所要注意的是,在其中一個實施列中,負載板203的 扇出230會提供相同的時鐘信號給予另一個通路卡。 B·觸發信號 觸發接收器220接收來自負載板203的扇出237之觸 發信號。所要注意的是,在其中一個實施例中,扇出237 _ 17 本纸張尺度適用中晒家標準(CNS)A4規格(21Q χ 297公^ ~ ------------fli---------ί (請先閱讀背面之注意事項再填寫本頁) 583407 A7 ___ B7 ____ 五、發明說明(6 ) 同樣也可以提供相同的觸發信號給予大至8個的通路卡。 觸發接收器220包含連接藉以接收來自扇出237的觸 發信號之邏輯電路238。邏輯電路238會設定觸發信號的 邊緣,以便觸發通路卡200的動作。例如,在其中一個實 施例中,邏輯電路238會決定其觸發信號是否要在觸發信 號的上升邊緣、下降邊緣、或者是在下一個邊緣上實行觸 發。邏輯電路238進一步地包含一時序成分,其允許時鐘 接收器218以及資料接收器224對準觸發接收器220。 當檢測到所選擇的邊緣時,則邏輯電路238便會將下 —個觸發信號傳遞至正反器240以及242。藉由微調234b 的輸出來時鐘控制正反器240,並且藉由微調236b的輸出 來時鐘控制正反器242。在來自待測裝置的時鐘信號之上 升邊緣上,正反器240a會閂鎖住其觸發信號,而在來自待 測裝置的時鐘信號之下降邊緣上,正反器242會閂鎖住其 觸發信號。將正反器240以及242的輸出供給控制電路 222 〇 C·資料 資料接收器224以差動接收器244從負載板203接收 差動資料。在其中一個實施例中,資料接收器224會從負 載板203接收到大至四個通路的資料。 在一個實施例中,資接收器224會在來自待測裝置的 上升邊緣以及下降邊緣二者上攫取資料。此稱爲一種,,雙倍 資料速率”(DDR)系統。差動接收器244在具有延遲的電續 線上連接到扇出246,該電纜線具有延遲則是選擇來同步 18 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ' --------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 583407 A7 —----B7 _
五、發明說明(、M 化來自待測裝置的資料以及時鐘信號之通路卡200中的相 位。扇出246進一步地連接用以提供資料信號給予正反器 248以及250。在時鐘接收器218所接收到的時鐘信號之上 升邊緣上,藉由來自微調234a的信號用以時鐘控制正反器 248,以便閂鎖住來自扇出246的資料。同樣地,在時鐘接 收器218所接收到的時鐘信號之下降邊緣上,藉由來自微 調236a的信號用以時鐘控制正反器250,藉以閂鎖住來自 扇出246的資料。正反器248以及250每一個皆會提供資 料給予資料攫取電路226。 資料攫取電路226基於來自控制電路222的觸發信號 ,而攫取來自資料接收器224的資料。資料攫取電路226 包含串列轉至並列轉換器252以及254。資料攫取電路226 進一步地包含記體256。串列轉至並列轉換器252以及254 乃是連接用以接收來自控制電路222之控制信號。此一控 制信號指示資料攫取電路226何時要開始攫取來自資料接 收器224的資料,並且係根據觸發接收器220對觸發信號 之接收狀況而定。 D.操作 在操作上,通路卡200會基於所接收到的觸發信號, 攫取來自待測裝置的資料,致使所攫取到的資料會比所期 望的資料更爲準確。觸發信號提供通路卡200 —個參考點 ’以便攫取資料,其克服了待測裝置以及通路卡200之間 的時間參考點上之差異。時鐘接收器218接收來自待測裝 置的來源同步時鐘信號,並且產生上升邊緣以及下降邊緣 19 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------------------訂--------- (請先閲讀背面之注意事項再填寫本頁) 583407 A7 ___B7___ 五、發明說明(Λ) 的時鐘信號,以用於資料接收器224以及觸發接收器220 。基於時鐘信號,觸發接收器220會針對已知的觸發而監 測待測裝置的輸出,例如,框或控制信號,其指示將要出 現於資料接線上的特定資料。此一觸發信號會閂鎖於正反 器240以及242中,並且提供給予控制電路222。資料接 收器224會從待測裝置接收到差動資料,並且會在時鐘接 收器218所接收到的時鐘信號之上升以及下降邊緣兩者上 閂鎖住其資料。 當觸發信號由觸發接收器220所接收時,控制電路 222便會產生一控制信號,而開始串列轉至並列轉換器252 以及254之操作。串列轉至並列轉換器252以及254會將 從正反器248以及250所接收到的串列資料轉換成爲並列 位元流。如此的並列資料會儲存在記憶體256中,以便與 所期望的資料相比較。 圖3A-3F爲闡述信號時序之圖示,其是根據本發明教 導的圖2通路卡200之操作實施例。在時間tQ時,配備測 試器,如同圖3E所指示的。在時間tl時,待測裝置(DUT) 離開重置狀態,如同圖3A所指示的。在此一點上,一旦 接收到觸發信號,則通路卡將會開始攫取資料。 如同圖3D所示的,在時間t2(下降邊緣)時接收框信號 。此乃是由觸發接收器220所接收的,並且提供給予控制 電路222。控制電路222會產生控制信號,以爲資料攫取 電路226之用,其致使資料攫取電路226開始攫取資料。 如同圖3F所指示的,資料攫取電路226在時間t3開始攫 20 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 x 297公爱) --------訂---------線 i^w. (請先閱讀背面之注意事項再填寫本頁) 583407 A7 ___B7___ 五、發明說明(d ) 取資料。因此,並不會攫取在時間t3之前所接收到的資料( 諸如,來自圖3C的資料D、E、F、G、H、I、J、以及K) ,而開始於時間t3的資料(資料l、Μ、N...)便會受到攫取 。由於框信號乃是與待測裝置所產生的資料有關之待測裝 置功能信號,因此框信號會提供時時間上的參考點,以便 比較所攫取到的資料以及所期望的資料。因此可適當地評 估待測裝置。 III·第三個實施例 圖4爲通路卡的一個實施例之方塊圖,通例地標示爲 400,其係根據本發明的教導,使用來源同步以及差動信號 用以實現用於電子電路測試系統的接收器。通路卡400使 用來自待測裝置403的觸發信號,藉以開始攫取來自待測 裝置403的資料,以便允許與所期望的數値作適當比較。 通路卡400包含時鐘接收器418、觸發接收器42〇、控制電 路422、資料接收器424、以及資料攫取電路426。這些組 件係組合使用,藉以實現通路卡400的接收器功能,並且 更詳細地說明於下。 Α.時鐘接收器 時鐘接收器418接收來自來源同步的待測裝置之差動 時鐘對或者時鐘信號。時鐘接收器418包含扇出電路432 ,其連接到來自待測裝置的差動時鐘對或者時鐘信號。扇 出電路432有所選擇地連接到微調電路434以及436。微 §周電路436與扇出432的輸出交叉連接’以便將時is柄號 21_____ 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ---------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 583407 A7 __B7__ 五、發明說明(Λ ) 的脈衝反相,並且允許觸發發生於時鐘信號下降邊緣上。 微調電路434被連接來允許觸發發生於來自時鐘信號的脈 衝上升邊緣上。 時鐘接收器418進一步地包含扇出435以及437。扇 出435連接到微調電路434的輸出,而扇出437則連接到 微調電路436的輸出。 扇出432、435、與437以及微調電路434與436產生 資料接收器424以及觸發接收器420的時序信號。在此一 實施例中,時序信號包含供給資料接收器424的兩個時鐘 信號以及供給觸發接收器420的兩個時鐘信號。扇出435 會提供時序信號給予資料接收器424以及觸發接收器420 。這些時序信號會基於來自待測裝置的時鐘信號之上升邊 緣而觸發操作。同樣地,扇出437會提供時序信號給予資 料接收器424以及觸發接收器420,其係基於來自待測裝 置的時鐘信號之下降邊緣而觸發操作。微調電路434以及 436同樣也針對該資料而允許時鐘信號時序的調整,藉以 提供測試系統適當的對準。 B·觸發接收器 觸發接收器420接收來自待測裝置403之觸發信號。 觸發接收器420包含被連接而用以接收來自待測裝置4〇3 的觸發信號之邏輯電路438。邏輯電路438會設定觸發信 號的邊緣,藉以觸發通路卡400的動作。例如,在一個實 施例中,邏輯電路438會決定該觸發信號是否要在觸發信 號的上升邊緣、下降邊緣、或者是下一個邊緣實行觸發。 ____ 22 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ' ---- --------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 583407 A7 _________B7_____ 五、發明說明(/ ) 當檢測到所選擇的邊緣時,則邏輯電路438便會經由 微調429以及扇出439,將下一個觸發信號傳遞至正反器 440以及442。微調429被包含用以匹配觸發接收器420以 及時鐘接收器418與資料接收器424的時序。藉由來自扇 出435的信號用以時鐘控制正反器440,並且藉由扇出437 的信號用以時鐘控制正反器442。在來自待測裝置403的 時鐘信號之上升邊緣上,正反器440會閂鎖住其觸發信號 ,而在來自待測裝置403的時鐘信號之下降邊緣上,正反 器442則會閂鎖住其觸發信號。正反器440以及442的輸 出係供給資料攫取電路426。 C.資料接收器 資料接收器424以差動接收器444接收來自待測裝置 403的差動資料。在其中一個實施例中,資料接收器424 會從負載板403接收到大至四個通路的資料。 在一個實施例中,資接收器424會在來自待測裝置 403的時鐘訊號上升邊緣以及下降邊緣二者上攫取資料。 差動接收器444在具有延遲的電纜線上連接到扇出446, 其電纜線具有延遲則是選擇用來同步化來自待測裝置403 的資料以及時鐘信號之通路卡400中的相位。扇出446進 一步地被連接用以提供資料信號給予正反器448以及450 。在時鐘接收器418所接收到的時鐘信號之上升邊緣上, 藉由來自扇出435的信號用以時鐘控制正反器448,藉以 閂鎖住來自扇出446的資料。同樣地,在時鐘接收器418 所接收到的時鐘信號之下降邊緣上,藉由來自扇出437的 23 _ 本紙張尺度適用中國國家標苹(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂---------線. 583407 A7 ___ B7_____ 五、發明說明(/) 信號用以時鐘控制正反器450,藉以閂鎖住來自扇出446 的資料。正反器448以及4*50每一個皆會提供資料給予資 料攫取電路426。 D.資料攫取電路 資料攫取電路426基於來自觸發接收器420的觸發信 號,而攫取來自資料接收器424的資料。資料攫取電路 426進一步地比較所攫取的資料及所期望的資料,並且產 生輸出信號,指示何時所攫取到的資料與所期望的資料不 同。 資料攫取電路426包含正反器460以及462。正反器 • 460在來自待測裝置403的時鐘信號之脈衝上升邊緣上攫 取資料。相同地,正反器462在來自待測裝置403的時鐘 信號之下降邊緣上攫取資料。正反器460連接到正反器 448,而且正反器462連接到正反器450。藉由扇出435的 輸出用以時鐘控制正反器460,並且藉由扇出437的輸出 用以時鐘控制正反器462。 觸發接收器420的正反器440以及442控制著正反器 460以及462的資料之攫取。特別的是,正反器440的反 相輸出會提供給予正反器460的重置輸入。因此,當正反 器440在來自待測裝置403的時鐘信號之下降邊緣上攫取 觸發信號時,正反器460便會離開重置狀態,而允許其攫 取來自下一個時鐘脈衝的正反器448之資料。同樣地,正 反器442包含一反相輸出,其連接到正反器462的重置端 。當正反器442在來自待測裝置403的時鐘信號之下降邊 24 _ 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) # 訂---------_ 583407 A7 ____B7 ____ 五、發明說明(W) 緣上攫取觸發信號時,正反器462便會離開重置狀態,而 且允許其攫取來自正反器450的資料。因此,一旦接收到 觸發信號時,則正反器460以及462便會離開重置狀態, 而且允許其將資料傳遞至外加電路上,做爲與所期望的數 値比較之用。 正反器460連接到XOR邏輯閘466的輸入,藉以允許 在來自待測裝置的時鐘信號之上升邊緣上所接收到的資料 舆所期望的資料相比較。特別的是,藉由來自扇出435的 上升邊緣脈衝用以時鐘控制計數器474。當觸發信號受到 閂鎖時,則計數器474進一步地藉由正反器440而離開重 置狀態。計數器474連接到上升邊緣資料478,藉以經由 正反器490提供所期望的上升邊緣資料給予XOR邏輯閘 466的輸入。以此一資料,XOR邏輯閘466便會比較在來 自待測裝置的時鐘信號之上升邊緣上所接收到的資料及所 期望的上升邊緣資料。如果所接收到的資料符合所期望的 資料,則XOR邏輯閘466便會產生低邏輯位準的輸出。如 果有不符合的情形,則XOR邏輯閘466便會產生高的邏輯 位準。藉由XOR邏輯閘466如此比較的輸出會供給正反器 470。藉由扇出435的輸出來時鐘控制正反器470。正反器 470的輸出則提供待測裝置操作的準確度之量測。 對下降邊緣的資料而言,XOR邏輯閘468會從事相似 的比較動作。XOR邏輯閘468具有連接到正反器462的輸 出之第一輸入。藉由來自扇出437的下降邊緣脈衝用以時 鐘控制計數器476。當觸發信號受到閂鎖時,則藉由正反 25 _ 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) f 訂---------線 583407 A7 B7__ 五、發明說明(A ) 器442使計數器476進一步地離開重置狀態。計數器476 連接到下降邊緣資料480 ’藉以經由正反器495,提供所期 望的下降邊緣資料給予X〇R邏輯閘468之第二個輸入。以 如此的資料,XOR邏輯閘468便會比較在來自待測裝置 403的時鐘信號之下降邊緣上所接收的資料及所期望的下 降邊緣資料。如果所接收到的資料符合所期望的資料,則 XOR邏輯閘468便會產生低位準的輸出。如果有不符合的 情形,則XOR邏輯閘468便會產生高邏輯位準。此一藉由 XOR邏輯閘468的比較之輸出會提供給予正反器472。藉 由扇出437的輸出來時鐘控制正反器472。正反器472的 輸出提供待測裝置403的操作準確度之量測。 IV·第四個實施例 圖5A以及5B係一接收器實施例的示意圖,通例地標 示爲500,其乃是根據本發明的教導,用於使用來源同步 以及差動信號的電子電路之測試系統。通路卡500使用來 自裝置介面板502的容器508中的待測裝置503之觸發信 號,以便開始攫取來自待測裝置503的資料,藉以允許與 所期望的數値做適當比較。通路卡500包含時鐘接收器 518、觸發接收器520、控制電路522、資料接收器524、 以及資料攫取電路526。這些組件每一個依序地探討於下 〇 A.時鐘接收器 時鐘接收器518接收來自來源同步的待測裝置503之 26 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 一 (請先閱讀背面之注意事項再填寫本頁) --------訂---------線 583407 A7 ______B7_____ 五、發明說明(叫) 差動時鐘對或者時鐘信號。從扇出505接收時鐘信號。扇 出505同樣也提供相同的時鐘信號給予其他的通路卡。 時鐘接收器518包含扇出電路532 ’其連接到來自待 測裝置的·時鐘信號之差動對或者時鐘信號。扇出電路532 提供時鐘信號給予大至四個的資料通路。然而,爲清楚起 見,在圖示中,僅顯示並且說明用於其中一個通路”CH0” 的電路。 扇出電路532有所選擇地連接到微調電路或者可程式 延遲元件534與536。微調電路536與扇出532的輸出交 叉連接,以便將時鐘信號的脈衝反相’並且允許在時鐘信 號的下降邊緣上之觸發動作。連接微調電路434藉以允許 來自時鐘信號的脈衝之上升邊緣上的觸發動作。 時鐘接收器518進一步地包含扇出535以及537。扇 出535連接到其輸出,藉以接收微調電路534的輸出,而 扇出537則係被連接用來接收微調電路536輸出。 扇出532、535、與537以及微調電路534與536會產 生用於資料接收器524以及觸發接收器520的時序信號。 在此一實施例中,時序信號包含提供給予資料接收器524 的兩個時鐘信號以及提供給予觸發接收器520的兩個時鐘 信號。扇出535提供時序信號給予資料接收器524以及觸 發接收器520,此二者係基於扇出532上所接收到的時鐘 信號之上升邊緣來觸發其操作。同樣地,扇出532提供時 序信號給予資料接收器520以及觸發接收器524,此二者 係基於扇出532上所接收到的時鐘信號之下降邊緣來觸發 27 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ------------#-.11-----訂---------線_ (請先閱讀背面之注意事項再填寫本頁) 583407 κι ______Β7_________ 五、發明說明(Χ ) 其操作。 在一個實施例中,時鐘接收器518同樣也包含環形振 盪器517,其係有所選擇地用來校準微調電路534以及536 〇 B.觸發接收器 觸發接收器520經由裝置介面板502上的扇出507, 接收來自待測裝置503的觸發信號。扇出507提供相同的 觸發信號給予其他的通路卡。觸發接收器520包含邏輯電 路538,其被連接用以接收來自待測裝置403的觸發信號 。邏輯電路538會設定觸發通路卡500中的行爲之觸發信 號邊緣。例如,在一個實施例中,基於控制信號 FRAME—EDGE—SEL 以及 FRAME—TRANS—SEL,邏輯電路 538便會決定觸發信號是否在觸發信號的上升邊緣、下降 邊緣、或者下一個邊緣上觸發。在一個實施例中,扇出 580包含一多工器,其會經由來自DUT 503之框或控制信 號上的觸發動作,而使用控制信號DCSJTRIGGER_SEL, 有所選擇地將觸發接收器520除能。當選擇這種方式時, 會使用一種更爲傳統的觸發來替代框或控制信號。 當檢測到所選擇的邊緣時,邏輯電路538便會經由扇 出539而將下一個觸發信號傳送到正反器540以及542。 在一個實施例中,扇出539包含一種可選擇的延遲。此種 可選擇的延遲則是提供用來使觸發接收器與時鐘接收器 518以及資料接收器524對齊。藉由來自扇出535的信號 用以時鐘控制正反器540,並且藉由來自扇出537的信號 28 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------------------訂---------線 (請先閲讀背面之注意事項再填寫本 583407 A7 _____B7_ 五、發明說明(必) 用以時鐘控制正反器542。在來自待測裝置503的時鐘信 號之上升邊緣上,正反器540會閂鎖住其觸發信號,而在 來自待測裝置503的時鐘信號之下降邊緣上,正反器542 則是會閂鎖住其觸發信號。正反器540以及542的輸出提 供用來控制來自待測裝置的資料之起始對準攫取之基礎。 C.資料接收器 資料接收器524會以差動接收器544,接收來自待測 裝置503的差動資料。在一個實施例中,資料接收器524 會從負載板503接收大至四個通路的資料。 在一個實施例中,於來自待測裝置503的時鐘信號之 上升邊緣以及下降邊緣兩者上,資料接收器524會攫取資 料。差動接收器544在具有延遲的電纜線上,連接到扇出 546,以便經由時鐘路徑補償最小的延遲。扇出546進一步 地被連接來提供資料信號給予正反器548以及550。藉由 來自扇出535的信號用以時鐘控制正反器548,以便在時 鐘接收器518所接收到的時鐘信號之上升邊緣上,閂鎖住 來自扇出546的資料。同樣地,藉由來自扇出537的信號 用以時鐘控制正反器550,以便在時鐘接收器518所接收 到的時鐘信號之下降邊緣上,閂鎖住來自扇出546的資料 。正反器548以及550每一個皆會基於來自正反器540以 及542之信號,提供所要攫取的資料。 儘管在本說明書中,已經闡述並且說明了特定實施例 ,然而熟知本技術者將會了解,受規劃以完成相同目的之 任何一種配置皆可以替代所說明的特定實施例。本申請案 29 本紙張尺度適用中國國家標準(CNTS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁)
--------訂·-------1 V 583407 A7 B7 五、發明說明( 在於涵蓋本發明的任何一種調整或者改變。例如,來自待 測裝置的其他信號可用來觸發資料的攫取。再者,本發明 的實施例並不受限於雙倍資料速率型態下攫取資料。再者 ,任何一種可接受的機件皆能夠用來比較所攫取到的資料 及所期望的資料。 30 (請先閱讀背面之注意事項再填寫本頁) --------訂---------1▲ 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)

Claims (1)

  1. 583407 B8 C8 D8 六、申請專利範圍 1. 一種用於一電子裝置測試器之通路卡,該通路卡包 (請先閲讀背面之注意事項再塡寫本頁) 含: 一時鐘接收器,其適用來接收一來自一待測裝置的來 源同步之時鐘信號; 一資料接收器,相應於時鐘電路,該資料接收器適用 來接收來自該待測裝置的至少一個差動資料信號; 一觸發接收器,相應於時鐘電路,該觸發接收器適用 來接收來自該待測裝置的一觸發信號; 一控制電路,連接到該觸發接收器,該控制電路基於 該所接收到的觸發信號,適用來產生一開始對準的攫取信 號;以及 一資料攫取電路,相應於該資料接收器以及該控制電 路,該資料攫取電路基於該攫取信號,適用來開始攫取來 自該資料接收器的資料。 2. 如申請專利範圍第1項之通路卡,其中,該資料攫 取電路包含: 至少一個串列轉至並列轉換器,相應於該資料接受器 :以及 一記憶體電路,相應於該至少一個串列轉至並列轉換 器,其中該串列轉至並列轉換器基於該攫取信號,開始提 供並列資料給予該記憶體電路。 3. 如申請專利範圍第1項之通路卡,其中,該資料攫 取電路包含一比較該所攫取到的資料與所期望的數値之比 較電路。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐〉 583407 C8 D8 六、申請專利範圍 4·如申請專利範圍第1項之通路卡,其中,該時鐘接 收器包含有所選擇地對準該時鐘信號的上升邊緣以及下*降 邊緣之第一個以及第二個微調。 5. 如申請專利範圍第1項之通路卡,其中,該資料接 收器包含在一時鐘脈衝的上升邊緣以及下降邊緣二者上接 收資料之一資料接收器。 6. 如申請專利範圍第1項之通路卡,其中的資料接收 器包含: 一差動接收器,適用來接收來自該待測裝置@_胃動 資料信號; 一扇出電路,相應於該差動接收器;以及 第一個以及第二個正反器,相應於該扇出電路以及該 時鐘接收器,其中該第一個正反器在該時鐘信號的上升邊 /緣上攫取資料,而該第二個正反器則在該時鐘信號的下降 邊緣上攫取資料。 7. 如申請專利範圍第1項之通路卡,其中,該觸發接 收器包含一選擇複數個觸發模式其中一者的邏輯電路。 8·如申請專利範圍第1項之通路卡,其中,該觸發接 收器包含於上升邊緣、下降邊緣、或者下一個邊緣之間選 擇一者用以充當一觸發信號的一邏輯電路。 9·一種用來測試一具有差動信號輸出的電子裝置之方 法,該方法包含: 接收一來自一待測裝置的差動時鐘對; 接收一來自該待測裝置至少一個差動信號輸出之差動 _____2______ 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閲讀背面之注意事項再填寫本頁) -\σ 線L· 583407 C8 D8 六、申請專利範圍 資料信號; 接收一來自該待測裝置的差動觸發信號; 基於該差動時鐘對,閂鎖住該觸發信號; 當接收到該觸發信號時,便會基於該觸發信號以及該 差動時鐘對,而開始差動資料之攫取。 10. 如申請專利範圍第9項之方法,其中,接收一觸發 信號包含接收一控制或者一框信號其中之一。 11. 如申請專利範圍第9項之方法,其中,接收一差動 資料信號包含接收一雙倍資料速率(DDR)的差動資料信號 〇 12. 如申請專利範圍第9項之方法,其中,開始該差動 資料之攫取包含開始至少一個串列轉至並列轉換器之操作 ’以便將該資料儲存於一記憶體中。 13. 如申請專利範圍第9項之方法,其中,開始該差動 資料之攫取包含使用該差動時鐘對與該觸發信號來閂鎖住 該資料以及比較該所閂鎖住的資料與所期望的數値。 14. 如申請專利範圍第9項之方法,進一步地包含基於 該至少一個觸發信號,產生至少一個控制信號 15·—種用於電子裝置的測試器,該測試器包含: 一具有一容器的裝置介面板,適用來接收一待測裝置 一電腦,可程式規劃來提供測試資料給予該待測裝置 ,並且處理從該待測裝置所接收到的信號; 一測試頭’連接於該裝置介面板以及該電腦之間,該 度適用^國國家標準(CNS)A4規格(210 X 297^公釐) " (請先閲讀背面之注意事項再塡寫本頁) 、1T: 線L 583407 餡 C8 D8 六、申請專利範圍 測試頭包含至少一個通路卡;以及 (請先閲讀背面之注意事項再填寫本頁) 該至少一個通路卡包含: 一時鐘接收器,其適用來接收一來自一待測裝置的 來源同步之時鐘信號; 一資料接收器,相應於時鐘電路,該資料接收器適 用來接收來自該待測裝置的至少一個差動資料信號; 一觸發接收器,相應於時鐘電路,該觸發接收器適 用來接收來自該待測裝置的一觸發信號; 一控制電路,連接到該觸發接收器,該控制電路基 於該所接收到的觸發信號,適用來產生一攫取信號;以及 一資料攫取電路,相應於該資料接收器以及該控制 電路,該資料攫取電路基於該攫取資料,該資料攫取電路 適用來開始攫取來自該資料收集器的資料。 16. 如申請專利範圍第15項之測試器,其中,該資料 攫取電路包含= 至少一個串列轉至並列轉換器,相應於該資料接受器 :以及 一記憶體電路,相應於該至少一個串列轉至並列轉換 器,其中該串列轉至並列轉換器基於該攫取信號,開始提 供並列資料給予該記憶體電路。 17. 如申請專利範圍第15項之測試器,其中,該資料 攫取電路包含一比較所攫取到的資料與所期望的數値之比 較電路。 18. 如申請專利範圍第15項之測試器,其中,該時鐘 ___4___ 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 583407 A8 B8 C8 D8 六、申請專利範圍 (請先閲讀背面之注意事項再塡寫本頁) 接收器包含有所選擇地對準該時鐘信號的上升邊緣以及下 降邊緣之第一個以及第二個微調。 19. 如申請專利範圍第15項之測試器,其中,該資料 接收器包含在一時鐘脈衝的一上升邊緣以及一下降邊緣二 者上接收資料之一資料接收器。 20. 如申請專利範圍第15項之測試器,其中,該資料 接收器包含= 一差動接收器,適用來接收一來自該待測裝置的差動 資料信號; 一扇出電路,相應於該差動接收器;以及 第一個以及第二個正反器,相應於該扇出電路以及該 時鐘接收器,其中該第一個正反器在該時鐘信號的一上升 邊緣上攫取資料,而該第二個正反器則在該時鐘信號的一 下降邊緣上攫取資料。 21. 如申請專利範圍第15項之測試器,其中,該觸發 接收器包含一選擇複數個觸發模式其中一者的邏輯電路。 22. 如申請專利範圍第15項之測試器,其中,該觸發 接收器包含於上升邊緣、下降邊緣、或者下一個邊緣之間 選擇一者用以充當一觸發信號的一邏輯電路。 23. —種用於一電子裝置測試器之接收器電路,該接收 器電路包含: 一時鐘接收器,其適用來接收一來自一待測裝置的來 源同步之時鐘信號; 一資料接收器,相應於時鐘電路,該資料接收器適用 ____ 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 583407 A8 B8 C8 D8 六、申請專利範圍 來接收來自該待測裝置的至少一個差動資料信號; (請先閲讀背面之注意事項再填寫本頁) 一觸發接收器,相應於時鐘電路,該觸發接收器適用 來接收來自該待測裝置的一觸發信號;以及 一控制電路,連接到該觸發接收器,該控制電路基於 該所接收到的觸發信號,適用來產生一攫取信號,藉以開 始攫取在該資料接收器上所接收到之資料,以便與所期望 的數値相比較。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
TW091109324A 2001-05-09 2002-05-06 Differential receiver architecture TW583407B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/852,359 US6857089B2 (en) 2001-05-09 2001-05-09 Differential receiver architecture

Publications (1)

Publication Number Publication Date
TW583407B true TW583407B (en) 2004-04-11

Family

ID=25313111

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091109324A TW583407B (en) 2001-05-09 2002-05-06 Differential receiver architecture

Country Status (5)

Country Link
US (1) US6857089B2 (zh)
AU (1) AU2002256476A1 (zh)
MY (1) MY127959A (zh)
TW (1) TW583407B (zh)
WO (1) WO2002091005A2 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6990644B2 (en) * 2002-04-18 2006-01-24 International Business Machines Corporation On chip timing adjustment in multi-channel fast data transfer
US7210078B2 (en) * 2002-08-29 2007-04-24 Texas Instruments Incorporated Error bit method and circuitry for oscillation-based characterization
US7496818B1 (en) 2003-02-27 2009-02-24 Marvell International Ltd. Apparatus and method for testing and debugging an integrated circuit
US7024328B2 (en) * 2004-01-27 2006-04-04 Lsi Logic Corporation Systems and methods for non-intrusive testing of signals between circuits
US7526704B2 (en) * 2005-08-23 2009-04-28 Micron Technology, Inc. Testing system and method allowing adjustment of signal transmit timing
US7622986B2 (en) * 2005-08-26 2009-11-24 Micron Technology, Inc. High performance input receiver circuit for reduced-swing inputs
US8522090B1 (en) * 2007-01-10 2013-08-27 Marvell International Ltd. Automated scan testing of a system-on-chip (SoC)
CN102157920B (zh) * 2011-03-18 2013-10-09 华为技术有限公司 同步整流控制电路及其控制方法
WO2017100953A1 (en) * 2015-12-18 2017-06-22 Zurich Instruments Ag Device for dynamic signal generation and analysis
US10084555B1 (en) * 2017-03-21 2018-09-25 Litepoint Corporation Method for estimating receiver sensitivity of a data packet signal transceiver
US10163465B1 (en) * 2017-08-18 2018-12-25 Novatek Microelectronics Corp. Data receiver and controller for DDR memory
CN112763888A (zh) * 2019-11-04 2021-05-07 中兴通讯股份有限公司 链路的检测方法及装置、电子设备、计算机可读介质
CN114415779A (zh) * 2021-12-17 2022-04-29 苏州华兴源创科技股份有限公司 机箱触发信号控制方法及机箱控制系统

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6329831B1 (en) * 1997-08-08 2001-12-11 Advanced Micro Devices, Inc. Method and apparatus for reliability testing of integrated circuit structures and devices
US6158030A (en) * 1998-08-21 2000-12-05 Micron Technology, Inc. System and method for aligning output signals in massively parallel testers and other electronic devices
AU5697299A (en) 1998-08-26 2000-03-21 Tanisys Technology, Inc. Method and system for timing control in the testing of rambus memory modules
US6181616B1 (en) 1998-09-03 2001-01-30 Micron Technology, Inc. Circuits and systems for realigning data output by semiconductor testers to packet-based devices under test
US6486693B1 (en) * 2000-05-19 2002-11-26 Teradyne, Inc. Method and apparatus for testing integrated circuit chips that output clocks for timing
US6772382B2 (en) * 2001-05-02 2004-08-03 Teradyne, Inc. Driver for integrated circuit chip tester

Also Published As

Publication number Publication date
US6857089B2 (en) 2005-02-15
AU2002256476A1 (en) 2002-11-18
WO2002091005A3 (en) 2003-05-08
WO2002091005A2 (en) 2002-11-14
MY127959A (en) 2007-01-31
US20020170006A1 (en) 2002-11-14

Similar Documents

Publication Publication Date Title
US7139957B2 (en) Automatic self test of an integrated circuit component via AC I/O loopback
US6397042B1 (en) Self test of an electronic device
US7519891B2 (en) IO self test method and apparatus for memory
US7036055B2 (en) Arrangements for self-measurement of I/O specifications
TW583407B (en) Differential receiver architecture
JP2950370B2 (ja) Pllジッタ測定方法及び集積回路
US20060026476A1 (en) Integrated circuit device and testing device
JP2008145361A (ja) 半導体装置
CN115461632A (zh) 晶粒对晶粒的连接性监视
US6693436B1 (en) Method and apparatus for testing an integrated circuit having an output-to-output relative signal
US7080302B2 (en) Semiconductor device and test system therefor
US20090271133A1 (en) Clock jitter measurement circuit and integrated circuit having the same
US20100107026A1 (en) Semiconductor device having built-in self-test circuit and method of testing the same
US11120187B1 (en) Semiconductor integrated circuit, circuit designing apparatus, and circuit designing method
EP1290460B1 (en) Method and apparatus for testing source synchronous integrated circuits
JP3892147B2 (ja) 半導体装置
US6986087B2 (en) Method and apparatus for improving testability of I/O driver/receivers
US20070033456A1 (en) Integrated circuit test system and associated methods
JP5131025B2 (ja) デジタル信号遅延測定回路、及びデジタル信号遅延測定方法
US7433252B2 (en) Semiconductor memory device capable of storing data of various patterns and method of electrically testing the semiconductor memory device
TW514744B (en) High resolution skew detection apparatus and method
WO2012115840A2 (en) Delay fault testing for chip i/o
Davis et al. Application and demonstration of a digital test core: Optoelectronic test bed and wafer-level prober
KR20230047467A (ko) 소스 동기화 디바이스 작동을 위한 장치 및 방법
Patel et al. On-board setup-hold time measurement using FPGA based adaptive methodology

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent