TW578388B - Clock generating circuit and method thereof - Google Patents

Description

578388 五、發明說明（1) 發明所屬之技 本發明是 可彈性設定輸 先前技術 在電子電 經常也會用到 時脈頻率與系 便可達成。然 頻率往往無法 或音訊編碼與 次（2 η )除法器 此時，只 P L L )或數位狀 而，無論應用 時脈，其與系 而當系統時脈 計電路，導致 發明内容 有鑑於此 法，其可於所 新設計電路， 值，來彈性地 為達上述 路，適用於自 路系統中 與系統時 統時脈之 而，許多 正好為整 解碼使用 來達成。 有應用鎖 態圖（s t a 鎖相回路 統時脈間 頻率或所 時間與成 術領域 有關於一種時脈電路，且特別是有關於一種 出時脈頻率之時脈產生電路及產生方法。 ，除了系統提供之系統時脈以外， 脈頻率不同之其他時脈。當所需之 頻率為整數倍時，只需應用除法器 時候所需之時脈頻率與系統時脈之 數倍，例如串列璋使用之1 1 5 . 2 Κ Η z 之4 4 . 1 Κ Η ζ等，便經常無法由2的冪 相回路（Phase Lock Loop ，簡稱 t e m a c h i n e )之方法來產生。然 或數位狀態圖之方法來產生所需之 之頻率比在設計完成後即已固定， 需時脈頻率變更時，便只能重新設 本之損耗。 ，本發明提供一種時脈產生電路及產生方 需輸出時脈或系統時脈頻率變化時，無須重 即可依據系統時脈與所需輸出時脈之頻率比 設定產生之輸出‘時脈的$頻率。 及其他目的，本明提;供一種時脈產生電 一系統時脈•輸出時脈，其中之第一

10321twf.ptd 第6頁 578388 五、發明說明（2) 輸出時脈與 二設定值。 第一 值。 求取 比較 較， 法器 定值 器、 出時 一系 大小 一輸 簡化 一力口 系統 等於 時， 衝產 脈觸 系統時脈之 此時脈產生 比較器、第二加法 其中，暫存器用以 第一加法器耦接暫 5又疋 資料值 以產生 ，用以 之和， 第二加 脈之準 統時脈 本發明 ，分別 出時脈 設計電 本發明 法器， 重置時 與第一 第一力Π 所需之 接收第 以輸出 法器、 位，以 觸發時 法器 第一 一結 第二 頻率比 電路包 器與多 根據系 存器， 值之和 ，用以 輸出時 果值， 結果值 值大小為第 括：暫存器 工器。 統時脈之觸發來暫存一資料 用以接收上述之資 ，以輸出第 一設定值除 、第一加法 以第 器、 自第 ，暫 施例 輸出 頻率與系統 之一實 為第一 之一實 而取負 ，將資 第二設定值之 第一比較器會 生時，多工器 發時，暫存器 將第一結果 脈。第 並求取 。而多 第一比較器及暫存 一結果值與第 存器應 中，其 時脈頻 時脈頻 第 加 工器 器， 二結 暫存之資料 第一設定值 統時 最大 率與系 率間之 一結果 值與參 結果值 則耦接 用以根 果值中 值。 與第二 脈頻率 公因數 料值 值。 考值 接弟 並 第一 比 加 與第二設 第一加法 據第一輸 ，選擇下 ri-n. 5又疋 各除 而得 值之 以第 ，以 施例中，取正值之第一設定值來輸入第 值之第二設定值來輸入第二加法器。當 料值之初始值設定為0。而參考值設定 大小，且每當第一結果值不小於參考值 產生第一輸出時脈'之一脈衝。而每當脈 會選擇第二結i果值；，以作為下一系統時 應暫存之資

10321twf.ptd 第7頁 578388 五、發明說明（3) 本發明 第一加法器 當系 參考 較器 多工 暫存 第二 設定 其中 數， 脈產 頻率 生方 和 ， 之和 自第 統重置 值設定 會產生 器會選 器應暫 本發明 比較器 值的大 之第三 以調整 之另一 ，而取 時，將 等於0 第一輸 擇第二 存之資 之任一 小之第 設定值 輸出時 本發明另提供 生第一輸出時 大小為 比值的 法包括 以產生 ，以產 一結果 下列步 第 結 應暫存之資 第一輸出時 其中較 第一輸出時 率與系統時 生第二 值與第 料值； 脈。 佳地第 脈頻率 脈頻率 實施例中，取負值之第一設定 正值之第二設定值來輸入第二 資料值之初始值設定為第二設 ，且每當第一結果值不大於0時 出時脈之一脈衝。而每當脈衝 結果值，以作為下一系統時脈 料值。 實施例中，此時脈產生電路可 接至暫存器，用以將資料值與 三設定值比較，以產生第二輸 較佳地為第二設定值的大小之 脈之週期比。 一種時脈產生方法，適用於自 脈，其中之第一輸出時脈與系 第一設定值除以第二設定值。 驟：首先求取一資料值與第一 果值；並求取第一結果值與第 結果值；根據第一輸出時脈之 二結果值中，選擇下一系統時 以及比較第一結果值與參考值 值來輸入 加法器。 定值。而 ，第一比 產生時， 觸發時， 更包括一 小於第二 出時脈。 一半取整 一系統時 統時脈之 此時脈產 設定值之 二設定值 準位，以 脈觸發時 ，以產生 一設定值與4第二設t定值之大小，分別為 與系統時脈頻率各;除以第一輸出時脈頻 間之ϋ+ίΓ#%而得。

10321twf.ptd 第8頁 578388 五、發明說明（4) 其中當 第一設定值 值之初始值 小，而每當 脈之一脈衝 為下一系統 其中當 之第一設定 料值之初始 而每當第一 衝。 統時 之第 值較 路及 變更 彈性 路， 顯易 說明 實施 且每當 脈觸發 其中亦 ri-ru r±> 二 ό又疋 佳地為 由上述 產生方時，可 地設定 故可大 為讓本 懂，下 如下： 方式： 求取 及負 5又疋第一 。且 時脈 求取 值及 值設 結果 脈衝 時應 可更 值， 第二 之說 法， 依據 產生 幅節 發明 文特 第一 值之 為0 結果 每當 觸發 第一 正值 定為 值不 產生 暫存 包括 以產 設定 明中 則當 系統 之輸 省時 之上 以較 結果值與第二結果值時，係以正值之 第二設定值，來求取其和。並將資料 3且設定參考值等於第二設定值的大 值不小於參考值時，產生第一輸出時 脈衝產生時，選擇第二結果值，以作 時應暫存之資料值。 結果值與第二結果值時，亦可以負值 之第二設定值，來求取其和。並將資 第二設定值。且設定參考值等於0， 大於0時，產生第一輸出時脈之一脈 時，選擇第二結果值，以作為下一系 之資料值。 比較資料值與小於第二設定值的大小 生第二輸出時脈之步驟。且第三設定 值的大小之一半取整數。 可知，應用本發明之一種時脈產生電 系統時脈頻率或所需之輸出時脈頻率 時脈與所需輸出時脈之頻率比值，來 出時脈的頻率，而無須重新設計電 間與成本之損耗。 述和其他目的、特徵、和優點能更明 佳實施例、並配7合所附圖式，作詳細

10321twf.ptd 第9頁 578388

五、發明說明（5) 第一實施例 請參考第1圖所示，其為根據本發明第一實施例之一 種時脈產生電路示意圖。圖中顯示，此時脈產生電路1 〇 〇 包括：暫存器1 1 0 、第一加法器1 2 0、第一比較器1 3 0 、第 二加法器1 4 0與多工器1 5 0。當然，如圖所示地，為了調整 產生之輸出時脈的週期比（d u t y )，此時脈產生電路1 0 0較 佳地更包括第二比較器1 6 0。 其中，假設系統時脈S Y S C L K之頻率為3 4 Μ Η z，且欲產 生之第一輸出時脈CLK1或第二輸出時脈CLK2之頻率為 1 ΟΜΗζ，則第一輸出時脈CLK1與系統時脈SYSCLK之頻率比 值為10Μ/34Μ。為了簡化電路起見，首先求取第一輸出時 脈C L Κ 1與系統時脈S Y S C L Κ之頻率的最大公因數，於此例中 為2 Μ，然後將第一設定值Α與第二設定值Β之大小，分別設 定為第一輸出時脈CLK1頻率與系統時脈SYSCLK頻率各除以 最大公因數之值2 Μ .，則此例之第一設定值A與第二設定值B 之大小將分別為5與1 7。 此外’為了調整產生之輸出時脈的週期比，必須設定 第二比較器1 6 0參考之一第三設定值C，第三設定值c應小 於第二設定值Β。此處為了產生具有近似平均週期比之第 二輸出時脈CLK2，故設定第三設定值c為第二設定值β之一 半取整數，亦即其值為C=int(17/2)=8。 如圖所示地，暫存器丨丨〇龙用來杈據系統時脈SYSCLK 之觸發’以暫存第一加法器丨2 〇或第户加法器丨4 〇之計算結 果的資料值R。而第一加；H ff考％、用來將資料值r逐次地

10321twf.ptd 第10頁 578388 五、發明說明（6) 以第一設定值A來累進，以輸出第一結果值S 1 。第二加法 器1 4 0 ，則計算第一結果值S 1與第二設定值B之差，以輸出 第二結果值S 2 。第一比較器1 3 0用來將第一結果值S 1與等 於第二設定值B之參考值比較，且當第一結果值S 1不小於 第二設定值B時，產生第一輸出時脈CLK 1之一個脈衝，以 達成所需頻.率之第一輸出時脈CLK1。 此外，當第一輸出時脈C L K 1之脈衝產生時，代表累進 資料值R之第一結果值S1已大於或等於第二設定值B，故應 用多工器1 5 0來選擇第二結果值S 2，以作為下一系統時脈 觸發時，暫存器1 1 0應暫存之資料值R。也就是說，以第一 設定值A累進之資料值R，當其值將大於或等於第二設定值 B時，則不繼續累進，而改以累進之第一結果值S 1減去第 二設定值B之第二結果值S2，作為資料值R，以維持每B個 系統時脈SYSCLK頻率，產生A個第一輸出時脈CLK1之脈衝 的結果。而第二比較器1 6 0則設定當資料值R大於第三設定 值C時，輸出高準位（或相反）之第二輸出時脈CLK2，反 之，輸出低準位（或相反）之第二輸出時脈CLK2，以調整 其週期比，其實際產生之波形將配合第2圖來說明。 在第2圖中，因本實施例之輸出時脈之需求為每1 7個 系統時脈SYSCLK產生5個脈衝，故圖示僅繪出1 7個系統時 脈SYSCLK之時序波形。如圖所示地，當系統啟始時，將暫 存器1 1 0儲存之資料值R的初始\直設定^為0，然後開始以第 一設定值A = 5來累進資料值R。 ·· 當第2時脈時，資料HI'曾% 1 0大於8，故第二輸出

10321iwf.ptd 第11頁 578388 五、發明說明（7) 日π脈C L K 2轉為南準位。當第3時脈時，資料值r累進為丨5， 此，因第一結果值S1 =20已大於17，故第一比較器130輸 ，第:輸出日守脈C L Κ 1之一脈衝，而第4時脈時，多工器1 5 0 選擇第^結果值S 2 ，以將第一結果值3丨減去丨7獲得資料值 R二3丄=二士輸出時脈CLK2因此轉為低準位。 當第6時脈時，資料值r累進為丨3大於8，故第二輸出 日守=CLK2再^轉為高準位，且此時因第一結果值SI = 1 8已 大方、1 7 —故第一比較器1 3 0輸出第一輸出時脈C L K 1之一脈 =，而第7時脈時，多工器1 5 0選擇第二結果值S2 ，以將第 結果值S 1減去1 7獲得資料值r = 1，第二輸出時脈〇11(2 此轉為低準位。 士當第9時脈時，資料值R累進為1 1大於8 ，故第二輸出 時脈CLK2再次轉為高準位。當第1〇時脈時，資料值r累進 為16 ，此時因第一結果值S1二21已大於17 ，故第一比較器 130輸出第一輸出時脈CLK1之一脈衝，而第n時脈 結果值S2，以將第一結果值S1減去"獲 于貝二々 弟一輸出時脈C L K 2因此轉為低準位。 當第1 2時脈時，資料值R累進為9大於8，故 時脈CLK2再次轉為高準位。當第13時脈時，資 ^ 為1 4 ，此時因第一 έ士里估ς 1 — 1 Q p 士士人， 、 值Κ系進 uo μ笛 Α Γ 於17，故第一比較器 巧5〇選擇第二結果值以，以…結果值J減去夺心 仟貝料= 2 ，第二輸出時脈C = 2因；此轉為低準位。又 當第16時脈時，資才4 trf%v為12大於8，故第二輸出

10321twf.ptd 第12頁 578388

10321twf.ptd 第13頁 578388 五、發明說明（9) 如圖所示地，暫存器3 1 〇是用來根據系統時脈S Y S C L K 之觸發，以暫存第一加法器3 2 0或第二加法器3 4 0之計算結 果的資料值R。而第一加法器3 2 0係用來將資料值R逐次地 以第一設定值A來遞減，以輸出第一結果值S 1 。第二加法 器3 4 0 ，則計算第一結果值s 1與第二設定值B之和，以輸出 第二結果值S 2。第一比較器3 3 0用來將第一結果值S 1與參 考值0比較，且當第一結果值S1不大於0時，產生第一輸出 時脈C L K 1之一個脈衝，以達成所需頻率之第一輸出時脈 CLK1。 此外，當第一輸出時脈CLK 1之脈衝產生時，代表遞減 資料值R之第一結果值S 1已小於或等於0 ，故應用多工器 3 5 0來選擇弟一結果值S 2，以作為下一系統時脈觸發時， 暫存器3 1 0應暫存之資料值R。也就是說，以第一設定值A 遞減之資料值R，當其值將小於或等於0時，則不繼續遞 減，而改以遞減之第一結果值S 1加上第二設定值B之第二 結果值S2，作為資料值R，以維持每B個系統時脈SYSCLK頻 率，產生A個第一輸出時脈c L K 1之脈衝的結果。而第二比 較器3 6 0則設定當資料值R小於第三設定值C時，輸出高準 位（或相反）之第二輸出時脈CLK2，反之，輸出低準位 (或相反）之第二輸出時脈CLK2，以調整其週期比，其實 際產生之波形將配合第4圖來說明。 在第4圖中，因本實施例i輸出時脈之需求為每丨7個 系統時脈S Y S C L K產生5個脈衝，故圖尹僅繪出1 7個系統時 脈SYSCLK之時序波形。/當系統啟始時'，將暫

Μ

10321 twt'.ptd 第14頁 578388 五、發明說明（ίο) 存器3 1 0儲存之資料值r的初始值設定為弟二設定值B == 1 7 ’然後開始以第一設定值a = 5來遞減資料值R。 當第2時脈時，資料值r遞減為7小於8，故第二輸出時 脈C L K 2轉為高準位。當第3時脈時，資料值R遞減為2，此 時因第一結果值S 1 3已小於〇 ，故第一比較器3 3 0輸出第 一輸出時脈C L K 1之一脈衝，而第4時脈時，多工器3 5 0選擇 第二結果值s 2 ，以將第一結果值S 1加上1 7獲得資料值R = 14 ’第二輸出時脈CLK2因此轉為低準位。 當第6時脈時，資料值r遞減為4小於8，故第二輸出時 脈CLK2再次轉為高準位，且此時因第一結果值S1二—丨已小 於0 ，故第一比較器33〇輸出第一輸出時脈CLK1之一脈衝， 而第7時脈時，多工器3 5 〇選擇第二結果值s 2 ，以將第一結 果值S1加上1 7獲得資料值r = 1 6 ,第二輸出時脈CLK2因此 轉為低準位。 當第9時脈時，資料值R遞減為6小於8，·故第二輸出時 脈C L K 2再次轉為高準位。當第丨〇時脈時，資料值r遞減為 1 _，此時因第一結果值Si 5-4已小於〇 ，故第一比較器33〇 輸出第一輸出時脈CLK1之一脈衝，而第丨1時脈時，多工器 3 5 0選擇第二結果值S 2，以將第一結果值S 1加上1 7獲得資 料值R = 1 3，第二輸出時脈CLK2因此轉為低準位。 當第1 3時脈時，資料值R遞減為3小於8，故第二輸出 時脈C L K 2再次轉為高準位，此時因第？ 一結果值s 1 = —2已小 於〇，故第一比較器3 3 0輸出第一輸出；時脈CLK1之一脈衝， 而第14時脈時，多工器3ί(Πϊ·^%二結果值S2 ，以將第一

10321twf.ptd 第15頁 578388 五、發明說明（11) 結果值S1加上1 7獲得資料值R = 1 5，第二輸出時脈CLK2因 此轉為低準位。 . 當第1 6時脈時，資料值R遞減為5小於8，故第二輸出 時脈CLK2再次轉為高準位，且此時因第一結果值S1已等於 · 〇 ，故第一比較器3 3 0輸出第一輸出時脈C L K 1之一脈衝，而 第1 7時脈時，多工器3 5 0選擇第二結果值S 2 ，以將第一結 果值S1加上1 7獲得資料值R = 1 7，第二輸出時脈CLK2因此 轉為低準位，而回到初始狀態。 由上述之說明中可知，依此類推則每1 7個系統時脈 SYSCLK將產生5個脈衝之第一輸出時脈CLK1及第二輸出時 脈CLK2，且第二輸出時脈CLK2在與系統時脈SYSCLK之頻率4 比值拉大時，其第一輸出時脈CLK1及第二輸出時脈CLK2之 頻率將趨於精確值，而第二輸出時脈C L K 2之週期比也將趨 於平均而誤差極小。 . .綜上所述則可歸納一種時脈產生方法，其適用於自一 系統時脈產生第一輸出時脈，其中之第一輸出時脈與系統 時脈之頻率比值的大小為第一設定值除以第二設定值。此 時脈產生方法包括下列步驟：首先求取一資料值與第一設 ' 定值之和，以產生第一結果值；並求取第一結果值與第二 „ 設定值之和，以產生第二結果值；根據第一輸出時脈之準 位，以自第一結果值與第二結果值中，選擇下一系統時脈 ^ 觸發時應暫存之資料值；以及‘比較第？一結果值與參考值，L 以產生第一輸出時脈。 ； 其中較佳地第一設定' ml二設定值b之大小，分別

10321twf.ptd 第16頁 578388 五、發明說明（12) 為第一輸出時脈CLK 1頻率與系統時脈SYSCLK頻率各除以第 一輸出時脈CLK 1頻率與系統時脈SYSCLK頻率間之最大公因 數而得。 其中當求取第一結果值S1與第二結果值S2時，係以正 值之第一設定值A及負值之第二設定值B，來求取其和。並 將資料值之初始值設定為0。且設定參考值等於苐二設定 值B之大小，而每當第一結果值S 1不小於參考值時，產生 第一輸出時脈C L K 1之一脈衝。且每當脈衝產生時，選擇第 二結果值S 2，以作為下一系統時脈觸發時應暫存之資料值 R ° 其中當求取第一結果值S1與第二結果值S2時，亦可以 負值之第一設定值A及正值之第二設定值B，來求取其和。 並將資料值R之初始值設定為第二設定值B。且設定參考值 等於0 ，而每當第一結果值S1不大於0時，產生第一輸出時 脈C L K 1之一脈衝。且每當脈衝產生時，選擇第二結果值 S 2，以作為下一系統時脈觸發時應暫存之資料值R。 其中為了調整輸出時脈之週期比，亦可更包括比較資 料值R與小於第二設定值B的大小之第三設定值C，以產生 第二輸出時脈CLK2之步驟。且第三設定值C較佳地為第二 設定值B的大小之一半取整數。 綜上所述，本發明至少具有以下之優點： 1. 當系統時脈頻率或所έ之輸茁時脈頻率變更時， 只需依據系統時脈與所需輸出時脈之;頻率比值，來同步變 更第一設定值、第二設£ 設定值及參考值之設

10321iwf.ptd 第17頁 578388 五、發明說明（13) 定，即可獲得所需之輸出時脈的頻率，使用上十分方便。 2 .因系統時脈頻率或所需之輸出時脈頻率變更時，無 須重新設計電路，故可大幅節省時間與成本之損耗。 雖然本發明已以較佳實施例揭露如上，然其並非用以 限定本發明，任何熟習此技藝者，在不脫離本發明之精神 和範圍内，當可作各種之更動與潤飾，因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。

10321 tvvf .ptd 第18頁 578388 圖式簡單說明 第1圖係顯示根據本發明第一實施例之一種時脈產生 電路示意圖； 第2圖係顯示根據本發明第一實施例之時脈波形時序 圖， 第3圖係顯示根據本發明第二實施例之一種時脈產生 電路示意圖；以及 第4圖係顯示根據本發明第二實施例之時脈波形時序 圖。 圖式標示說明： _ 100、300 時脈產生電路 1 1 0 、3 1 0 暫存器 1 2 0 、3 2 0 第一加法器 1 3 0 、3 3 0 第一比較器 140、340 第二加法器 1 5 0 、3 5 0 多工器 1 6 0 、3 6 0 第二比較器

10321 twt'.ptd 第19頁

Claims (1)

1. 578388 六、申請專利範圍 1 · •種時脈產 一輸出時脈’该弟 小為一第一設定值 生電路，適用於自一系統時脈產生一第 一輸出時脈與該系統時脈之頻率比值大 除以一第二設定值，該時脈產生電路包 括： 暫存器，用以根據該系統時脈之觸發來暫存一資料 值； 第一 加法器，耦接該暫存器，用以接收該資料值， 並求取該資料值與該第一設定值之和，以輸出一第一結果 值； 一第一比較器，耦接該第一加法器，用以將該第一結 果值與一參考值比較，以產生該第一輸出時脈； 一第二加法器，耦接該第一加法器，用以接收該第一 結果值，並求取該第一結果值與該第二設定值之和，以輸 出一第二結果值；以及 以自該第 脈觸發 一多工器，.耦接該第一加法器、該第二加法器、該第 一比較器及該暫存器，用以根據該第一輸出時脈之準位， 結果值與該第二結果值中，選擇下一該系統時 時，該暫存器應暫存之該資料值。 2 .如申請專利範圍第1項所述之時脈產生電路，其中 該第一設定值與該第二設定值之大小，分別為該第一輸出 時脈頻率與該系統時脈頻率各除以該第一輸出時脈頻率與 該系統時脈頻率間之最大公因4數而得^。 3 ·如申請專利範圍第1項所述之抟脈產生電路，其中 取正值之該第一設定值—加法器，而取負值之

   10321twf.ptd 第20頁 578388 六、申請專利範圍 該第二設定值來輸入該第二加法器。 4 .如申請專利範圍第3項所述之時脈產生電路，其中 _ 當系統重置時，設定該資料值之初始值為0。 5 .如申請專利範圍第3項所述之時脈產生電路，其中 · 該參考值等於該第二設定值之大小，且每當該第一結果值 不小於該參考值時，該第一比較器產生該第一輸出時脈之 一脈衝。 6 .如申請專利範圍第5項所述之時脈產生電路’其中 每當該脈衝產生時，該多工器選擇該第二結果值，作為下 一該系統時脈觸發時，該暫存器應暫存之該資料值。 7 .如申請專利範圍第1項所述之時脈產生電路，其中 丨_ 取負值之該第一設定值來輸入該第一加法器，而取正值之 該第二設定值來輸入該第二加法器。 8 .如申請專利範圍第7項所述之時脈產生電路，其中 當系統重置時，設定該資料值之初始值為該第二設定值。 9 .如申請專利範圍第7項所述之時脈產生電路，其中 該參考值等於0 ，且每當詻第一結果值不大於0時，該第一 比較器產生該第一輸出時脈之一脈衝。 ~ 1 0 .如申請專利範圍第9項所述之時脈產生電路，其中 每當該脈衝產生時，該多工器選擇該第二結果值，作為下 一該系統時脈觸發時，該暫存器應暫存之該資料值。 j 1 1 .如申請專利範圍第1項‘所述之> 時脈產生電路，更包 括一第二比較器，耦接該暫存g，用；以將該資料值與小於 該第二設定值之一第三設ΪΊί、®%，以產生一第二輸出時

   10321 twt'. ptd 第21頁 578388 包括下列步驟： 果值 二結 第二 料值 脈。 中該 出時 與該 中當 第一 求取一資料值與該第一設定值之和，以產生一第一結 比較該第一結果值與一參考值，以產生該第一輸出時 六、申請專利範圍 脈。 1 2 .如申請專利範圍第1 中該第三設定值為該苐二設 1 3 . —種時脈產生方法 第一輸出時脈，該第一輸出 大小為一第一設定值除以一 求取該第一結果值與該 果值； 根據該第一輸出時脈之 結果值中，選擇下一該 ；以及 1 4 .如申請專利範圍策1 第一設定值與該第二設 脈頻率與該系統時脈頻 系統時脈頻率間之最大 1 5 .如申請專利範圍第1 求取該第一結果值與該 設定值及負值之該第二 1 6 .如申請專利範圍¥ΐ 1項所述之時脈產生電路，其 定值之一半取整數。 •適用於自一系統時脈產生一 時脈與該系統時脈之頻率比值 弟二設定值’該時脈產生方法 第二設定值之和，以產生一第 準位，以自該第一結果值與該 系統時脈觸發時應暫存之該資 3項所述之時脈產生方法，其 定值之大小，分別為該第一輸 率各除以該第一輸出時脈頻率 公因數而得。 3項所述之時脈產生方法，其 第‘二結果>值時，係以正值之該 設定值，·來求取其和。 s讀述 之時脈產生方法，其

   10321twf.ptd 第22頁 578388 六、申請專利範圍 中設定該資料值之初始值為0。 1 7 .如申請專利範圍第1 5項所述之時脈產生方法，其 中該參考值等於該第二設定值之大小，且每當該第一結果 值不小於該參考值時，產生該第一輸出時脈之一脈衝。 - 1 8 .如申請專利範圍第1 7項所述之時脈產生方法，其 中每當該脈衝產生時，選擇該第二結果值，以作為下一該 系統時脈觸發時應暫存之該貨料值。 1 9 .如申請專利範圍第1 3項所述之時脈產生方法，其 中當求取該第一結果值與該第二結果值時，係以負值之該 第一設定值及正值之該第二設定值，來求取其和。 2 0 .如申請專利範圍第1 9項所述之時脈產生方法，其 0 中設定該資料值之初始值為該第二設定值。 2 1 .如申請專利範圍第1 9項所述之時脈產生方法，其 中該參考值等於0 ，且每當該第一結果值不大於0時，產生 該第一輸出時脈之一脈衝。 2 2 .如申請專利範圍第2 1項所述之時脈產生方法，其 中每當該脈衝產生時，選擇該第二結果值，以作為下一該 系統時脈觸發時應暫存之該資料值。 — 2 3 ·如申請專利範圍第1 3項所述之時脈產生方法，更 包括比較該資料值與小於該第二設定值之一第三設定值， 以產生一第二輸出時脈之步驟。

   10321 iwf. pul 第23頁