TW578039B - Method for smoothing dI/dT noise due to clock transitions - Google Patents

Description

578039 A7 五、發明說明（/ ) 發明背景 發明之領域 一般而言，本發明係關於微電子電路。詳細地說，本 發明係關於降低於時鐘轉變期間因電流需求所造成之雜訊 之方法。 背景技術 於包含電腦之所有微處理系統中，時鐘電路係一重要 組件。該時鐘電路產生一時鐘訊號，該時鐘訊號係爲〜穩 定計時脈衝串流，控制系統之每一操作之定時運作，並使 其同步。圖1係爲先前技術之理想時鐘訊號1〇圖示。〜$ 整時鐘循環12包含一上升邊緣14及一下降邊緣16。遠些 邊緣14，16界定了訊號低態値與高態値之間之轉變。 系統電源柵極上之時鐘雜訊問題通常係由用於時鐘訊 號分配中之大量電流所造成。該電流係來自控制該時鐘訊 號之切換電晶體。當這些電晶體切換狀態時，由於這些切 換電晶體之電流需求或”電流抽取”，電流雜訊係以尖峰訊 號之方式加至電源柵極之上。由於電壓（IR)降及固有系統 電感(L di/dt)之影響，該等高電流需求造成了系統電壓供應 中之雜訊。一時鐘訊號分配電路於短時間之內會使用大量 電流，這是因爲該尖峰訊號每一時鐘循環發生兩次： 是在訊號上升邊緣之電流抽取時發生，一次則是在訊號下 降邊緣之電流抽取時發生。這是在非常闻頻率下（兩倍時鐘 頻率)輸入雜訊。如果時鐘訊號電壓太高，則該雜訊會造成 失誤之計時運作，如果時鐘訊號電壓太低，則該雜訊會造 3 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------裝--------訂---------線4^ (請先閱讀背面之注意事項再填寫本頁) 578039 A7 ________B7___ 五、發明說明（、） 成組件失效。該雜訊甚至會，，逃離晶片，’並且影響系·統之其 他組件。 圖2係顯示先前技術時鐘分配樹20圖示。初始時鐘訊 號(CLK4)係輸入至一連串之負載緩衝器22,24及26之中。 最後’時鐘訊號（CLK1)係輸入至大型負載緩衝器28之中 ’該緩衝器係輸出最後時鐘訊號（CLK0)。該等緩衝器 22,24,26及28每一個係代表加諸一負載於時鐘訊號上之一 特定系統組件。該最後緩衝器28代表系統之最大負載。此 外，每一緩衝器22,24,26及28會於時鐘傳輸至下一緩衝 器時產生一小小之延遲。因此，時鐘樹20每一段之訊號 CLK4，CLK3，CLK2，CLK1及CLK0係稍稍落後前一段訊號 。於時鐘樹20之該實施例中，最大電流需求將會來自最大 之負載緩衝器28，且其將因此會產生最大量之雜訊。 圖3係顯示先前技術時鐘訊號30圖形。該訊號係以功 率（其爲電流之一函數）對時間而畫出圖形。如圖所示，時 鐘訊號係開始於”低態”値32且於34快速地轉變至”高態” 値36。於保持在”高態”値36 —特定時間周期後，該時鐘 訊號於35快速地回復至”低態”値32。轉變34及35係於 非常短暫時間周期或爲”ΔΓ38之內發生。然而，電路卻無 法有效地於該短暫” ΔΓ內對電流需求做出回應。該電流需 求相當大，以致於系統上產生相當大之雜訊，尤以時鐘訊 號用於一大負載時爲然。 一種降低雜訊之常用技術爲增加額外功率至該柵極上 。該功率係於感測到雜訊引起之電壓降時而增加。然而， 4 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------·裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 578039 A7 _---Si___^- 五、發明說明（）） 這種技術僅對較時鐘雜訊低很多之頻率之雜訊有回應’且 僅對特定雜訊門檻値有回應。因此，需要一種技術，該技 術係可對同步電流抽取時之時鐘雜訊產生回應。 發明槪要 於一些方面，本發明係關於一種用於增加一時鐘訊號 邊緣轉變之轉變時間周期之方法，包含：偵測一時鐘訊號 之邊緣轉變；以及於偵測到該邊緣轉變時開始系統功率之 消耗。 在另一方面，本發明係關於一種用於增加一時鐘訊號 邊緣轉變之轉變時間周期之方法，包含：偵測一時鐘訊號 之邊緣轉變之步驟；以及於偵測到該邊緣轉變時開始系統 功率之消耗之步驟。 在另一方面，本發明係關於一種用於增加一時鐘訊號 邊緣轉變之轉變時間周期之設備，包含：一控制電路’偵 測一時鐘訊號之邊緣轉變；以及一功率消耗電路，於該控 制電路偵測到該邊緣轉變時，使用系統功率。 在另一方面，本發明係關於一種用於增加一時鐘訊號 邊緣轉變之轉變時間周期之設備，包含：用於偵測一時鐘 訊號之邊緣轉變之裝置；以及用於於偵測到該邊緣轉變時 ，使用系統功率之裝置。 藉由以下之說明及申請專利範圍，將可充分了解本發 明其它方面及優點。 圖式簡單說明 圖1係一先前技術理想時鐘訊號圖。 5 (請先閣讀背面之注意事項再填寫本頁) ---- 訂---------遂 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 578039 A7 _B7_ 五、發明說明（0 ) 圖2係一先前技術時鐘分配樹圖。 圖3係一先前技術時鐘訊號圖。 圖4係根據本發明之一實施例之時鐘訊號圖。 圖5係根據本發明之一實施例之使用功率消耗電路之 時鐘分配樹圖。 元件符號說明 10 時鐘訊號 12 時鐘循環 14 上升邊緣 16 下降邊緣 20 時鐘分配樹 22緩衝器 24 緩衝器 26 緩衝器 28緩衝器 30 時鐘訊號 32 低態値 34 轉變 35 轉變 36高態値 38 At 42 低態値 44 轉變 45 轉變 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) _裝--------訂--------- 578039 A7 _________ B7__ 五、發明說明（夕） 46 高態値 48 At 5〇 時鐘樹 52 輸入 54 邏輯控制電路 55 控制訊號 56 控制電晶體 發明詳細說明 本發明係關於一種減少由於時鐘訊號轉變所造成之雜 訊之方法，其係藉由降低時鐘電流尖峰訊號率（di/dt)。該 di/dt之降低係藉由使用可將電流需求周期加寬之同步電流 抽取而達成。圖4係根據本發明一實施例之時鐘訊號40圖 示。其係以功率（其爲電流之函數）對時間而畫出該訊號。 如圖所示，該時鐘訊號開始於”低態”値42，並於44緩慢 轉變爲”高態”値46。在停留於”高態”値46 —特定時間周期 後，該時鐘訊號於45緩慢轉變回爲”低態”値42。與圖3 所示之先前技術訊號相較之下，訊號轉變44及45兩者係 發生於長得多之時間周期或”ΔΓ48。於圖4所示之實施例 中，At係爲10倍長於圖3所示之先前技術Δί。 藉由採用來自電路負載之較早到達時鐘訊號以及消耗” 熱機”周期內之功率，Δί 48係被擴大。這種功率消耗係使 時鐘訊號之功率率轉變變慢，並允許電路有足夠時間去回 應於電流抽取。該加寬之尖峰訊號將會遭受較少之固有系 統電感(L di/dt)並因此產生較少雜訊及產生較佳邊緣轉變。 7 -----------^^裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） 578039 A7 _______B7__ 五、發明說明（6 ) 於一實施例中，僅藉由將電源（Vdd)與系統接地（Vss) 便完成該額外之功率消耗。圖5係根據本發明之一實施例 之使用功率消耗電路50之時鐘分配樹圖。如以上之圖2所 示，初始時鐘訊號(CLK4)係輸入至一連串之負載緩衝器22 、24及26之中。最後，時鐘訊號(CLK1)係輸入至一輸出 最後時鐘訊號（CLK0)之大負載緩衝器28中。該等緩衝器 22、24、26及28每者代表將負載施加於時鐘訊號上之特 定系統元件。每一緩衝器22、24、26及28於傳送時鐘訊 號至下一緩衝器時施加了一小小時間延遲。因此，時鐘樹 50 之每一段之訊號 CLK4、CLK3、CLK2、CLK1 及 CLK0 係稍稍落後前一段訊號。 於時鐘樹50之本實施例中，該最大電流需求將來自大 負載緩衝器28。因此，焦點應放在該時鐘樹50之雜訊降 低。爲了開始功率消耗，CLK2係爲輸入至一邏輯控制電 路54中之輸入52。CLK2係爲一 CLK1之前一時鐘訊號， CLK1係爲大負載緩衝器28之時鐘訊號。如此，於CLK1 到達大負載緩衝器28之前，CLK2便到達邏輯控制電路54 〇 當邏輯控制電路54感測到一 CLK2訊號之轉變(低態 到高態或高態到低態）時，其將產生一高態之控制訊號55 至控制電晶體56。控制電晶體56係爲一”N型”電晶體， 其意謂著，當該控制訊號55爲高態時，該電晶體係爲”開 ”(允許電流通過）。相反地，當該控制訊號55爲低態時， 該電晶體係爲”關”(不允許電流通過）。高態控制訊號55將 8 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) --------訂---------· 578039 A7 _ B7___ 五、發明說明（1 ) 使控制電晶體56爲通電狀態，其將於Vdd與Vss間產生 短路。這樣將開始熱機轉變階段，並有效地延長時鐘轉變 之Δί。一旦CLK2轉變完成了，邏輯控制電路54將產生一 低態之控制訊號55，以控制電晶體56。該低態之控制訊號 55將使控制電晶體56成爲不通電狀態，其將終止Vdd與 Vss之間之短路狀態。如此將結束該熱機轉變階段。 雖然已經說明將Vdd與Vss短路係爲一種於熱機轉變 階段期間消耗功率之方法，然而必須注意者爲，替代實施 例可使用其他本項技術中已知之消耗功率之方法。此外， 必須注意者爲，負載緩衝器22、24、26及28之數量、配 置及順序可因電路之不同而做改變，特別是關於大負載緩 衝器28之位置及特性。於這種情況下，至邏輯控制電路之 輸入52之採用可由不同之時鐘訊號CLK4、CLK3、CLK2 、CLK1及CLK0之中選取。爲了提供至邏輯控制電路54 之輸入52，而且該訊號相關於大負載緩衝器28之訊號係 爲較早之訊號，如此做是必需的。 於替代實施例中，控制電晶體56可爲一 P型電晶體 或其他於本項技術中已知之適用型式之開關。於這種情況 下，邏輯控制電路54將可被重新建構，以於感測到輸入訊 號52轉變改變時，作動替代型式電晶體或開關。反之，邏 輯控制電路54將可被建構，以於該轉變完成之後，將替代 型式電晶體或開關斷電。 雖然已對於有限數目之實施例來說明本發明，然而熟 習本項技術之人士皆將認同，於不背離此處所揭示之本發 9 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) ·裝--------訂---------. 578039 A7 _B7 五、發明說明（7) 明範疇前提下，可構想出其他實施例。因此，本發明範疇 係僅由申請專利範圍所界定。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之江意事項再填寫本頁)

Claims (1)

1. 578039 A8 B8 C8 D8 六、申請專利範圍 (請先閱讀背面之注意事項再塡寫本頁) 1. 一種用於增加時鐘訊號之邊緣轉變之轉變時間周期 之方法，包含： 偵測時鐘訊號之邊緣轉變；以及 於偵測到該邊緣轉變時，開始額外之系統功率消耗。 2. 根據申請專利範圍第1項之方法，其中，該邊緣轉 變係藉由一邏輯控制電路所偵測。 3. 根據申請專利範圍第1項之方法，其中，該時鐘訊 號之邊緣轉變係爲一上升邊緣轉變。 4. 根據申請專利範圍第1項之方法，其中，該時鐘訊 號之邊緣轉變係爲一下降邊緣轉變。 5. 根據申請專利範圍第1項之方法，其中，係於該時 鐘訊號輸入至一系統負載之前偵測該時鐘訊號之邊緣轉變 〇 6. 根據申請專利範圍第1項之方法，其中，該額外之 系統功率消耗包含一於一系統電壓供應及一系統接地之間 之電路連接。 7. 根據申請專利範圍第6項之方法，其中，該於該系 統電壓供應及該系統接地之間之電路連接包含一電晶體。 8. 根據申請專利範圍第7項之方法，其中，該電晶體 係爲一 N型電晶體。 9. 根據申請專利範圍第7項之方法，其中，該電晶體 係爲一 P型電晶體。 10. —種用於增加時鐘訊號之邊緣轉變之轉變時間周 期之方法，包含： _]_ 本紙張尺度適用中國國家標準（CNS)A4規格(210 X 297公釐） 578039 Λ8 B8 C8 D8 六、申請專利範圍 (請先閲讀背面之注意事項再塡寫本頁) 偵測時鐘訊號之邊緣轉變之步驟；以及 於偵測到該邊緣轉變時，開始額外之系統功率消耗之 步驟。 11. 一種用於增加時鐘訊號之邊緣轉變之轉變時間周 期之設備，包含： 一控制電路，其偵測時鐘訊號之邊緣轉變；以及 一功率消耗電路，其於該控制電路偵測到該邊緣轉變 時，使用系統功率。 1 12. 根據申請專利範圍第11項之設備，其中，該時鐘 訊號之邊緣轉變係爲一上升邊緣轉變。 13. 根據申請專利範圍第11項之設備，其中，該時鐘 訊號之邊緣轉變係爲一下降邊緣轉變。 14. 根據申請專利範圍第11項之設備，其中，該功率 消耗電路係包含一於系統電壓供應及系統接地之間之電路 連接。 15. 根據申請專利範圍第14項之設備，其中，該於該 系統電壓供應及該系統接地之間之電路連接包含一電晶體 〇 16. 根據申請專利範圍第15項之設備，其中，該電晶 體係包含一 N型電晶體。 17. 根據申請專利範圍第16項之設備，其中，該電晶 體係包含一 P型電晶體。 18. —種用於增加時鐘訊號之邊緣轉變之轉變時間周 期之設備，包含： 本紙張尺度適用中國國家標準（CNS)A4規格(210 X 297公釐） 578039 A8 B8 C8 D8 六、申請專利範圍 (請先閲讀背面之注意事項再塡寫本頁) 用於偵測時鐘訊號之邊緣轉變之裝置；以及 用於於偵測到該邊緣轉變時，使用系統功率之裝置。 本紙張尺度適用中國國家標準（CNS)A4規格(210 X 297公釐)