TW577159B - Process for mounting a flip chip and a passive device onto a substrate - Google Patents

Process for mounting a flip chip and a passive device onto a substrate Download PDF

Info

Publication number
TW577159B
TW577159B TW91137973A TW91137973A TW577159B TW 577159 B TW577159 B TW 577159B TW 91137973 A TW91137973 A TW 91137973A TW 91137973 A TW91137973 A TW 91137973A TW 577159 B TW577159 B TW 577159B
Authority
TW
Taiwan
Prior art keywords
substrate
wafer
flip
chip
solder
Prior art date
Application number
TW91137973A
Other languages
English (en)
Other versions
TW200411880A (en
Inventor
Meng-Jen Wang
Hsueh-Te Wang
Chun-Yang Lee
Original Assignee
Advanced Semiconductor Eng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Eng filed Critical Advanced Semiconductor Eng
Priority to TW91137973A priority Critical patent/TW577159B/zh
Application granted granted Critical
Publication of TW577159B publication Critical patent/TW577159B/zh
Publication of TW200411880A publication Critical patent/TW200411880A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Description

577159
五、發明說明（l) 明所屬之技術領域 本發明是有關於一種整合覆晶晶片及被動元件组裝 於基板上之製程’且特別是有關於一種可以同時將覆晶晶 片及被動元件組裝於基板上之製程。 先前技術 在半導體產業中，積體電路（Integrated eiFeuits 1C)的生產’主要分為二個階段：積體電路（IC)的製作以’ 及積體電路（1C)的封裝（Package)等。其中，裸晶片係經 由晶圓（Wafer)製作、電路設計、光罩製作以及切巧晶圓 等步驟而完成。之後，便要進行封裝製程，比如可以利用 打線或是凸塊使晶片與基板電性連接。並且透過封裂的步 驟可以保護裸晶片及裸晶片與基板間電性連接的部伤;。/ 在現今的電子產品中一般均朝向輕、薄、短、小的 趨勢發展’尤其是攜帶式的電子產品，因此在半導體封裝 技術上’亦開發出許多小型晶片封裝結構，比如是覆晶晶 片的封裝’由於覆晶晶片的封裝係形成多個凸塊於晶片的 太干塾上’而透過凸塊直接與基板（Substrate)電性連接， 相較於打線（wire bonding)及軟片自動貼合（tab)方式， 覆晶的電路路徑較短，具有甚佳的電性品質；而覆晶晶片 亦可以設計成晶背裸露的形式，而提高晶片散熱性。基於 上述原因，覆晶晶片封裝普遍地應用於半導體封裝產業 中。 〃 而在基板上除了配置有覆晶晶片之外，還配置有被 動元件’覆晶晶片可以透過基板與被動元件電性連接，接
577159 五、發明說明（2) 下來將敘述習知裝配覆晶晶片及被動元件於基板上的步 驟。請參照第1圖至第6圖，其繪示習知裝配覆晶晶片及被 動元件於基板上的製程剖面示意圖。 請先參照第1圖，首先要提供一基板11 〇，其中基板 110具有一上表面112及對應之一下表面122，並且基板11〇 還具有多個接點1 1 4、1 1 6、1 2 4，接點1 1 4、1 1 6係位在基 板1 1 0的上表面1 1 2上，而接點1 2 4係位在基板1 1 0的下表面 1 22上。基板1 1 〇透過接點丨14可以與覆晶晶片13〇電性連 接，基板11 0透過接點1 1 6可以與被動元件（未繪示）電性連 接’而基板1 1 0透過接點1 2 4可以與多個焊球（未繪示）電性 連接，接點1 1 6可以配置在接點11 4的周圍。 還要提供至少一覆晶晶片1 30 (fl ip chip)，其中覆 晶晶片1 3 0包括一晶片1 3 2及多個凸塊1 4 2，而晶片1 3 2具有 多個接點136，係配置在晶片132之主動表面134上，且凸 塊1 4 2係配置在晶片1 3 2之接點1 3 6上。 m 請繼續參照第1圖，在提供覆晶晶片1 3 0及基板1 1 〇之 後’還要形成一銲料1 5 0到基板1 1 〇之接點1 1 4上，接著便 將晶片1 3 2之主動表面1 3 4朝向基板1 1 〇，並同時將覆晶晶 片1 30之凸塊142對準基板1 1 〇之接點114，然後再將覆晶晶 片130置放到基板1 10上，使得覆晶晶片13〇可以其凸塊142 並藉由鋒料150附著在基板11〇上。接著，便進行迴焊的製 程’使得覆晶晶片1 3 0之凸塊1 4 2與銲料1 5 0可以相互融合 成多個焊塊144，此時晶片132便可以透過焊塊144固定在 基板1 1 0之接點1 1 4上，形成如第2圖所示的樣式。
IH
10369twf.ptd 第7頁 577159 五、發明說明（3) 接下來，還要填入一填充材料160(underfill)於晶 片132與基板110之間，並且填充材料160會包覆焊塊144， 而形成如第3圖所示的樣式。
之後，再以點塗的方式，形成一銲料1 7 0到基板1 1 0 之接點1 1 6上。然後，還要提供多個被動元件1 8 0，而被動 元件1 8 0具有二接點1 8 2，被動元件1 8 0係透過接點1 8 2與外 部電路電性連接。在銲料1 7 0點塗到基板1 1 0之接點1 1 6上 之後，被動元件1 8 0便可以置放到基板1 1 〇上，使得被動元 件180可以其接點182並藉由銲料170附著在基板110上。然 後’再進行迴焊的製程，使得銲料1 7 0可以固化以接合被 動元件1 8 0及基板1 1 〇，形成如第5圖所示的樣式。 請參照第6圖，最後可以利用植球的方式，形成多個 焊球190於基板11〇之接點124上，而基板110透過焊球190 可以與一外部電路（未繪示）電性連接。
在上述的製程中，由於在將覆晶晶片丨3 〇與基板丨！ 〇 接合時’必須先進行一道迴焊製程，而在將被動元件丨8 〇 與基板11 0接合時，又必須再進行一道迴焊製程，如此必 須要進行兩道迴焊製程才能將覆晶晶片丨3 〇及被動元件1 8 〇 接合到基板1 1 0上，故甚不具製程的效率性。 另外’在上述的製程中，在填入填充材料丨6 〇到晶片 1 3 2與基板1 1 〇間之後，才將被動元件丨8 〇配置到基板丨i 〇 上’此時被動元件丨丨0的置放位置會受限到填充材料丨6〇流 動到晶片132周圍的影響，而必須與晶片232保持甚大的距 離’如此會降低電路配置的積集度。
577159 五、發明說明（4) t明内容 有鑑於此，本發明的一目的是提出一種整合覆晶晶 片及被動元件組裝於基板上之製程，可以僅就由一道迴焊 製程便處將覆晶晶片及被動元件接合到基板上，因而增加 製程的效率性。 本發明的另一目的是提出一種整合覆晶晶片及被動 元件組裝於基板上之製程，可以提昇電路配置的積集度。 在敛述本發明之前，先對空間介詞的用法做界定， 所謂空間介詞”上’’係指兩物之空間關係係為可接觸或不可 接觸均可。舉例而言，A物在β物上，其所表達的意思係為 Α物可以直接配置在β物上，a物有與β物接觸；或者a物係 配置在B物上的空間中，a物沒有與β物接觸。 為達本發明之上述目的，提出一種整合覆晶晶片及 被動元件組裝於基板上之製程，至少包括下列步驟。首先 將銲料以印刷的方式形成於一基板上。接著將至少一覆 ^曰晶片及至少一被動元件置放於基板上，而覆晶晶片包括 一晶片及多個凸塊，凸塊位在晶片上，晶片係以凸塊與銲 料接觸，而被動元件亦與銲料接觸。接下來，進行一迴焊 製程，使得覆晶晶片及被動元件同時固定在基板上。然 後，要填入一填充材料於晶片與基板之間，以及多個 焊球於該基板上。 # ^ #依照本發明之一較佳實施例，其中凸塊的熔點係高 旦：接合凸塊與基板的溫度，@凸塊的材質比如為鉛重 里百分比大於90%之錫紐合金。另夕卜’鲜料比如為具有錫 577159 五、發明說明（5) " - 錯合金之膏狀材質，而銲料亦可以為助焊劑。 綜上所述，由於在將覆晶晶片及被動元件接合到芙 板上時，僅需進行一道迴焊製程便可完成，因此在製裎土上 甚具效率性。另外，由於在填入填充材料到晶片與基板門 之如，便已將被動元件配置到基板上’因此被動元件可以 靠近地配置在晶片的周圍，因而能夠增加電路配置的積集 度’即使填充材料流動到被動元件的配置處，亦不會影$ 被動元件與基板間的電性接合。 ^曰 為讓本發明之上述目的、特徵、和優點能更明顯易 懂’下文特舉一較佳實施例，並配合所附圖式，作詳、 明如下： β Λ f施方式 請參照第7圖至第1 〇圖，其繪示依照本發明一較佳奋 方也例之裝配覆晶晶片及被動元件於基板上的製程剖立 圖。 思 請先參照第7圖，首先要提供一基板21〇，其中基板 210具有一上表面212及對應之一下表面222，並且基板2 1〇 還具有多個接點214、216、224，接點214、216係位在基 板210的上表面212上，而接點224係位在基板21〇的下表&面 222上。基板210透過接點214可以與覆晶晶片23 0電性連 接，基板210透過接點216可以與被動元件（未繪示）電性連 接，而基板210透過接點224可以與多個焊球（未繪示）電性 連接’接點2 1 6可以配置在接點2 1 4的周圍。 還要提供至少一覆晶晶片2 3 0 ，其中覆晶晶片2 3 〇包
10369twf.ptd 第10頁 577159 五、發明說明（6) 括一晶片2 3 2及多個凸塊2 4 2，而晶片2 3 2具有多個接點 2 36 ’係配置在晶片232之主動表面234上，且凸塊242係配 置在晶片2 3 2之接點2 3 6上，其中凸塊2 4 2的材質比如為鉛 重量百分比大於9 0 %之錫鉛合金。另外，還要提供多個被 動元件280 ’而被動元件280具有二接點282，被動元件280 係透過接點2 8 2與外部電路電性連接。 請繼續參照第7圖，在提供覆晶晶片230、被動元件 2 8 0及基板2 1 0之後，還要利用比如是網板印刷的方式形成 一銲料250到基板210之接點214、216上，其中銲料250比 如是膏狀的樣式，其可以是由多個金屬粒子及一助焊劑 (f 1 u X )所構成’而金屬粒子混合在助焊劑中，而銲料2 5 〇 比如是包括錫鉛合金粒子的膏狀材質，其中錫鉛合金粒子 之錫/錯重里百分比為63/37。另外，凸塊的材質亦可為錫 /鉛重量百分比為6 3 / 3 7之錫鉛合金，在較佳的情況下，凸 塊242的熔點可以高於銲料25〇接合凸塊242與基板25〇的溫 度’例如銲料2 50為熔點l83oC之錫膏，凸塊242為錫/絡比 5/95熔點310〇C之合金。接著便將晶片232之主動表面234 朝向基板210，並同時將覆晶晶片2 30之凸塊242對準基板 210之接點214，然後再將覆晶晶片230置放到基板210上， 使得覆晶晶片230可以其凸塊242與銲料250接觸。另外， 被動元件280亦置放到基板21〇上，使得被動元件28〇可以 其接點282與銲料2 50接觸。 接著，便進行迴焊的製程，由於凸塊242的熔點係言 於銲料250接合凸塊242與基板210的溫度，因此當銲料’211
577159
能夠接合凸塊242與基板2i〇時，凸塊242並不會融化，故 在進订迴千日守，藉由凸塊242可以墊在晶片2 32與基板〇 之間，如此晶片2 3 2與基板21〇間能夠保持甚大的距離，以 避免坍塌的問題，形成如第8圖所示的樣式，其中銲料25〇 之金屬粒子會—炫固化而包覆在凸塊M2的周圍。另外， 在進行迴焊製程時，位在接點216上的銲料25〇之金屬粒子 會融熔固化以接合被動元件28 0及基板21〇，使得被動元件 2 8 0可以與基板2 1 0之接點2 1 6電性連接。此外，銲料2 5 〇之 助烊劑會殘留至銲料2 5 0之表面處，因此在接下來的步驟 中’會利用一溶劑（未繪示）將殘餘之助焊劑洗淨。 接下來，還要填入一填充材料Mo於晶片232與基板 2 1 0之間’並且填充材料2 6 〇會包覆銲料2 5 0，而形成如第9 圖所示的樣式。 請參照第1 0圖，最後可以利用植球的方式，形成多 個焊球29 0於基板210之接點224上，而基板210透過焊球 2 9 0可以與一外部電路（未繪示）電性連接。
在上述的製程中，由於在將覆晶晶片2 3 0及被動元件 2 80接合到基板21 〇上時，僅需進行一道迴焊製程便可完 成，因此在製程上甚具效率性。並且在上述的製程中，由 於在填入填充材料260到晶片232與基板21 0間之前，便已 將被動元件280配置到基板210上，因此被動元件280可以 靠近地配置在晶片232的周圍，因而能夠增加電路配置的 積集度’即使填充材料260流動到被動元件280的配置處， 亦不會影響被動元件280與基板210間的電性接合。
10369twf.ptd 第12頁 五、發明說明（8) 在上述的製程中，銲料係由金屬 成，然而本發明的應用並非此'銲及助丨干劑所構 焊劑所構成，Λ時在迴焊時，覆晶晶=亦可：是僅由助 加熱融熔及冷卻固化，使得 ：以：由凸塊的 合，並且藉由桿料可以防止凸匕僅：t凸，與基板接 如是錫/鉛重量百分比為63/37之錫鉛合金u:材】比 須事先電鑛上一層比如是錫錯合金的：：：之 屬因此當在迴焊時，被動元件便可以藉由尸接令凰、’ =及冷㈣化’使得被動元件可“由;接金= 至少；=優:發明之具有散熱構件之…封裝模組 1.本發明之整合覆晶晶片及被動元件組裝於基板上 之‘程，由於在將覆晶晶片及被動元件接合到基板上 1需進行-道迴焊製程便可完成，因此在製程上甚具效率
2 ·本發明之整合覆晶晶片及被動元件組装於基板上 之製程，由於在填入填充材料到晶片與基板間之前，便已 將被動兀件配置到基板上，因此被動元件可以靠近地配置 在晶片的周圍，因而能夠增加電路配置的積集度，即使填 充材料流動到被動元件的配置處，亦不會影響被動元件與 基板間的電性接合。 雖然本發明已以一較佳實施例揭露如上，然其並非 用以限定本發明，任何熟習此技藝者，在不脫離本發明之
10369twf.ptd 第13頁 577159
10369twf.ptd 第14頁 577159 圖式簡單說明 第1圖至第6圖繪示習知裝配覆晶晶片及被動元件於 基板上的製程剖面示意圖。 第7圖至第1 0圖繪示依照本發明一較佳實施例之裝配 覆晶晶片及被動元件於基板上的製程剖面示意圖。 圖式標示說明 110 112 1 14 116 122 124 130 132 134 136 142 144 150 160 170 180 182 190 210 基板 上表面 接點 接點 下表面 接點 覆晶晶片 晶片 主動表面 接點 凸塊 焊塊 銲料 填充材料 銲料 被動元件 接點 焊球 基板
10369twf.ptd 第15頁 577159 圖式簡單說明 212 214 216 222 224 230 232 234 236 242 250 260 280 282 290 上表面 接點 接點 下表面 接點 覆晶晶片 晶片 主動表面 接點 凸塊 桿料 填充材料 被動元件 接點 焊球
10369twf.ptd 第16頁

Claims (1)

  1. 577159 六、申請專利範圍 1 · 一種整合覆晶晶片及被動元件組裝於基板上之製 程，至少包括： 以印刷方式形成一銲料於一基板上； 將至少一覆晶晶片及至少一被動元件置放在該銲料 上；以及 進行一迴焊製程，使得該覆晶晶片及該被動元件同 時與該基板接合。 2. 如申請專利範圍第1項所述之整合覆晶晶片及被動 元件組裝於基板上之製程，其中該覆晶晶片包括一晶片及 複數個凸塊，該些凸塊位在該晶片上，在將該覆晶晶片置 放在該銲料上時，該晶片係以該些凸塊與該銲料接觸。 3. 如申請專利範圍第2項所述之整合覆晶晶片及被動 元件組裝於基板上之製程，其中該些凸塊的熔點係高於該 銲料接合該些凸塊與該基板的溫度。 4. 如申請專利範圍第2項所述之整合覆晶晶片及被動 元件組裝於基板上之製程，其中該些凸塊的材質係為鉛重 量百分比大於90%之錫热合金。 5. 如申請專利範圍第2項所述之整合覆晶晶片及被動 元件組裝於基板上之製程，其中該些凸塊的材質係為錫/ 絡重量百分比為63/37之錫船合金。 6. 如申請專利範圍第1項所述之整合覆晶晶片及被動 元件組裝於基板上之製程，其中該銲料係為具有錫鉛合金 之膏狀材質。 7. 如申請專利範圍第1項所述之整合覆晶晶片及被動
    10369twf.ptd 第17頁 577159 六、申請專利範圍 元件組裝於基板上之製程，其中該銲料係為助焊劑。 8. 如申請專利範圍第1項所述之整合覆晶晶片及被動 元件組裝於基板上之製程，其中再進行該迴焊製程之後， 退填入一填充材料到該晶片與該基板之間。 9. 如申請專利範圍第1項所述之整合覆晶晶片及被動 元件組裝於基板上之製程，其中在進行該迴焊製程之後， 還形成複數個焊球於該基板上。 1 0.如申請專利範圍第1項所述之整合覆晶晶片及被 動元件組裝於基板上之製程，其中在進行該迴焊製程之 前，還事先形成一焊接金屬到該被動元件上，該焊接金屬 係為錫热合金。 m
    10369twf.ptd 第18頁
TW91137973A 2002-12-31 2002-12-31 Process for mounting a flip chip and a passive device onto a substrate TW577159B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW91137973A TW577159B (en) 2002-12-31 2002-12-31 Process for mounting a flip chip and a passive device onto a substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW91137973A TW577159B (en) 2002-12-31 2002-12-31 Process for mounting a flip chip and a passive device onto a substrate

Publications (2)

Publication Number Publication Date
TW577159B true TW577159B (en) 2004-02-21
TW200411880A TW200411880A (en) 2004-07-01

Family

ID=32847470

Family Applications (1)

Application Number Title Priority Date Filing Date
TW91137973A TW577159B (en) 2002-12-31 2002-12-31 Process for mounting a flip chip and a passive device onto a substrate

Country Status (1)

Country Link
TW (1) TW577159B (zh)

Also Published As

Publication number Publication date
TW200411880A (en) 2004-07-01

Similar Documents

Publication Publication Date Title
TWI379364B (en) Process of grounding heat spreader/stiffener to a flip chip package using solder and film adhesive
US10510720B2 (en) Electronic package and method for fabricating the same
US7420814B2 (en) Package stack and manufacturing method thereof
TWI549204B (zh) Manufacturing method of semiconductor device
US8222748B2 (en) Packaged electronic devices having die attach regions with selective thin dielectric layer
TWI446466B (zh) 在引線鍵合的晶片上疊置倒裝晶片的方法
JP5897584B2 (ja) 半導体装置における鉛フリー構造
US7745258B2 (en) Manufacturing method of semiconductor device
JP6004441B2 (ja) 基板接合方法、バンプ形成方法及び半導体装置
TWI284973B (en) Flip-chip joint structure, and fabricating process thereof
JPH08255965A (ja) マイクロチップモジュール組立体
WO2006035548A1 (ja) 配線基板および半導体装置
TWI627689B (zh) 半導體裝置
TW201923985A (zh) 具有多層囊封物之半導體裝置及相關系統、裝置及方法
US10943795B2 (en) Apparatus and methods for creating a thermal interface bond between a semiconductor die and a passive heat exchanger
JPH0855875A (ja) 半導体装置
TW577159B (en) Process for mounting a flip chip and a passive device onto a substrate
US20070246818A1 (en) Semiconductor module featuring solder balls having lower melting point than that of solder electrode terminals of electronic device containing additional metal powder component
JP5799565B2 (ja) 半導体装置及びその製造方法
JP2000151086A (ja) プリント回路ユニット及びその製造方法
TWI234256B (en) Process for fabricating semiconductor package having heat spreader and the same thereof
KR101891594B1 (ko) 솔더일체형금속레이어, 이를 포함하는 솔더일체형pcb 및 솔더접합방법
US20070228111A1 (en) Microelectronic package and method of forming same
TWI226117B (en) Flip chip on chip package with improving bonding property of wire-connecting pads
KR20150056406A (ko) 반도체 플립칩 패키지

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent