TW571513B - Level shifter with body-biased circuit - Google Patents
Level shifter with body-biased circuit Download PDFInfo
- Publication number
- TW571513B TW571513B TW091124958A TW91124958A TW571513B TW 571513 B TW571513 B TW 571513B TW 091124958 A TW091124958 A TW 091124958A TW 91124958 A TW91124958 A TW 91124958A TW 571513 B TW571513 B TW 571513B
- Authority
- TW
- Taiwan
- Prior art keywords
- transistor
- gate
- drain
- source
- input terminal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0021—Modifications of threshold
- H03K19/0027—Modifications of threshold in field effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018557—Coupling arrangements; Impedance matching circuits
- H03K19/018571—Coupling arrangements; Impedance matching circuits of complementary type, e.g. CMOS
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/012—Modifications of generator to improve response time or to decrease power consumption
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0018—Special modifications or use of the back gate voltage of a FET
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Logic Circuits (AREA)
- Liquid Crystal (AREA)
Description
571513
發明領域 —本發明為-種位階轉換器’係用於薄膜電晶體液晶顯 發明背景 薄膜電晶體液晶顯示器需要一種位階轉換器,將一輪 入電壓轉換成一較高的輸出電壓,供驅動顯示器各元件。 由於使用TFT製程,其電晶體之臨界電壓值大於傳統CM〇s 製私,因此而要一個偵測電路來偵測薄膜電晶體之臨界電 壓,以避免輸入電壓過低導致位階轉換器無法正常工作。 圖一為一驾知位階轉換器,如圖所示,位階轉換器之 基本架構包含一個轉換電路32、一個第一偵測電路27及一 第一偵測包路29。轉換電路32包含一對輸入電晶體(input transistor):第一電晶體2和第二電晶體4,及一對負載 電晶體(load transistor):第三電晶體6和第四電晶體 8。第一债測電路27包含一第五電晶體1〇、一第一輸入端 18和一第一電流源14。第二偵測電路29包含一第六電晶體 12、第二輸入端20和一第二電流源16。第一輪入端18及第 二輸入端2 0之輸入信號為一對互補信號。第五電晶體丨〇和 第六電晶體1 2係用來偵測第一電晶體2及第二電晶體4之臨 界電壓,破保第一電晶體2及第二電晶體4均操作於適當的 工作區間,以完成位階轉換的任務。
57l5l3 五、發明說明(2) 圖二為另一習知位階轉換器,基本架構與圖一者相 ^ ’、不同處在於第三電晶體6及第四電晶體8之閘極的接線 相式。圖二為另一習知位階轉換器,基本架構亦與圖一者 由,’不同處在於圖三之習知多了一個第七電晶體13,藉 弟七電晶體13,此種位階轉換器便不需第二輸入端2〇仍 J正常的工作。 由於現今電子產 =工作頻率也必須跟 奴2及笫一 伋階轅总一电晶體4隨 轉換器的 體^迷度。 換器有了方式,使 源16)經二^路徑 地端,員剥電晶體( 生不必要的 提供改善習知位 轉換器;。於薄膜 、有鬲速、低 發明概述 示器本::為-種位 有兩個輪:‘::轉 ~尾晶體及 品所需處理的資料量增加,各元件間 著提高,但上述習知例中之第一電晶 時皆處於導通狀態,嚴重影響了習知 同時,由於第五電晶體1 0及第六電晶 其功能如同二極體,因此習知位階轉 由電流源(第一電流源14及第二電後 苐五電晶體10及第六電晶體12)至接 電源消耗。 階轉換器之缺點,本發明的目的在於 電晶體液晶顯示器之位階轉換器,^ 電壓輪入及減少電源消耗的優點。〜 階轉換器,係用於薄膜電晶體液晶 換電路及兩個偏壓電路。轉換電路^ 兩個負載電晶體,用來將輸入位階皁專 571513 五、發明說明(3) 換成輸出位階。偏壓電路具一 端連接於轉換電路的輪入^,一輸入端及一輸出端,輸入 基極(body),可依據^入輪出端連接於輸入電晶體之 體的臨界電壓,使其可工^ ^ =階之高低來調整輸入電晶 情況下。同時由於偏壓電路,之核境及低電壓輸入的 , · t 1电路為靜態邏輯電路 (static-logic circuit),, 損耗 亦可減少此位階轉換器之直流 發明詳細說明 本發明為-種位階轉換器,係用於薄膜電晶體液晶顯 示器’可將-輸入電壓值轉換成一較高之輸出電壓值,其 包含一組偏壓電路,用來對輸入電晶體進行偏壓,藉以調 整輸入電晶體之臨界電壓值,使此種位階轉換器能工作於 低電壓、高頻的環境,並節省直流損耗。 薄膜電晶體(thin film transistor)之臨界電壓值可 由以下公式來表示:
^ =^〇+ziV57+^7-V^7J 其中,r與為半導體製程參數,VSB為源極(source)與 基極之電壓差,VthQ為VSB = 0 V時之臨界電壓值,Vth為實際臨 界電壓值。從以上公式得知,有兩種方式可降低薄膜電晶 體的臨界電壓,一為控制半導體製程參數T與〇)f,一為
571513 五、發明說明(4)
控制源極與基極之電壓差V 善薄膜電晶體之臨界電=非,,要從半導體製程來改 供-種偏壓電路,用困難的,因此,本發明提 ί ,祛iW币r 木控制薄膜電晶體臨界電壓值的大 小使/、界電壓值可隨著輸入信號的改變而改變。 本 路及一 轉換成 電晶體 TFT), 基極, 包含一 電路分 連接於 值。 發明之位階轉換器包含一 伯广+ 第二偏麼電路。轉換電拉:換:路、一第一偏壓電 _ ^ ^ ^ _ 、電路係用來將一輸入電壓位階 ^ ^ ^ 包含兩個輸入電晶體及兩個負載 ;;:電晶體為n通道薄膜電晶體(n —Channel ^ # _ 、 ^(drain)、一閘極(gate)及一 嗎電晶體為?通道薄膜電晶體(p-channel TFT),
Si爾水一汲極及一閘極。第一偏壓電路及第二偏壓 :對兩個輪入電晶體之基極做偏壓,其輸出端 輸入電晶體之基極,以調整輸人電晶體之臨界電壓
包含i::本發明之第一實施例,如圖所示,轉換電路g 晶體8,日日體2、第二電晶體4、第三電晶體6及第四電 第二雷曰弟偏壓電路之輸入端34連接於第一輸入端18及 極,第1 日體\之閘極’輪出端36連接於第-電晶體2之基 電晶體門壓極電路A輪入端38連接於第二輸入端20及第 一雷曰μ $極’輪出端40連接於第二電晶體4之基極, 極連接二I及-第一私晶體4之源極接地,第一電晶體2之汲 ;第一電曰曰體6之汲極,第二電晶體4之汲極連接
571513 五、發明說明(5) _ 第四電晶體8之;:及極,篦二雷曰辨 體6之汲極,笛 一曰曰體6之閑極連接於第三電晶 極,第電電晶體8之間極連接於第三電晶體6之問 壓位及編一輸出端22,用 彼此互補,。、 弟一輸入端18與第二輸入端20之輸入信號 ^輸入立而18之化號為高準位(如5V),即第二輸入 =斤之信號為低準位(如〇ν)時,信號通過第一偏壓電路26 弟一偏壓電路28,輸出至第一電晶體2及第二電晶體4之 ς δ ’使件第一電晶體2之基極電壓提高而第二電晶體4之 二極電壓降低。根據上述之公式,第一電晶體2之臨界電 壓會下降(例如從3· 5V降至2V),第二電晶體4之臨界電壓 會亡升(例如從2V升至3. 5V),因此第一電晶體2之閘極電 ,南於臨界電壓且第二電晶體4之閘極電壓低於臨界電 ^ ’使得第一電晶體2導通且第二電晶體4關閉,此時轉換 電路32的功能有如一個放大器(amplifier),第一輸出端 22之輸出信號將會放大其第_輸入端18之輸入信號(例如 輸出k號為12V)。相反的,當第一輸入端18之信號為低準 位’即第二輸入端2 〇之信號為高準位時,第一電晶體2之 臨界電壓提高且第二電晶體4之臨界電壓降低,使得第一 電晶體2關閉且第二電晶體4導通,此時第一輸出端22之電 壓被拉至低準位(與第一輸入端18之信號相同)。由上述可 知’第一輸出端22之輸出信號與第一輸入端18之輸入信號
五、發明說明(6) 同相並放大一特定比例。 基極;ί亦::ΐ18:信;㉒高準位· ’第-電晶體2之 偏壓電路2= 用之一基個極緩電/亦需為泰^ (職串器(buffer)或是兩個反相器' -個緩衝器或是兩= ^可知弟二偏愿電路28亦可為 僅限於上述兩;= 接:但偏壓電路之結構並不 能適用。 17 σ達成同樣功能之靜態邏輯電路均 每施例相π二^ ^弟二實施例,其結構大致與圖四第一 :鉍例相同’不同處在於第三電晶體6之閘極連接於第四 電晶體8之沒極,第四電晶體8之閘極 之汲極,使其電路有第二於ψ Α山9/( ^ 弟一电曰日體6 奋浐彻,豆έ士堪| λ弟一輪出知24。圖六為本發明之第三 只施例,其、纟σ構大致與第一實施例相同,唯一 =二電晶,之閑極及基極均連接於第 ^ ; 端40 ’而第二偏壓電路之輸入端38連接至第一電路入之二出 =此接法便:需第二輪入端2…匕電路可適用:僅有一種 輸入#唬之衣置。第二實施例與第三實施 操作分析與第-實施例無異,故不贅述。“虎狀心及 入 電晶ΐ i臨界電:轉ϊ:::工士迹偏壓電路來改變輸 571513 五、發明說明(7) 有所調整,因此本發明之位階轉換器不受低電壓輸入之限 制,同時由於低電壓意味著信號位階切換的速度可以更 快,因此亦可工作於高頻的環境下,且因為其偏壓電路為 靜態邏輯電路,故無直流損耗,可節省電源。
第10頁 571513 圖式簡單說明 圖一為一習知例之電路圖; 圖二為另一習知例之電路圖; 圖三為另一習知例之電路圖; 圖四為本發明第一實施例之電路圖; 圖五為本發明第二實施例之電路圖; 圖六為本發明第三實施例之電路圖。 圖 式元件符號說明 2 第 一 電 晶 體 6 第 三 電 晶 體 10 第 五 電 晶 體 13 第 七 電 晶 體 16 第 二 電 流 源 20 第 二 fm 入 端 24 第 二 出 端 27 第 一 偵 測 電 路 29 第 二 偵 測 電 路 32 轉 換 電 路 36 第 一 偏 壓 電 路之 4 第二電晶體 8第四電晶體 1 2第六電晶體 1 4 第一電流源 1 8第一輸入端 2 2第一輸出端 2 6第一偏壓電路 2 8 第二偏壓電路 30 電源 34 第一偏壓電路之輸入端 38第二偏壓電路之輸入端 40第二偏壓電路之輸出端
第11頁
Claims (1)
- 7l5i3 ^、申請專利範圍 1. 種位階轉換器(1 e Ve 1 sh i f t er ),係用於薄膜電晶體 吹晶顯示器(TFT-LCD),包含: 一轉換電路(shi ft circuit),用以將一輸入電壓位 白轉換成一輸出電壓位階,包含: 一第一電晶體,包含一源極(s 〇 u r c e)、一汲極 (drain)、一閘極(gate)及一基極(b〇dy);以及 一第二電晶體,包含一源極、一汲極、一閘極及 一基極; 一苐一偏壓電路(first bias circuit),用以對該第 一電晶體之該基極偏壓,包含一輸入端及一輸出端;以及 一第二偏壓電路(second bias circuit),用以對該 第二電晶體之該基極偏壓,包含一輸入端及一輸出端; 其中’該第一偏壓電路之該輸出端連接於該第一電晶 體之該基極,該第二偏壓電路之該輸出端連接於該第二電 晶體之該基極。 2 ·如申請專利範圍第1項所述之位階轉換器,其中該第一 電晶體及該第二電晶體為〆η通道薄膜電晶體(n-channel TFT)。 3 ·如申請專利範圍第2項所述之位階轉換器,其中該轉換 電路包含: 一第一輸入端,用以輸入該輸入電壓位階; 一第二輸入端,用以輸入反相之該輸入電壓位階;第12頁 571513 六、申請專利範圍 一第三電晶體’係為一P通道薄膜電晶體(p_channel TFT),包含一源極、一汲極及一閘極;以及 一第四電晶體’係為一p通道薄膜電晶體(p — channel TFT),包含一源極、一汲極及一閘極; 其中’該第一偏壓電路之該輸入端連接於該第一電晶 體之該閘極,該第二偏壓電路之該輸入端連接於該第二電 晶體,,閘極,該第一電晶體及該第二電晶體之該源極接 地’该第一電晶體之該閘極連接於該第一輸入端,該第一 電晶體之該汲極連接於該第三電晶體之該汲極,該第二電 晶體之該閘極連接於該第二輸入端,該第二電晶體之該沒 極連接於該第四電晶體之該汲極,該第三電晶體之該閘極 連接於該第三電晶體之該汲極,該第四電晶體之該閘極連 接於該第三電晶體之該閘極,該第三電晶體及該第四電晶 體之該源極連接於一電源,該第四電晶體之該汲極輸出該 輸出電壓位階。 4.如申請專利範圍第2項所述之位階轉換器,其中該轉換 電路包含: 一第一輪入端,用以輸入該輸入電壓位階; 一第二輸入端,用以輸入反相之該輸入電壓位階; 一第三電晶體,係為通道薄膜電晶體,包含一源 極、一〉及極及一閘極·,以及 一第四電晶體,係為〆P通道薄膜電晶體,包含一源 極、一沒極及一閘極;571513 六、申請專利範圍 — 其中’該第一偏壓電路之該輸入端連接於該第一電晶 體之該問極,該第二偏壓電路之該輸入端連接於該第二電 晶體之,閘極,該第一電晶體及該第二電晶體之該源極接 地’ e亥第一電晶體之該閘極連接於該第一輸入端,該第一 電晶體之該汲極連接於該第三電晶體之該汲極,該第二電 晶體之該閘極連接於該第二輪入端,該第二電晶體之該沒 極連接於,第四電晶體之該汲極,該第三電晶體之該閘極 連接於该第四電晶體之該汲極,該第四電晶體之該閘極連 接於该第二電晶體之該汲極,該第三電晶體及該第四電晶 體之該源極連接於一電源,該第四電晶體之該汲極輸出誃 輪出電壓位階。 μ 5·如申請專利範圍第2項所述之位階轉換器,其中該轉換 電路包含: 、 一輸入端,用以輸入該輪入電壓位階; 一第三電晶體,係為一ρ通道薄膜電晶體,包含一 極、一汲極及一閘極;以及 匕3爾、 一第四電晶體,係為一 Ρ通道薄膜電晶體,包含一源 極、一汲極及一閘極; 、 其中,該第一偏壓電路及該第二偏壓電路之該輸入端 f接於該第一電晶體之該閘極,該第一電晶體及該第二電 曰:體,,源極接地,該第一電晶體之該閘極連接於該輪入 端’該第一電晶體之該汲極連接於該第三電晶體之該汲 極,該第二電晶體之該閘極連接於該第二電晶體之該基 I!I mi第14頁 571513六、申請專利範圍 極,該第二電晶體之該汲極連接於該第四電晶體之該没 極,該第三電晶體之該閘極連接於該第三電晶體之該没 極’該,四電晶體之該閘極連接於該第三電晶體之該間 極,該f三電晶體及該第四電晶體之該源極連接於一雷 源省第四電晶體之該汲極輪出該輸出電壓位階。 其中 包:3—:5,述之位階轉 換器 其中 包 8含:種位階轉換器,係用於薄膜電晶體液晶顯示器, 一轉換電路,用〗V 4玄_ +A ^ p-壓位階,包含: Λ將-輪入笔壓位階轉換成1出 -源極、-、【電θ曰體’係為〆η通道薄膜電晶體,今 及極、一閘極及一基極; 包 含 第二電晶體,係 、一汲極、一 閘 為一η通道薄膜電晶體, 一第三電晶體,係 基極; 包 -源極、-汲極及_閘⑯:/通逼辱膜電晶體’包含 ::!晶體’係為,通道薄膜電晶 體, 包 含 一源極、一汲極及一閘極;571513:Ϊ:Ϊ壓電路’用以對該第一電晶體之該基極偏 匕,輸入端及一輸出端;以及 二偏壓電路,用以對該第二電晶體之該基極偏 03 —輸入端及一輸出端; 其中,該第 體之該基極,該 日日體之該基極。 電晶 —Φ — 电 一偏壓電路之該輸出端連接於該第一 弟一偏壓電路之該輸出端連接於該第 •如申請專利範圍第8項所述之位階轉換器,其中該轉換 電路包含: ^ 、 一第一輸入端,用以輸入該輸入電壓位階; 一第一輪入端,用以輸入反相之該輸入電壓位階; 其中’該第一偏壓電路之該輸入端連接於該第一電晶 體之該閘極,該第二偏壓電路之該輸入端連接於該第二電 晶體之該閘極,該第一電晶體及該第二電晶體之該源極接 地’該第一電晶體之該閘極連接於該第一輸入端,該第一 電晶體之該汲極連接於該第三電晶體之該汲極,該第二電 曰曰體之該閘極連接於該第二輸入端,該第二電晶體之該汲 極連接於該第四電晶體之該汲極,該第三電晶體之該閘極 連接於該第三電晶體之該汲極,該第四電晶體之該閘極連 接於該第三電晶體之該閘極,該第三電晶體及該第四電晶 體之該源極連接於一電源,該第四電晶體之該沒極輸出該 輸出電昼位階。第16頁 571513 六、申請專利範圍 1 0.如申請專利範圍第8項所述之位階轉換器,其中該轉換 電路包含: 一第一輸入端,用以輸入該輸入電壓位階; 一第二輸入端,用以輸入反相之該輸入電壓位階; 其中,該第一偏壓電路之該輸入端連接於該第一電晶 體之該閘極,該第二偏壓電路之該輸入端連接於該第二電 晶體之該閘極,該第一電晶體及該第二電晶體之該源極接 地’該第一電晶體之該閘極連接於該第一輸入端,該第一 電曰曰體之該沒極連接於該第三電晶體之該沒極,該第二電 晶體之該閘極連接於該第二輸入端,該第二電晶體之該汲 極連接於該第四電晶體之該汲極,該第三電晶體之該閘極 連接於該第四電晶體之該汲極,該第四電晶體之該閘極連 接於該第三電晶體之該汲極,該第三電晶體及該第四電晶 體之該源極連接於一電源,該第四電晶體之該汲極輸出該 輸出電壓位階。 11 ·如申請專利範圍第8項所述之位階轉換器,其中該轉換 電路包含: 、 輪入端’用以輸入該輸入電壓位階; 其中’該第一偏壓電路及該第二偏壓電路之該輸入端 ,接於該第一電晶體之該閘極,該第一電晶體及該第二電 =體,ΐ源極接地,該第一電晶體之該閘極連接於該輪入 g ’该ΐ 一電晶體之該汲極連接於該第三電晶體之該汲 亟’该第二電晶體之該閘極連接於該第二電晶體之該基第17頁 571513 六、申請專利範圍 極,該第二電晶體之該汲極連接於該第四電晶體之該汲 極,該第三電晶體之該閘極連接於該第三電晶體之該汲 極,該第四電晶體之該閘極連接於該第三電晶體之該閘 極,該第三電晶體及該第四電晶體之該源極連接於一電 源,該第四電晶體之該汲極輸出該輸出電壓位階。 1 2 β如申請專利範圍第9、1 0或11項所述之位階轉換器,其 中該第一偏壓電路包含一反相器。 1 3.如申請專利範圍第9、1 0或11項所述之位階轉換器,其 中該第二偏壓電路包含一反相器。 1 4. 一種位階轉換器,係用於薄膜電晶體液晶顯示器,包 含: 一轉換電路,用以將一輸入電壓位階轉換成一輸出電 壓位階,包含: 一第一輸入端,用以輸入該輸入電壓位階; 一第二輸入端,用以輸入反相之該輸入電壓位 階; 一第一電晶體,係為一 η通道薄膜電晶體,包含 一源極、一没極、一閘極及一基極; 一第二電晶體,係為一 η通道薄膜電晶體,包含 一源極、一^及極、一^甲1極及一基極; 一第三電晶體,係為一 Ρ通道薄膜電晶體,包含第18頁 571513 六、申請專利範圍 一源極 一源極 一第 壓,包含 沒極及一閘極; 第四電晶體,係 沒極及一閘極; 偏壓電路,用以 輸入端及一輸出 一第二偏壓電路,用以 壓 包含一輸入端及一輸出其中, 體之該閘極 晶體之該閘 電晶體之該 二電晶體之 輸入端,該 該第一偏壓電路 該第 極,該 基極, 該基極 第二電 二偏壓電 第一偏壓 呑亥弟-一偏 ,該第一 晶體之該 以及 為一 p通道薄膜電晶體,包含 對該第一電晶體之該基極偏 端;以及 對該第二電晶體之該基極偏 端; 之該輸入端連接於該第一電晶 路之該輸入端連接於該第二電 電路之該輸出端連接於該第一 壓電路之該輸出端連接於該第 電晶體之該閘極連接於該第一 閘極連接於該第二輸入端。 1 5·如申請專利範圍第丨4項所述之位階轉換器,其中該第 一電晶體及該第二電晶體之該源極接地,該第一電晶體之 該没極連接於該第三電晶體之該汲極,該第二電晶體之該 汲極連接於該第四電晶體之該汲極,該第三電晶體之該閘 極連接於該第三電晶體之該汲極,該第四電晶體之該閘極 連接於泫第三電晶體之該閘極,該第三電晶體及該第四電 晶體之该源極連接於一電源,該第四電晶體之該汲極輸出 該輸出電壓位階。 1 6 ·如申請專利範圍第丨4項所述之位階轉換器,其中該第第19頁 571513六、申請專利範圍 一電晶體及該第二電晶體之該源極接地,該第一電晶體之 該沒極連接於該第三電晶體之該汲極,該第二電晶=之該 >及極連接於該第四電晶體之該汲極,該第三電晶體之該^ 極連接於該第四電晶體之該汲極,該第四電晶體之該^極 連接於該第三電晶體之該汲極,該第三電晶體及該第四電 晶體之該源極連接於一電源,該第四電晶體之該汲極輪^ 該輸出電壓位階。 1 7·如申請專利範圍第i 5或1 6項所述之位階轉換器,其中 該第一偏壓電路包含一反相器。 18·如申請專利範圍第15或16項所述之位階轉換器,其中 該第二偏壓電路包含一反相器。第20頁
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW091124958A TW571513B (en) | 2002-10-25 | 2002-10-25 | Level shifter with body-biased circuit |
US10/691,530 US7123236B2 (en) | 2002-10-25 | 2003-10-24 | Level shifter with body-biased circuit |
JP2003365809A JP4162569B2 (ja) | 2002-10-25 | 2003-10-27 | バックゲート・バイアス回路を備えたレベル・シフタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW091124958A TW571513B (en) | 2002-10-25 | 2002-10-25 | Level shifter with body-biased circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
TW571513B true TW571513B (en) | 2004-01-11 |
Family
ID=32466560
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW091124958A TW571513B (en) | 2002-10-25 | 2002-10-25 | Level shifter with body-biased circuit |
Country Status (3)
Country | Link |
---|---|
US (1) | US7123236B2 (zh) |
JP (1) | JP4162569B2 (zh) |
TW (1) | TW571513B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104616618A (zh) * | 2015-03-09 | 2015-05-13 | 京东方科技集团股份有限公司 | 移位寄存器单元、移位寄存器、显示面板及显示装置 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7893719B2 (en) | 2005-06-15 | 2011-02-22 | Ati Technologies, Ulc | Apparatus and methods for self-biasing differential signaling circuitry having multimode output configurations for low voltage applications |
US7253663B2 (en) * | 2005-06-15 | 2007-08-07 | Ati Technologies Inc. | Apparatus and methods for self-biasing differential signaling circuitry having multimode output configurations for low voltage applications |
JP2008009063A (ja) | 2006-06-28 | 2008-01-17 | Sanyo Electric Co Ltd | 電圧調整回路 |
US7880550B2 (en) * | 2009-06-12 | 2011-02-01 | Freescale Semiconductor, Inc. | Voltage translation using feedback to adjust output voltage range |
JP5530344B2 (ja) * | 2010-12-08 | 2014-06-25 | ルネサスエレクトロニクス株式会社 | レベルシフト回路及びそれを備えた駆動回路 |
US9209819B2 (en) | 2012-09-26 | 2015-12-08 | Freescale Semiconductor, Inc. | Phase locked loop with burn-in mode |
US8766680B2 (en) | 2012-09-26 | 2014-07-01 | Freescale Semiconductor, Inc. | Voltage translation circuit |
US8558591B1 (en) | 2012-09-28 | 2013-10-15 | Freescale Semiconductor, Inc. | Phase locked loop with power supply control |
CN116978332B (zh) * | 2023-08-15 | 2024-07-09 | 禹创半导体(深圳)有限公司 | 一种电压转换电路及驱动装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6222395B1 (en) * | 1999-01-04 | 2001-04-24 | International Business Machines Corporation | Single-ended semiconductor receiver with built in threshold voltage difference |
JP2002280895A (ja) * | 2001-03-22 | 2002-09-27 | Matsushita Electric Ind Co Ltd | レベルシフタ回路、および画像表示応用機器 |
-
2002
- 2002-10-25 TW TW091124958A patent/TW571513B/zh not_active IP Right Cessation
-
2003
- 2003-10-24 US US10/691,530 patent/US7123236B2/en not_active Expired - Fee Related
- 2003-10-27 JP JP2003365809A patent/JP4162569B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104616618A (zh) * | 2015-03-09 | 2015-05-13 | 京东方科技集团股份有限公司 | 移位寄存器单元、移位寄存器、显示面板及显示装置 |
US10403228B2 (en) | 2015-03-09 | 2019-09-03 | Boe Technology Group Co., Ltd. | Shift register unit, shift register, display panel and display device |
Also Published As
Publication number | Publication date |
---|---|
US20040257327A1 (en) | 2004-12-23 |
JP2004145350A (ja) | 2004-05-20 |
US7123236B2 (en) | 2006-10-17 |
JP4162569B2 (ja) | 2008-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW496036B (en) | Voltage level shifter and display device | |
US6424219B1 (en) | Operational amplifier | |
TW571513B (en) | Level shifter with body-biased circuit | |
US20160189648A1 (en) | Goa circuit applied to liquid crystal display device | |
TW491988B (en) | Single-ended high voltage level shifters applied in TET-LCD gate drivers | |
TWI237947B (en) | Level transducing circuit | |
WO2020147306A1 (zh) | 耐压电平转换电路 | |
JP3179350B2 (ja) | レベルシフト回路 | |
CN100505017C (zh) | 转换电压位准电路以及方法 | |
US6225838B1 (en) | Integrated circuit buffers having reduced power consumption requirements | |
US7405596B2 (en) | Driver circuit | |
CN101101736B (zh) | 显示装置的驱动电路的输出电路与驱动方法 | |
US6043679A (en) | Level shifter | |
US10078992B2 (en) | Scan driving circuit having simple structure and high reliability | |
WO2011064917A1 (ja) | プッシュプル型駆動回路 | |
CN100492910C (zh) | 利用基极偏压的电平转换器 | |
JP5024760B2 (ja) | 信号レベル変換回路 | |
JP5671916B2 (ja) | シフトレジスタ | |
US7085177B2 (en) | Maximum swing thin oxide levelshifter | |
TWI286733B (en) | Amplifier circuit | |
Yoo et al. | Threshold voltage and mobility mismatch compensated analogue buffer for driver-integrated poly-Si TFT LCDs | |
JP2001111412A (ja) | 入力信号レベル変換回路及び液晶表示装置 | |
Lu | P‐22: A Low Power High Speed Class‐AB Buffer Amplifier for Flat Panel Display Signal Driver Application | |
US6876254B2 (en) | Dual amplifier circuit and TFT display driving circuit using the same | |
WO2022095503A1 (zh) | 电平移位电路以及集成电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |