TW571318B - Integrated memory with row-access-controller to activate and precharge the row-lines and method to operate such a memory - Google Patents

Description

571318 五、發明説明（1) 本發明涉及一種具有記憶胞陣列之積體記憶體，其 具有行線及列線；此種記憶體包括：各記憶胞，其分別 與各列線之一相連（以選取各記憶胞之一）且與各行線之 一相連以讀出或寫入一種資料信號；一種列存取控制器 ’用來驅動各列線之一以選取各記憶胞之一且用來控制 一種預充電過程以對各列線之一進行預充電◦本發明亦 涉及此種記憶體之操作方法。 此種記憶體通常具有一種記憶胞陣列，其包含各行 線及各列線。各記憶胞配置在行線和列線之相交點。爲 了選取其中一個記憶胞，則各記憶胞須分別與各列線中 之一相連。例如，各記憶胞中之選擇電晶體是由受驅動 之列線導電性地接通，然後可對所選取之相對應之記憶 胞之資料信號進行讀出或寫入。所選取之記憶胞因此是 與各行線中之一相連，藉此可讀出或寫入相對應之資料 信號。 在未驅動狀態時，列線通常預充電至預充電電位。 即，在資料信號讀出或寫入之後，相對應之已驅動之列 線藉由預充電過程而又預充電至預充電電位。此種預充 電過程之控制及各列線之一之驅動以選取其中一個記憶 .胞通常是藉由列存取控制器來進行。 特別是在同步記憶體（所謂SDRAM或SGRAM)中，由 於較高之操作頻率（時脈速率）之需求增加，則資料處理 速率持續地上升。各別記憶胞存取所需之存取時間因此 逐漸縮短。於是像先前一樣可確保：一種已確定之最小 571318 五、發明説明（2) 時段（其中須驅動一條列線以對資料信號進行讀出或寫 入）已被遵循。此種最小之時段實際上大部份是與下述 情況有關，即：列線之長度及其相關之電容性負載。 預充電過程通常藉由施加一種所謂預充電命令作爲 起始，在進行列存取之前或期間施加此種預充電命令。 因此，基本上此種預充電命令會造成太早之預充電，即 ，在最小之時段消逝之前相關之列線已預充電。若此種 最小之驅動時段違反了列線中之一，則在資料信號讀出 或寫入時這樣會造成資料損耗。 本發明之目的是提供一種本文開頭所述形式之積體 記憶體，這樣可確保：在資料信號讀出或寫入時可遵守 列線之最小驅動時段而與列線何時被驅動及/或讀出過 程或寫入過程持續多久都沒有關係。 此外，本發明之目的是提供上述積體記憶體之操作 方法’藉此可確保：在資料信號讀出或寫入時可遵守列 線之最小驅動時段。 上述目的就積體記憶體而言是以本文開頭所述形式 之積體記憶體來達成，其|空制單元包含：第一輸入端， 其是與已解碼之預充電命令用之信號端相連，此種預充 電命令可觸發一條列線之預充電過程；第二輸入端，其 是與此種信號（其指出：資料信號之讀出或寫入已結束） 用之信號端相連；第三輸入端，其是與此種信號（其含 有時段之資料）用之信號端相連，此時段中一種受驅動 之列線被驅動；以及一個輸出端，其是與列存取控制器 -4- 571318 五、發明説明（3) 相連，使輸出信號輸出以觸發一條列線之預充電過程。 就方法而言，上述目的是以一種具有下述特徵之方 法來達成： 一在tf、體之一個接點施加一'種待驅動之列線用之 預充電命令，其可觸發一種預充電過程， 一藉由列存取控制器來驅動該待驅動之列線以選取 各記憶胞之一， 一由記憶胞中讀出所選取之記憶胞之資料信號或使 此資料信號寫入記憶胞中， 一已受驅動之列線之預充電過程是由列存取控制器 所觸發，若資料信號之讀出或寫入已結束且一種 確定之時段（其中此列線至少將被驅動）自驅動之後 已消逝， —已受驅動之列線在預充電過程觸發之後已預充電。 藉由本發明可確保：在資料信號讀出或寫入時可遵 守一條待驅動之列線之最小驅動時段。只有當記憶胞已 完全存取之後且最小之驅動時段已過去時，則已驅動之 列線之預充電過程才被觸發。即，在讀出或寫入之後須 以列線之預充電過程來進行等候直至驅動時段過去爲止 ’這與等候直至資料信號讀出或寫入結束時爲止，這與 §買出過程式寫入過程持續多久無關。此外，在進行預充 電日寸進丫了寺ί丨矢直至貸料丨目號i買出或寫入結束時爲止。這 與相對應之列線何時被驅動是無關的。已驅動之列線之 預充電過程可有利地以自我調整之方式來進行。 本發明可有利地應用在同步記憶體中，其具有時脈信 號用之接點，時脈信號用作同步記憶體之操作頻率。在 571318 五、發明説明（ 4 ) 讀 出 •或寫入過程結束之後藉由預充電過程之自我調整 之 控 制 方 式 ， 則 可 防 止 : 例 如二個時脈週期須導入一種 安 全 間 距 J 使 不 會 違 反 最 小 之驅動時段。因此，在操作 頻 率 增 大 且 對 積 體 記 憶 體 之 需求複雜化時，則待處理之 資 料 之 頻 帶 寬 會 大 大 地 受 到 限制。藉由本發明，則可利 用 此 種 預 充 電 來 進 行 等 候 — 段時間直至類似之驅動時段 消 逝 爲 止 ， 因 此 在 隨 後 之 時 脈週期中可直接觸發一種預 充 電 過 程 〇 在本 發 明 之 方 法 之 實 施 形 式中，依序施加多個預充 電 命令 以 便 對 各 別 之 列 線 進 行預充電；因此，在各別之 待 驅 動 之 列 線 之 不 同 之 驅 動 時間點時可使各別之列線產 生 不 同 順 序 之 預 充 電 過 程 〇 於是可儲存這些即將預充電 之 列 線 之 位 址 ， 依 據 所 儲 存 之位址來決定此種各別列線 即 將 預 充 電 之 順 序 〇 在 此 種 積 體 記 憶 體 之 實 施 形式中，控制單元是與位 址 信 號 用 之 接 點 相 連 以 便 對 各列線之一進行定址。控制 單 元 含 有 記 憶 電 路 以 儲 存 此 種即將由位址信號所選取之 列 線 〇 在本 發 明 之 記 憶 體 之 其 它 形式中，此記憶電路具有 一 種 移 位 暫 存 器 y 藉 此 可 利 用各別之預充電命令使多條 可 CB巳 进 取 之 列 線 之 位 址 信 號 串 列地被讀入。位址信號之發 出 是 以 與 位 址 信 號 讀 入 時 相 同之順序來進行。藉由列存 取 控 制 器 因 此 可 對 相 對 應 之 列線進行預充電。此輸出信 號 依 據 移 位 暫 存 器 所 發 生 之 -1 位址信號來觸發相對應之列 6-

571318 五、發明説明（5 ) 線之預充電過程。即，依據位址信號藉由列存取控制器 來觸發相對應之列線之預充電過程。 驅動時段（此時已驅動之列線被驅動）例如藉由列存取 控制器來決定。在本發明之記憶體之實施形式中此控制 單元之第三輸入端是與列存取控制器相連。一種資訊由 列存取控制器傳送至此控制單元。依據此種資訊在寫入 或讀出過程之後來決定所選取之列線之預充電時間點。 在本發明之記憶體之其它實施形式中，此記憶體具 有中央控制元件以控制記憶胞之存取。此中央控制元件 是與控制單元之第一和第二輸入端相連。即，已解碼之 預充電命令及此種信號（其指出：資料信號之讀出或寫 入已結束）是由中央控制元件傳送至控制單元。中央控 制元件另外又控制此種已選取之記憶胞之資料信號之讀 出或寫入。 在本發明之其它實施形式中，各記憶胞組合成列單 元，其含有多條列線。各列單元之一分別受驅動以選取 各記憶胞之一且對此列單元進行預充電過程。因此，各 記憶胞之可驅動之列單元用之預充電命令施加至此記憶 體之接點（例如，控制單元之第一輸入端）。若資料信號 之讀出或寫入已結束且最小時段（其中至少此列單元被 驅動）自從驅動以來已消逝，則須觸發此種已驅動之列 單兀之預充電過程。各記憶胞之列單兀例如是一種儲存 區，其稱爲所謂記憶排（bank)。 本發明可用在多種形式之積體記憶體，其具有列線 •Ί- 571318 五、發明説明（6 ) 以選取資料信號讀出或寫入時所用之記憶胞。 本發明以下將依據圖式中之實施例來詳述。圖式簡 單說明： 第1圖係本發明積體記憶體之實施形式。 第2圖係積體記憶體之實施形式之細部圖。 第3圖係進行本發明之方法之流程圖。 第1圖是積體記憶體之實施形式，其具有記憶胞陣 列5(其包含行線BL及列線WL)。各記憶胞MC分別配 置在行線BL及列線WL之交點。各記憶胞MC分別與 列線WL之一相連以選取各記憶胞MC之一。若各記憶 胞分別具有一個記憶電容及一個選擇電晶體，則列線 WL分別與記憶胞MC之相對應之選擇電晶體之控制端 相連。爲了讀出或寫入資料信號DA，則相對應之記憶 胞MC須與一條行線BL相連。資料信號DA之讀出或 寫入例如是由行存取控制器3所控制。 此記憶體另外具有列存取控制器2用來驅動一條列 線WL以選取一個記憶胞MC。列存取控制器2另外用 來控制一種預充電過程使一條列線WL被預充電。列線 WL在一種實施形式中組合成列單元或記憶排BNK。 爲了對記憶胞進行存取，則所選取之記憶胞之位址 ADR須施加至中央控制元件4，其用來控制記憶胞之存 取。藉由列存取控制器來驅動此種已定址之列線。藉由 相對應之行線之定址來選取此種即將選取之記憶胞，其 資料信號DA經由行存取控制器3而讀出或寫入。爲了 571318 五、發明説明（7 ) 控制此種記憶胞存取’則列存取控制器2及行存取控制 器3須與中央控制元件4相連。 第3圖是進行此種操作方法之流程圖。爲了起始此 種記憶胞存取，則一種所謂集束（Burst)命令須施加至 中央控制元件4，其可觸發一種記憶胞存取且另外含有 ”預充電命令VB(所謂”Auto-precharge”），’以用於相關之 列線WLk或相關之列單元BNKi (記憶排）中。藉由施加 此種預充電命令VB而觸發預充電過程。在下一步驟中 藉由列存取控制器2來驅動該待驅動之列線WLk或列 單元BNKi以選取各記憶胞之一。然後由記憶胞中讀出 所選取之記憶胞之即將讀出之資料信號DA。 因此可觸發此種已驅動之列線W L k或列單元B N K i 之預充電過程，則此時須符合二種條件。其一是資料信 號之讀出必須結束。這藉由信號B S T來表示，此信號 B S T例如由中央控制元件4依據第1圖而產生。此外， 一種固定之時段tmin須已消逝，此期間2己驅動之列 線WLk或列單元BNKi至少是可驅動的（列線或列單元 之最小之驅動時段）。追例如是與列線之各別之長度或 其各別之電容性負載有關。已驅動之列線WLk之驅動 時段之相關之資訊藉由信號tR來傳送。只要此信號tR 顯示：此時段（此時受驅動之列線W L k或列單元B n K i ~已被驅動）大於最小之驅動時段tm i η，則已驅動之列線 WLk或列單元BNKi之相對應之預充電過程被觸發。已 驅動之列線WLk或列單元BNKi在預充電過程被觸發 571318 五、發明説明（8 ) 之後預充電至預充電電位VP。 爲了控制此種操作方法，則第1圖之積體記憶體具 有一種控制單元1，其第一輸入端11是與已解碼之預 充電命令VB用之信號端相連。在本實施形式中，預充 電命令VB由中央控制元件4所產生，此元件4因此與 控制單元1之第一輸入端1 1相連。控制單元1之第二 輸入端12是與信號BST用之信號端相連。信號BST在 本實施形式中同樣由中央控制元件4所產生，此元件4 因此與控制單元1之第二輸入端1 2相連。此控制單元 1另具有第三輸入端丨3，其是與信號tR之信號端相連 。在本實施例中，此信號tR(其含有此時段之相關資訊 ，此時段中此列線WLk已被驅動）由列存取控制器2所 產生。列存取控制器2是與控制單元1之第三輸入端 1 3相連。控制單元另具有·一個輸出端1 4，其是與列存 取控制器2相連。輸出端1 4用來輸出此輸出信號A， 其藉由列存取控制器2而觸發此已驅動之列線WLk之 預充電過程。 第2圖是本發明之積體記憶體之詳細之實施形式。 此控制單元1含有一個記憶電路20以儲存此種即將選 取之列線WL或列單元BNK之位址信號RADR。控制 單元1是與定址用之位址信號RADR之信號端相連。 在一種操作方法中，例如依序施加多個預充電命令 VB以便對各別之列線WLk或列單元BNKi進行預充電 。然後使即將預充電之列線或列單元之位址RADR儲 -10- 571318 五、發明説明（9 ) 存在記憶電路20中。依據所儲存之位址RADR來決定 一種順序，依此種順序使各別之列線WLk或列單元 B N K i被預充電。 在本例子中，爲了簡單起見假設：此記憶體具有4 個列單元或記憶排BNK。因此須傳送一種2位元之位 址信號RADR。此信號RADR含有一種資訊，其被4個 記憶排所使用以進行記憶胞之存取。 記憶電路2 0在本例子中包含一個移位暫存器2 1，由 於各別之預充電命令VB使多個即將選取之列線WLk 或列單元BNKi之位址信號RADR串列地經由此移位暫 存器2 1而讀入。已解碼之預充電命令VB用作移位暫 存器2 1之時脈信號。 移位暫存器21例如是一種所謂FIFO (Fist In First Out)記憶體。在每一預充電命令VB中，其所屬之位址 信號RADR依時脈驅動方式而進入移位暫存器21中。 使用信號BST作爲輸出時脈信號，其顯示：各別之讀 出過程或寫入過程已結束。在每一輸出時脈信號BST 中，此記憶排BNKi (其恰巧結束·一種讀出-或寫入過程） 會被告知此控制器1 〇，即，此種儲存在移位暫存器2 1 中之位址信號R A D R之一種輸出已與該讀入過程相同 之順序而進行完成。由此可知：每一記憶胞存取所需之 各別之讀出-或寫入過程之期間（所謂Burst-長度）是一 樣長的。 由本例子中此記憶體具有4個記憶排BNK，則存在 -11- 571318 五 發明説明（1G ) 〜種4相位之信號tR。一種同步電路6連接於此控制 單元1之第三輸入端1 3之前使信號tR在時間上與積體 記憶體之時脈信號elk同步，此記憶體此處以同步記憶 體構成。即，此信號tR之4個部份信號是與時脈信號 elk同步以作進一步之應用。利用此種已同步之信號tR 及由記憶電路20所發出之位址信號rADR，則在控制 器1 〇中可產生該輸出信號A以觸發此4個記憶排 BNKi之一之預充電過程。由於每一記憶排BNKi都存 在一種特定之列存取控制器，因此存在一種4相位之輸 出信號A以觸發各別之預充電過程。此輸出信號a之 部份信號最後使一種相對應之記憶排BNKi所需之預充 電過程被觸發。 參考符號說明 1.....控制單元 2 · * * · •列存取控制器 3———— •行存取控制器 4 · —— · •中央控制元件 6———— •同步電路 10· · · · •控制器 11,12,13 · • · · •輸入端 14 · · · · • feij出端 20 · · · · •記憶電路 21 · · · · •移位暫存器 BL · · · ••行線 -12- 571318 五、發明説明（11 ) BNKi.....歹tl單元 MC.....記憶胞 WL, WLk.....歹ij 線 -13-

Claims (1)

1. 六、申請專利範圍 第90 1 1 2380號「具有列存取控制器之積體記憶體及其操 #方法」專利案 (9 2年4月修正） $申請專利範圍： I 一種積體記憶體，其特徵爲具有 -〜一種記憶胞陣列（5)，其包括行線（BL)及列線（WL)， 〜記憶胞（MC)，其分別與一條列線（WL)相連以選取〜 個記憶胞（MC )及與一條行線（BL )相連以讀出或寫 入一種資料信號（DA)， 〜列存取控制器（2)，用來驅動一條列線（WL)以選取〜 個記憶胞（MC)且用來控制一種預充電過程以便對〜 條列線（WL)進行預充電， 〜'控制單元（1 )，其包含 〜第一輸入端（1 1 )，其是與已解碼之預充電命令（VB) 用之信號端相連，此預充電命令（VB )可觸發一條列 線（WL)之預充電過程， 〜第二輸入端（1 2 )，其是與信號（BST )用之信號端相連 ’此信號（BST)顯不：一種資料信號（DA )之讀出或寫 入已結束， 一·第二輸入端（1 3 )，其是與信號（t R )之信號端相連， 其含有一種時段之相關資訊，此時段中一條列線 (WLk)已被驅動， 一輸出端（1 4 )，其是與列存取控制器（2 )相連，以輸出 571318 六、申請專利範圍 一種輸出信號（A )來觸發一條列線（W L )之預充電過程 〇 2.如申請專利範圍第1項之積體記憶體，其中此積體記 憶體包含一種中央控制元件（4 )以控制記憶胞之存取， 此單元（4 )是與控制單元（1 )之第一輸入端（1 1 )及第二 輸入端（1 2 )相連。 3·如申請專利範圍第1項之積體記憶體，其中此列存取 控制器（2 )是與控制單元（1 )之第三輸入端（1 3 )相連。 4. 如申請專利範圍第1至第3項中任一項之積體記憶體 ，其中此控制單元（1 )是與位址信號（RADR )之信號端相 連以對一條列線（W L )進行定址且含有一種記憶電路（2 0 ) 以儲存這些即將選取之列線（WLk )之位址信號（RADR )。 5. 如申請專利範圍第4項之積體記憶體，其中 一此記憶電路（20 )含有一種移位暫存器（2 1 )，由於各 別之預充電命令（VB )而使多條即將選取之列線（WLk ) 之位址信號（RADR )串列地經由此移位暫存器（2 1 )而 讀入，且藉此而使位址信號（RADR )之輸出是與輸入 相同之順序來進行， 一此控制單元（1 )之輸出信號（A )依據此種由移位暫存 器（2 1 )所發出之位址信號（R ADR )來觸發一條列線（WL ) 之預充電過程。 6. 如申請專利範圍第1或2項之積體記憶體，其中此積 體記憶體設有一種時脈信號（c 1 k )用之接點而成爲同步

   571318 I —年月 六、申請專利範圍 記憶體。 7.如申請專利範圍第6項之積體記憶體，其中一種同步 電路（6 )連接於此控制單元（1 )之第三輸入端（1 3 )之前 使第三輸入端（1 3 )上所施加之信號（t R )在時間上可與 時脈信號（c 1 k )同步。 8·—種積體記憶體之操作方法，其包含 一記憶胞陣列（5 )，其包括行線（BL )及列線（WL )， 一記憶胞（MC )，其分別與一條列線（WL )相連以選取一 個記憶胞（MC)及與一條行線（BL)相連以讀出或寫 入一種資料信號（DA )， 一列存取控制器（2 )，用來驅動一條列線（WL )以選取一 個記憶胞（MC)且用來控制一種預充電過程以便對一 條列線（WL)進行預充電， 其特徵爲： 一在記憶體之接點（1 1 )上施加一種待驅動之列線（WLk) 用之預充電命令（VB )，其可觸發該預充電過程， 一藉由列存取控制器（2 )來驅動該待驅動之列線（WLk ) 以選取一個記憶胞（MC)， 一所選取之記憶胞之資料信號（DA )由記憶胞中讀出或 寫入記憶胞中， 一已驅動之列線（WLk )之預充電過程藉由列存取控制器 (2 )而被觸發’若此資料信號（DA )之讀出或寫入已結 束且若一種已確定之時段（tnnn)(此時列線（WLk)至 571318 I

   六、申請專利範圍 少是可驅動的）由驅動以來已消逝， 一已驅動之列線（WLk )在預充電過程被觸發之後即進行 預充電。 a如申請專利範圍第8之方法，其中 一依序施加多個預充電命令（VB )以對各別之列線（WLk ) 進行預充電， 一儲存這些即將預充電之列線（WLk )之位址（RADR )， 一依據所儲存之位址（RADR )來決定一種順序，各別之 列線（WLk)依此種順序而被預充電。 10.如申請專利範圍第8或第9項之方法，其中 一各記憶胞（MC )組合成列單元（BNK )，其含有多條列線 (WL)， 一施加各記憶胞之一種待驅動之列單元（BNK i )用之預 充電命令（VB)， —驅動該待驅動之列單元（BNK 1 )以選取一個記憶胞（MC ) —觸發該已驅動之列單元（BNK i )所需之預充電過程， 若此資料信號（DA)之讀出或寫入已結束且一種時段 t m 1 η (此時列單元（BNK 1 )至少是可驅動的）由驅動開 始已消逝， 一已驅動之列單元（BN1U)在預充電過程觸發之後進行 預充電。