TW561686B - Phase demodulator, symbol clock recovering circuit and its method - Google Patents

Description

561686 五、發明說明（1) 【發明背景】 及其方t月K:t二種相位解調器、符號時序回復電路 變技術之TDMA李絲ί 一 ^利用於使用7"/4 —DQPSK基頻解調 其方=之™A糸統中的相位解調器、符號時序回復電路及 ligJi術之描^ 按，就數位無線基頻解調變技術而古，/4 頻解調變技術乃A堂自$枯#夕 。冗/4 DQPSK基 $銳斗i :馮吊見之技術之一，該π/4-DQPSK基頻解 =、1術^别係廣泛地被使用於如北美的吖此與以以系 、、先、或日本的PDC與PHS等系統中。此外，就 頻解調變技術而t，視堂孫头田 , 土 j文仪町阳。，通㊉係利用一相位解調器來進行，習 ^相位解調器係如圖i所示，其係為—包含有—符號^ ίΓΛ電八路15之相位解調器1 ’如該圖所示，該相位解調 益1尚包含一射頻電路u、一類比數位轉換器12、一匹配 濾波器1 3、及一相位差產生電路丨4。 其中，該射頻電路11係用以接收一類比高頻訊號並將 其轉換成一類比中頻訊號；該類比中頻訊號係再經該類比 數位轉換器1 2及匹配濾波器1 3之轉換與濾波進而產生_同 相（in-phase) §fl 號I、及一正交（quadrature)訊號q， 而言該同相訊號I、及正交訊號Q係分別為一帶有正負號^ 數位訊號；該相位差產生電路1 4係依據同相訊號I及正^ 訊號Q來求取一相位差△ 0 ;該符號時序回復電路丨5則依 據該相位差產生電路1 4所輸出之相位差來進行符號時序回 561686 五、發明說明（2) 復。

=承上所述’習知符號時序回復電路1 5為計算一符號之 最佳取樣點’通常係先要藉由上述相位差產生電路丨4求取 一相位差△ Θ ’，以供該符號時序回復電路丨5利用，該符號 時序回復電路1 5再藉由相位差△ 0來計算出最佳取樣點， 據以進行符號時序回復。此種技術係可見於美國專利第4, 941，155號所示之内容。就該專利所揭示之内容而言，其 2為：其在求取最佳取樣點時，必須於極座標與Η直角 間進仃多次的數學運算轉換，且其在求取相位差△ $ 二亦必須經過複雜的運算過程…匕將會導致執行時間的 增加。 點過程中簡化運 題。此外，如何 電路，進而簡化 ^ 有鑑上述缺點，如何在尋求最佳取樣 ^步驟，進而縮短運算時間實為一重要課 簡化最佳取樣點之運算、簡化運算所需之 相位解調器之構成亦為一重要課題。 【發明概要】 本發明之一目的在於提供一 之運算渦轺，4二W 1 . ^ j間化哥求最佳取樣點

方法。 Ί之付號吩序回復電路及其 本發明之另一目的在於提供一 點之運管逬铲 、#二斤 ’、種了間化尋求最佳取樣 您連斤過耘，進而簡化運算所需電路之。

而’本發明之一转料在妲彳 4位解凋态 之運算過轺，品-r 士 a μ T…、y貝進行相位差△ θ 咬异幻％，而可直接利用相鄰 叫们付號之數位同相訊號分

561686 五 發明說明（3) ____ ，與數位正交訊號分量來求取最佳 電路及其方法。 m ”，占之付唬時序回復 本發明之另一特徵係提供一種盔 :算過程’而可.直接利用相鄰兩符號：數：二7之 與數位正交訊號分量來求取最佳取樣點之相位量 【較佳實施例之詳細說明】 以下係#照圖式來具體說明本發明之較佳實施例。 時序回複方法

本發明之符號時序回復方法係可在無須計算訊號波 (Signal wavef0rm)之相位及相位差下，而可將一利用冗 /4 - DQPSK 調變技術（modulation technology)所產生之符 號時序（symbol timing)進行回復（rec〇ver)。更詳而言

之，本發明之符號時序回復方法係可在無須計算訊號波 (signal waveform)之相位與相位差下，直接利用相鄰兩 符號（symbol )之數位同相訊號分量及數位正交訊號分量來 哥找一付號週期中之一最佳取樣點（best or optimal s a m p 1 i n g p o i n t ) ’進而依據該最佳取樣點來進行符號時 序回復。 在具體說明本發明之符號時序回復方法之前，要先說 明的是，於本實施例中，每一叢（burst)訊號係包含有M個 符號（symbol);且每一符號（Symb〇l)中係包含有N個取樣 點（sampl ing points)，其中Μ、N係分別為一正整數。此 外，I 〔kN+i〕 、Q〔kN+i〕係分別表示某一符號中之某一

第6頁 561686 五、發明說明（4) 取樣點所對應的數位同相訊號分量及數位正交訊號分量， 以下簡稱為I〔 η〕 、Q〔 η〕，其中，i、k係分別為整數， 且0 SM-l，l<i 。又，I〔（kN+i)-N〕、q 〔（kN + i)-N〕係分別表示相對於某一符號之前一符號中之 某一取樣點所對應的數位同相訊號分量及數位正交^铲八 量，以下簡稱為Id〔n〕 、Qd〔n〕，其中，i、 °為^刀 數，且0 S k S Μ- 1 ’ 1 < i $ N。此外，對於同—取樣點: 鄰兩符號：言’其前一符號之某一取樣點所對二 相訊唬分量及數位正交訊號分量亦可分別表示° 〔n-N〕、Q〔n-N〕’ 亦即Id〔n〕 為 Q〔 n-N〕。 J、〔 η〕= 如圖2所示，本發明之符號 亡=符號之正交訊號分量的乘積门：二口的= ΐ(Χ〔η〕），同時，將該相鄰又^第一轉換分 分量與目前符號的正交訊卢八旦:别一付就的同相訊號 訊號分量與前一符號之正交u:u減去目前符號之同相 二轉換分量(Υ〔η〕），若以數的乘積，以獲致一第 χ〔η卜I〔mId [n]fQ Λ 則可表示為： 再於步驟22中，將該第一轉：二匕〕;·. .·.(Η) 加上該第二轉換分量（γ〔 η 、、/里（χ〔η〕）之平方值 η〕+γ2

值’若令轉換值為R2〔 η〕時，上，方，’以獲致-轉換 〔η〕……（lc) ; ln J 561686 五、發明說明（5) 於步驟23中，係針對 之轉換值加總，以獲致一H +將同-取樣點所對應 系。十值’若令累古+ ^會為F g丰，則 ^ m .t ^ i ^ ~

Rs： ;. 於步驟2 4中’係比勒；φ ρ、+、、— H ^ 4： ? ^ -車又出上述禝數個累計值中之最 人者，彡亥敢大系值所餅施私+ &從， A # β ^ ^ 1 7對應於取樣點即是最佳取樣點。 虽最佳取樣點位置決定後，則可佑诚 、 义攸幻J依據该最佳取樣點之位置 來調整時序，以正確地進行符號時序回復。 以下係進一步說明為何可藉由最大累計值來決定最佳 取樣點之位置。 承上所述，由於I〔 η〕、Q〔 η〕係分別代表同相訊號 分量及正交訊號分量，因此，對於卜Q座標平面而言，該ί 〔n〕 、Q〔η〕之分量亦可分別表示成： I〔 η〕= r X cos θ n ......(2a)， 時，Id〔 η〕 、Qd〔 n〕係可分別表示為： Q [ η ] =r x sin 0n ......(2b)；其中 r2 = I2 + Q2。 此 id [ η ] (2c) η-Ν〕= r χ cos 0“ Φ

Qd〔n〕= Q〔n-N〕二 r xsin0n-N ......(2d); 若將上述式（2a)、（2b)、（2c)、（2d)代入上述式 (1 a)、（ 1 b )時，則 X ( η ] = r2 cos θη · cos 0n.N + r2sin · sin ......(3a)， Y [n 3 = r2sin θη · cos <9n_N - r2 cos θη · sin θη.

第8頁 561686 五 、發明說明（7) modu1e) 354，其中 該轉換值產生雷跋π 樣點之同相訊號分量 」、'兩相鄰符號中之同一取 點之轉換值號分量來產生—對應該取樣 係包含-第-運算電路m轉換值產生電路如 該第-運算電=主i:第二運算電路⑸2。 器、及兩個加法器所構成係二=固延遲器、四個乘法 正交訊號分量Q〔 n〕來分；=相5fl遽分量I〔 η〕及 及望曰 】產生一第一轉換分量η 卜轉換分ϊΥ〔η〕，其中該第 里X U〕、 =同一取樣點下，相鄰兩符號之同相二二"係等 =兩符號之正交訊號分量的乘積，立數;；”乘積加 ^(la)所示；又，該第二轉換分針= :如上 取樣點下，相鄰雨饺哚乂 」係等於在同一 符號的正交訊_ 乂 e ^接:一付號的同相訊號分量與目前 前_ =又5咖1乘積減去目前符號之同相訊號分量盘 寸唬之正交訊號分量的乘積，其 里/、 式（1 b)所示； 、妖干建异式係如上述 構成第mi要由兩個乘法器及-加法器所 :依據上述第-轉換分量X〔 η〕及第二轉換 〕來產生一轉換值R2〔η〕，而該轉換值R2 、刀里γ 轉換为ϊΧ U〕之平方值加上該第二轉換分量υ J之平方值，其數學運算式係如上述式（lc)所示 此外，該選擇電路352係電連於該轉換值產生=路 ’用以接收該轉換值產生電路351所輪出之轉換值於 L 11〕’並依據取樣點之順序將該轉換值R2〔 n〕依序輸 561686

出’於本貫施例中，該選擇電路352係為一解多工器 (demultiplexer)； 該等累加器3 5 3係用以分別接收來自該選擇電路3 5 2所 輪出之各取樣點所對應之轉換值，其中，該等累加器353 之個數係相同於每一符號取樣點個數，於本實施例中，每 :符號之取樣點之個數係為25點，亦即N = 25。每一累加器 ，用以累加兩相鄰符號中之同一取樣點之轉換值，以獲致 母一取樣點所對應之累計值F i ;再者，

该比較模組354係電連於該等累加器353，用以接收該 等累加器353所輸出之累計值，並將其分別加以比較，以 ，致其中之最大累汁值’該最大累計值所對應之取樣點即 疋最佳取樣點位置。如圖6所示，藉由比較模組354所輸出 之最佳取樣點位置P，再判斷該最佳取樣點座落於一符號 之那一區間’並藉此控制一鎖相迴路（p L l 3 5 5，來進行時 脈（Ckck)調整，據以針對接收訊號的符號時序正確地進 行回復（recover)。例如，在本實施例中，係先行設定最 =樣點位於-符號之第髮；取樣點上，當㈣以以

(tti)時，亦即該比較模組354所輸出之最佳取樣點位置p 位在一符號之前半區，則調快上述鎖相迴路3 5 5所輸出之 時脈（clock);反之，若p係（¾ ) <ρ$Ν時，則調慢上述 鎖相迴路355所輸出之時脈（clock)。 以下係本發明之符號時序回復電路的另一實施例。為

561686 五、發明說明（9) 簡化說明，與上述相同之元件係沿用上述圖號，且其說明 係予以省略。 如圖7所示’本發明之符號時序回復電路3 5亦可包含 一轉換值產生電路（transform value generation circuit)351、一運算電路3 5 6、複數個延遲電路（delay circuit) 357、及一比較模組（comparison module) 354。 於本實施例中，該運算電路3 5 6係可為一加法器，其 係用以將相鄰符號間同一取樣點之轉換值相加。 該等延遲電路（del ay circuit ) 357係用以延遲轉換值 之輸出’該等延遲電路357之個數係等於每一符號中取樣 點之個數，於本實施例中，每一符號中取樣點之個數係為 2 5點。亦即，當取樣點所對應之轉換值經過一個符號時間 時’由第25個延遲電路357所輸出之第1取樣點之轉換值會 藉由該運算電路356與第26取樣點之轉換值相加，同理， 第2取樣點之轉換值會藉由該運算電路356與第27取樣點之 轉換值相加，以此類推，在總延遲時間係等於6 〇個符號的 時間時，每一延遲電路357即可輸出每一取樣點之轉換值 的累《十值’遠專累計值則可於上述比較模組（c 〇 m p a r i s 〇 η module) 354中加以比較，以獲致其中之最大累計值，該 最大累計值所對應之取樣點即是最佳取樣點位置。 在此值得一提的是，本實施例在圖7之比較模組354亦 會輸出最佳取樣點位置，並且如同圖6之實施例所述一般 先判斷該最佳取樣點座落於一符號之哪一區間，再藉此控 制一鎖相迴路（PLL) 35 5，來進行時脈（cl〇ck)調整，據以

561686 五、發明說明（10) 針對接收訊號的符號時 由上述可知，由於2確地造仃回復(recover)。 接利用同相訊號分量盘二明β之符號時序回復電路係可直 而無須如習知般地進Ρ =讯號分量來求取最佳取樣點， 座標運算轉換，且I :f座標與i_Q直角座標間之 因此，可縮短尋找最佳運算過程， 僳』之運异時間。 法。以ΐ:::::J發明之符號時序回復電路及其方 如圖二 t 相位解調器作說明。 31、-類比數發明之相位解調器3係包含-射頻電路 序回復電路35。由於慮波益33、及一符號時 匹配遽波器33之功能；類比數位轉換器32及 器12及匹配減^述射頻電路11、類比數位轉換 以省略。.:/ D 1此相同，因此，其詳細說明則予 發明之符號時序=Ϊ:二夺序回復電路35之功能係與本 省略。 口復電路相同’因此’其詳細說明亦予以 相所示可知’相較於習知相位解調器1，本發明之 二解調器3係減少一相位差產生電路“，其主要二係 位之符號時序回復電路35不需藉由相 ^轉換至極座標來求取最佳取樣點位置，而是直接利用 二匹配濾波器3 3所輸出之同相訊/ ^ 算最佳取樣點位置，所，，本發明之相位二可里 減少一相位差產生電路，據此，本發明之相位係可 第13頁 561686 五、發明說明（π) ---— 達到簡化最佳取樣點之運算過程，進而簡化運算所需 之目的。 开而 在詳細說明中所提出之較佳實施例僅為了易於說明本 發明之技術内容，而並非將本發明狹義地限制於該實施 例’在不超出本發明之精神及以下申請專利範圍之情況， 可作種種變化實施。

561686 圖式簡單說明 【圖式之簡單說明】 本發明之上述及其他目的、優點和特色由以下較佳實 施例之詳細說明中並參考圖式當可更加明白，其中·· 月 圖1係習知相位解調器之構成電路的方塊圖。 圖2係本發明之符號時序回復方法的流程方塊圖。 圖3係複數個叢訊號轉換成χ-γ平面之模擬圖，其中每 一叢訊號係包含60個符號（即Μ=6〇)，且每一 25個取樣點（Ν = 25) 〇 τ你已占 成說Γ圖係本發明之較佳實施例之符號時序回復電路的構 之轉換值產生電路之構成說明圖。 圖 圖係本發明之符號時序回復電路的另-構成方塊 圖 圖7係本發明之另一符 。 f 5虎時序回復電路的構成方塊 圖8係本發明之相位 n為的構成方塊圖。 標號說明】 ，發明之符號時序回復方法 相位解調器 v驟 射頻電路 類比數位轉換器 ㊇配濾波器 符號時序回復電路 561686

第16頁 圖式簡單說明 351 轉換值產生電路 3511 第一運算電路 3512 第二運算電路 352 選擇電路 353 累加器 354 比較模組 355 鎖相迴路 356 運算電路 357 延遲電路

Claims (1)

1. 561686 六、申請專利範圍 — 1 · 一種符號時序回復電路，係用以接收一同相訊號及一正 父訊號’並依據同相訊號分量及正交訊號分量來尋找、 出一符號週期中之一最佳取樣點（ideal sampl ing point)，包括： 了轉換值產生電路，係利用兩相鄰符號中之同一取樣 點之同相訊號及正交訊號來產生一對應該取樣點之轉， 值； ' 一選擇電路’係電連於該轉換值產生電路，用以接 該轉換值產生電路所輸出之轉換值，並依據取樣點之順 將該轉換值依序輸出； π 複數個累加器，係用以分別接收來自該選擇電路所輪 出之各取樣點所對應之轉換值，其中，該等累加器之個^ ^相同於取樣點個數，且每一累加器係用以累加兩相鄰符 ^中之同一取樣點之轉換值，以獲致每一取樣點所對應之 累計值；及 抑一比較模組，係電連於該等累加器，用以接收該等累 j态所輸出之累計值，並將其加以比較，以獲致一最大累 ^值’違最大累計值所對應之取樣點即是最佳取樣點。 中，> =f 1 ^圍第1項所述之符號時序回復電路’其 f符號日守序回復電路係更包含一鎖相迴路，該鎖相迴 糸藉由上述比較模組所之 樣點時 序調整，據以正確地進行時序回復。

   561686 六、申請專利範圍 3 ·如申請專利範圍第1項所述之符號時序回復電路，其 中’該轉換值產生電路係包含一第一運算電路、及一第二 運算電路，其中，該第一運算電路係依據同相訊號分量及 正交訊號分量，分別產生，第一轉換分量、及一第二轉換 分量；該第二運算電路係依據該第一轉換分量及第二轉換 分量來產生該轉換值。 4 ·如申請專利範圍第3項所述之符號時序回復電路，其 中，該第一轉換分量係等於在同一取樣點下，相鄰兩符號 之同相訊號分量的乘積加上該兩符號之正交訊號分量的乘 積；該第二轉換分量係等於在同一取樣點下，相鄰兩符號 之前一符號的同相訊號分量與目前符號的正交訊號分量乘 積減去目前符號之同相訊號分量與前一符號之正交訊號分 量的乘積；而該轉換值係等於該第一轉換分量之平方值加 上該第二轉換分量之平方值。 5 ·如申請專利範圍第1項所述之符號時序回復電路，其 中，該選擇電路係為解多工器。 6 ·如申請專利範圍第1項所述之符號時序回復電路，其 中，每一符號週期中係具有2 5個取樣點，亦即取樣速率為 符號速率的2 5倍。 7 · —種符號時序回復電路，係用以接收一同相訊號及一正

   第18頁 561686

   父汛’並依據同相訊號分量及正交訊號分量來尋找、輸 出^一付號週期中之一备你拘4装田u / . J 1 . < 敢佳取樣點（ideal sampling point)，包括： ρ δ 一轉換值產生電 點之同相訊號分量及 之轉換值； 路’係利用兩相鄰符號中之同一取樣 正交訊號分量來產生一對應該取樣點 一運算電路， 該轉換值產生電路 相加輸出； 係電連於該轉換值產生電路，用以接收 所輸出之轉換值，並將其與另一轉換值

   延遲遲電路，係分別串列連接，其最前與最… 該最德证湄:別電連於該運算電路，上述另一轉換值係d ^八 山“路所輸出，該等延遲電路經——定時間後， 、刀一剧 由取樣點對應之轉換值所累計之累計值；β 延遲；’係電連於該等延遲電路，用以接收該驾 ,g 出之累計值’並將其加以比較，以獲致一；I 點’。、β ，忒最大累計值所對應之取樣點即是最佳取樣

   中，σ坊=啼1範圍第7項所述之符號時序回復電路，其 路将二=k日寸序回復電路係更包含一鎖相迴路，該鎖相迴 序，i j述比較模組所輸出之最佳取樣點位置來進行時 斤调1，據以正確地進行時序回復。 如申明專利範圍第7項所述之符號時序回復電路，其

   第19頁 )61686 六、申請專利範圍 中，該轉換值產生I ^ 運算電路，其中，#路係包含一第一運鼻電路、及一第二 正交訊號分量，分^第—運算電路係依據同相訊號分量及 分量；該第二運算：產生-第-轉換分量、及-第二轉換 分量來產生該轉^值路係依據該第一轉換分量及第二轉換 中如兮申J月專結利範圍第9項所述之符號時序回復電路，：i： T，該第一轉拖八B -、 之同相訊铲分息二戛係等於在同一取樣點下，相鄰兩符號 乘積；兮第° - ί拖乘積加上該兩符號之正交1訊號分量的 $ > ^ Μ ΐ 一轉換分量係等於在同一取樣點下，相鄰兩符 乘籍 ί问相訊號分量與目前符號的正交訊號分量 味\ /旦之目前符號之同相訊號分量與前一符號之正交訊 =刀里的乘積；而該轉換值係等於該第一轉換分量之平方 值加上該第二轉換分量之平方值。 11 ·如申請專利範圍第7項所述之符號時序回復電路，复 中，該運算電路為加法器。 ” 1 2 ·如^申請專利範圍第7項所述之符號時序回復電路，其 中’每一符號週期中係具有2 5個取樣點，亦即取樣速率為 符號速率的2 5倍。 1 3· 一種符號時序回復方法，係依據相鄰兩符號之同相訊 號分量及正交訊號分量來尋找一符號週期中之一最佳取樣

   第20頁 561686 六 、申請專利範圍 ’包括以 在同一 積加上該兩 換分量，同 與目前符號 號分量與目 轉換分量； 將該第 方值，以獲 針對複 總，以獲致 比較出 應之取樣點 下步驟： :樣點下丄將相鄰兩符號之同相訊號分 符號之正交訊號分量的乘積，以獲致一 時，將該相鄰符號之前-符號的同相訊號：Ϊ 的正父訊號分量乘積減去之前一符號之同相= 前符號之正交訊號分量的乘積，以獲致一第1 二轉換分量之平 一轉換分量之平方值加上該第 致一轉換值； 數個符號，將同一取樣點所對應之轉換值加 一累計值；及 ' π 複數個累計值中之最大者，該最大累 即是最佳取樣點。 厅對 14·如申請專利範圍第1 3項所述之符號時序回復方法，其 號週期中係具有25個取樣點，亦即取樣速率為 #號逯率的2 5倍。 1 5 · —種相位解調器，係包含： ,、頻電路，係用以接收一類比南頻訊號並將其轉換 成一類比中頻訊號； 類比數位轉換器，係與該射頻電路電連接，用以接 收該類比中頻訊號，並將其轉換成數位訊號； 一匹配濾波器，係與該類比數位轉換器電連接，並依

   561686 六、申請專利範圍 據該數位訊號來產生一同相訊號、及一正交訊號； 一符號時序回復電路，係與該匹配濾波器電連接，並 依據該同相訊號分量及正交訊號分量來求取一最佳取樣點 位置。 1 6 ·如申請專利範圍第1 5項所述之相位解調器，其中，該 符號時序回復電路包括·· 一轉換值產生電路，係利用兩相鄰符號中之同一取樣

   點之同相訊號及正交訊號來產生一對應該取樣點之轉換 值； 一選擇電路，係電連於該轉換值產生電路，用以接收 該轉換值產生電路所輸出之轉換值，並依據取樣點之順序 將T2玄轉換值依序輪出； 複數個累加器，係用以分別接收來自該選擇電路所輪 出之各取樣點所對應之轉換值，其中，該等累加器之個數 ，相同於取樣點個數，且每一累加器係用以累加兩相鄰符 號中之同一取樣點之轉換值，以獲致每一取樣點所對應之 累計值；及 Μ

   W 一比較模組，係電連於該等累加器，用以接收該等累 ，器所輸出之累計值，並將其加以比較，以獲致一最大累 计值，該最大累計值所對應之取樣點即是最、佳取樣點。、 17. 符 如申請專利範圍第16項所述之相位解調器，其中， 號時序回復電路係更包含一鎖相迴路，該鎖相迴路係藉

   第22頁 561686 六、申請專利範圍 =上2比較模組所輸出之最佳取樣點 整，據以正確地進行時序回復。 置來進灯時序調 18·如申請專利範圍第16項所述之 轉換值產生電路係包含一第一運算電：二V其中軍，， 路，其中’該第-運算電路係依據同相訊J^電 兮箆-、蚕管帝 第轉換刀里、及一第二轉換分量； 一運异電路係依據該第一轉換分量及 ！來 產生該轉換值。 不符佚刀里來 1 9·如申請專利範圍第1 8項所述之相位解調器，其中，該 f σ轉，：1係等於在同一取樣點下，相鄰兩符號之同相 汛號分s的乘積加上該兩符號之正交訊號分量的乘積；該 ，，轉換分量係等於在同〆取樣點下，相鄰兩符號之前」 符=的同相訊號分量與目前符號的正交訊號分量乘積減去 目前符號之同相訊號分量與前一符號之正交訊號分量的乘 積；而該轉換值係等於該第一轉換分量之平方值加上該第 一轉換分量之平方值。 2 0 .如申請專利範圍第1 6項所述之相位解調器，其中，該 選擇電路係為解多工器。 21 ·如申請專利範圍第1 β項所述之相位解調器，其中，每 一符號週期中係具有2 5個取樣點’亦即取樣速率為符號速

   561686 六、申請專利範圍 率的2 5倍。

   1Ι·Ι 第24頁