TW561618B - Insulating gate type field effect transistor, semiconductor device and manufacturing method of insulating gate type field effect transistor - Google Patents

Insulating gate type field effect transistor, semiconductor device and manufacturing method of insulating gate type field effect transistor Download PDF

Info

Publication number
TW561618B
TW561618B TW091110534A TW91110534A TW561618B TW 561618 B TW561618 B TW 561618B TW 091110534 A TW091110534 A TW 091110534A TW 91110534 A TW91110534 A TW 91110534A TW 561618 B TW561618 B TW 561618B
Authority
TW
Taiwan
Prior art keywords
insulating film
gate
film
effect transistor
gate insulating
Prior art date
Application number
TW091110534A
Other languages
English (en)
Inventor
Shinichi Saito
Kazuyoshi Torii
Takahiro Onai
Toshiyuki Mine
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Application granted granted Critical
Publication of TW561618B publication Critical patent/TW561618B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition

Description

561618 經濟部智慧財產局員工消費合作社印製 A7 B7_五、發明説明（1 ) 【發明領域】 本案發明是關於絕緣閘型場效電晶體以及具有絕緣閘 型場效電晶體的半導體裝置。 【發明背景】 【習知技藝之說明】 使用矽的積體電路技術正以驚人的速度持續發展。伴 隨著微細化技術（Miniaturization )的進步’使元件（ Device )的尺寸被縮小，可將更多的元件集積於一個晶片內 ，其結果更多的功能被實現。同時藉由伴隨著元件的微細 化的電流驅動能力的提高與負荷電容的減少，使高速化被 達成。 場效電晶體的電流驅動能力的提高主要是因閘極絕緣 膜的薄膜化所造成。即使閘極絕緣膜被薄膜化，也並非電 源電壓僅降低抵銷被薄膜化的份。因此，反轉層被施加非 常高的電場。再者，爲了抑制伴隨著元件的微細化的短通 道效應（Short channel effect )，通道的雜質濃度升高也加 速高電場化。若反轉層被施加高電場的話，因在矽基板與 閘極絕緣膜的界面的凹凸（以下略記此爲〔基板凹凸〕） 使載子（Carrier)被散亂，故有遷移率（Mobility)下降的 難點。此外，不僅矽基板與閘極絕緣膜界面，在閘極絕緣 膜與閘電極之間的界面也有同程度以上的凹凸。而且，閘 極絕緣膜的膜厚所具有的大小略記爲〔閘極凹凸（Gate (請先閲讀背面之注意事項再填寫本頁) J--ti.
、1T # 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） 561618 A7 ___B7__ 五、發明説明（2 ) roughness) 〕 ° (請先閱讀背面之注意事項再填寫本頁) 因此，許多用以減小基板凹凸的硏究被進行。例如 曰本公開公報特開平5 - 3 4 3 3 9 1號、特開平 9 一 148543 號、特開 2000 — 235975 號等 記載有使用氧原子團（Radical oxygen)形成氧化膜的方法 。特開平1 0 — 2 2 3 8 8 8號揭示使用熱氧化膜與乾氧 化膜的疊層膜緩和基板凹凸的方法，特開平 1 1 一 1 7 6 8 2 8號揭示在除去自然氧化膜後，令低溫 氧化膜爲保護膜而塗佈後進行氧化處理的方法。 【發明槪要】 本案發明是提供使用極薄閘極絕緣膜的高遷移率的場 效電晶體。本案發明的其他目的是提供使用極薄閘極絕緣 膜的場效電晶體的載子遷移率的劣化小的閘極絕緣膜/閘 電極疊層構造。 如果列舉本案發明的主要形態，如以下所示。 本案發明的第一形態爲一種絕緣閘型場效電晶體，其 特徵爲： 經濟部智慈財產局員工消費合作社印製 令二氧化矽的電容率爲ε s i。2，閘極絕緣膜的電容 率爲ε。X時，令該閘極絕緣膜的物理膜厚的平均値爲t。x ’具有以式tE〇T=tcx. / £Si〇2所給予的_氧 化矽換算的閘極絕緣膜厚（t E。τ )爲2 n m以下的閘極 絕緣膜，且存在於一個場效電晶體的通道部分的上部的閘 極絕緣膜的物理膜厚的最大値與最小値的差（△)與該物 本紙張尺度適用中國國家標準（CNS) Α4規格（210X297公釐） ~ ~ " 561618 A7 B7 五、發明説明（3 ) 理膜厚的平均値（t。X )的比（△ / t。X )爲1 〇 %以下 〇 (請先閲讀背面之注意事項再填寫本頁) 此外，本案發明絕緣膜更詳細爲二氧化矽的閘極絕緣 膜或其他絕緣膜的情形，對於具有二氧化矽換算的閘極絕 緣膜的厚度（t E。T )爲2 n m以下的閘極絕緣膜的絕緣 閘型場效電晶體極爲有用。 本案發明的第二形態爲一種絕緣閘型場效電晶體，其 特徵爲： 令二氧化矽的電容率爲ε s i。2，閘極絕緣膜的電容 率爲ε。X時，令閘極絕緣膜的物理膜厚的平均値爲t。X， 具有以式tEOT^tax· / £ S i。2所給予的-氧化 矽換算的閘極絕緣膜厚（t E C T )爲2 n m以下的閘極絕 緣膜，存在於一個場效電晶體的通道部分的上部的閘極絕 緣膜的物理膜厚的分散（△ r s r )爲0 · 1 5 . ε。X / ε s i。2 n m 以下。此外，R S R 是取 Remort Surface Roughness的字首的略稱。 本案發明的第三形態爲一種絕緣閘型場效電晶體，其 特徵爲： 經濟部智慧財產局員工消費合作社印製 藉由利用最小二乘法以高斯分布配合存在於場效電晶 體的通道部分的閘極絕緣膜的物理膜厚的相關函數所得到 的閘極凹凸的相關距離Λ R S R的値爲Λ R s R < 1 . 〇 n m 或 Λ r s r > 2 . 5 n m。 本案發明的第四形態爲一種絕緣閘型場效電晶體，其 特徵爲： 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -6 - 561618 A7 B7 五、發明説明（4 ) 具有藉由具備比二氧化矽的電容率（esi〇2)還大的 電容率（ε。^)的高介電常數材料而形成的高介電常數聞 極絕緣膜，該高介電常數閘極絕緣膜保持非晶質·胃％彳犬態 ，或結晶粒分散存在於該高介電常數閘極絕緣膜@ @。 本案發明的第五形態爲一種絕緣閘型場效電晶ρ，其 特徵爲： 不具有浮置閘電極的絕緣閘型場效電晶體之巾_ 極絕緣膜正上方形成有平均物理膜厚爲8 n m以Τ 非晶 質質S i膜。 本案發明的半導體裝置是至少具有一個該諸形態的絕 緣閘型場效電晶體的半導體裝置。 與本案發明有關的半導體裝置的製造方法的代表例爲 一種絕緣閘型場效電晶體的製造方法，其特徵爲依次包含 在第一導電型的半導體基板的主表面區域的一部分， 隔著第一絕緣膜形成第一閘電極的製程； 在該半導體基板中植入具有第二導電型的高濃度雜質 區域，進行活化熱處理的製程； 在以第二絕緣膜覆蓋全面後，平坦化該第二絕緣膜的 表面，露出該第一閘電極的表面的製程； 除去該第一閘電極與第一絕緣膜的製程； 形成二氧化矽或氮氧化矽膜（Silicon oxynitride film) 作爲閘極絕緣膜的製程；以及 形成多晶S i作爲聞電極的製程。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) -If · 訂 經濟部智慈財產局員工消費合作社印製 -7 - 561618 A7 ____ B7_ 五、發明説明（5 ) 而且’一種絕緣閘型場效電晶體的製造方法，其特徵 爲·閘極絕緣膜形成後的最高熱處理溫度比該閘極絕緣膜 材料的結晶化溫度還低，極爲有用。 以下，以具體例詳細說明這些諸形態。 t ®式之簡單說明】 圖1是依照本案發明的第一實施例之絕緣閘型場效電 晶體的剖面圖。 圖2是顯示遷移率的絕緣膜的膜厚依存性的例子圖。 圖3是顯示遷移率的絕緣膜的膜厚誤差的振幅依存性 的例子圖。 圖4是顯示絕緣閘型場效電晶體的剖面圖。 圖5是顯示遷移率的絕緣膜的膜厚誤差的相關距離依 存性的圖。 圖6是顯示依照第一實施例之絕緣閘型場效電晶體的 製程順序的裝置的剖面圖。 圖7是顯示依照第一實施例之絕緣閘型場效電晶體的 製程順序的裝置的剖面圖。 圖8是顯示第一實施例中的遷移率的絕緣膜的膜厚依 存性的圖。 圖9是顯示第一實施例中的閘極絕緣膜的物理膜厚的 平均値與遷移率的關係的例子圖。 圖1 0是顯示第一實施例中的氧化膜厚的局部誤差與 遷移率的關係的圖。 本紙張尺度適用中國國家標準（CMS ) A4規格（210X297公釐） ^— (請先閱讀背面之注意事項再填寫本頁) -訂 經濟部智慈財產局員工消費合作社印製 -8 - 561618 經濟部智慧財產笱員工消費合作社印製 A7 ______B7_ 五、發明説明（6 ) 圖1 1是顯示依照第二實施例之高介電常數閘極絕緣 膜場效電晶體的剖面圖。 圖1 2是顯示依照第二實施例之高介電常數閘極絕緣 膜場效電晶體的製程順序的裝置的剖面圖。 圖1 3是顯示依照第二實施例之高介電常數閘極絕緣 膜場效電晶體的製程順序的裝置的剖面圖。 圖1 4是顯示依照第二實施例之高介電常數閘極絕緣 膜場效電晶體的製程順序的裝置的剖面圖。 圖1 5是顯示依照第二實施例之高介電常數閘極絕緣 膜場效電晶體的製程順序的裝置的剖面圖。 圖1 6是顯示依照第二實施例之高介電常數閘極絕緣 膜場效電晶體的製程順序的裝置的剖面圖。 圖1 7是顯示與依照第二實施例之高介電常數閘極絕 緣膜場效電晶體的閘極絕緣膜的凹凸的關係圖。 圖1 8是顯示第二實施例中的遷移率的熱處理溫度依 存性的圖。 圖1 9是顯示依照第三實施例之場效電晶體的剖面圖 〇 圖2 0是顯示第三實施例中的遷移率的絕緣膜厚依存 性的圖。 圖2 1是顯示依照第四實施例之場效電晶體的剖面圖 〇 圖2 2是顯示第四實施例中的遷移率的S i〇2換算膜 厚依存性的圖。 (請先閲讀背面之注意事項再填寫本頁) .如.
、1T Φ. 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） -9- 561618 A7 B7 五、發明説明（7 ) 體基板 絕緣膜 質質閘電極 S i〇2膜 S i閘電極 源極擴散層 汲極擴散層 防止擴散層 側壁絕緣膜 濃度源極擴散層 濃度汲極擴散層 屬矽化物膜 面保護絕緣膜 電極 電極 經濟部智慧財產局員工消費合作社印製 號說明】 1 ； 半導 2 閘極 3 ； 非晶 4 ； 極薄 5 : 多晶 6 ： 淺的 7 : 淺的 8 ； 擊穿 9 ·· 閘極 1 0 :高 1 1 : 局 1 2 :金 1 3 :表 1 4 :源 1 5 :汲 1 6 : :高 1 7 : : 熱 1 8 : : 虛 1 9 : : 虛 2 〇： :開 2 1 : : 金 2 2 : :閘 2 3 : :阻 (請先閱讀背面之注意事項再填寫本頁) 介電常數閘極絕緣膜 氧化膜 擬閘電極 擬閘極側壁絕緣膜 口部 屬閘電極 電極配線 障層 本紙張尺度適用中國國家標準（CNS ) A4規格（210X29*7公釐） -10- 561618 A7 B7 五、發明説明（8 ) 24: 閘電極 25: 結晶粒 (請先閱讀背面之注意事項再填寫本頁) 26: 閘極凹凸 2 7 :基板凹凸 【較佳實施例之詳細說明】 在舉例說明本案發明的具體的實施諸形態前，詳細說 明與本案發明有關的諸技術以及本案發明的背景技術的比 較檢討。 主要與本案發明的目的的達成有關的技術可舉出以下 的三個技術。 第一爲令閘極界面與基板界面平行，基板凹凸2 7與 閘極凹凸2 6可藉由同相位、同振幅、同波長進行調變而 達成。 經濟部智慈財產局員工消費合作社印製 如果依照本案發明者們的檢討，因閘極凹凸2 6所造 成的載子的散射雖然是使表面電位、反轉層的中心位置、 電荷、偏振分別接受局部的調變，藉由感受該調變的反轉 層內的電子強烈地被散射而造成，但是表面電位的調變爲 最主要的散射因素。基板凹凸2 7與閘極凹凸2 6的各凹 凸看作波形狀時，這些基板凹凸2 7與閘極凹凸2 6基本 上實質上若用以以同相位、同振幅、同波長進行調變的話 ’因氧化膜厚與空間無關爲一定，故表面電位所造成的散 射、遷移率的劣化消失。 達成本案發明的目的的其他方法爲減小閘極凹凸2 6 本紙張尺度適用中國國家標準（CMS ) A4規格（21〇χ 297公釐） -11 - P h y s 561618 A7 B7 五、發明説明（9 ) 的振幅。 此處，閘極凹凸2 6的振幅（△ r s r )是指存在於場 效電晶體的通道部分的閘極絕緣膜的物理膜厚（t P h y S ( r ))的位置（r )依存性的分散的値。此外，聞極絕緣 膜的物理膜厚例如使用透射電子顯微鏡（Transmission Electron Microscope) ( Τ Ε Μ )來測定。 即當平均操作使用 <> 的記號表示時，平均物理膜厚 使用 〔數1〕 (r) 定義 〔數2〕 (請先閱讀背面之注意事項再填寫本頁)
RSR p h y s r ) 一 ,2 式2 經濟部智慧財產局員工消費合作社印製 此處，上述閘極凹凸2 6的振幅△ r s R即閘極絕緣膜 的膜厚的分散爲與存在於同一晶圓中的複數個場效電晶體 間的膜厚誤差不同，是一個場效電晶體內的局部誤差。因 此，即使是同一晶圓中的均勻性（Uniformity )高，複數個 場效電晶體間的膜厚誤差小的情形，在原子標度（Atomic scale )的膜厚誤差存在。因此，閘極氧化膜厚薄的高性能 場效電晶體爲不可避免的問題。 圖3是顯示遷移率的閘極凹凸2 6 △ r s r依存性的例 子。當然如預料的，閘極凹凸2 6的振幅越小，即越平滑 本紙張尺度適用中國國家標準（CNS ) A4規格（210X29*7公釐） 561618 A7 B7 五、發明説明（1〇) (請先閱讀背面之注意事項再填寫本頁) 因R S R所造成的遷移率的劣化（Degration )越小。得知 若使用被精密控制的製膜製程，剛製膜後的閘極凹凸2 6 可被抑制到0 · 1奈米（N a η 〇 m e t e 1·)以下。例如在日本公 開公報特開2 0 0 0 — 2 3 5 9 7 5號記載藉由使用氧原 子團形成氧化膜，可使閘極絕緣膜即此情形閘極氧化膜的 凹凸爲0 · 0 7奈米以下。儘管如此在閘電極形成後於閘 電極/閘極絕緣膜界面存在0 · 3奈米〜〇 . 8奈米的凹 凸。例如 IBM J. Res. Develop. Vol. 43，Νο·3，ρ·245，1 999 等 記載使用透射電子顯微鏡觀察場效電晶體的剖面的實驗結 果。 這種凹凸的主因如圖4模式地所示，可認爲是閘極凹 凸2 6以與聞電極的結晶粒徑（Crystal grain radius )相同 週期接受調變。因此，藉由令閘電極材料爲非晶質質或粒 徑非常小的多結晶，可抑制閘極凹凸2 6到很小。 經濟部智慈財產笱員工消費合作社印製 達成本案發明的目的的第三方法爲閘電極使用多晶材 料，其粒徑爲使其與閘極長同程度。如果依照發明者們的 檢討，遷移率不僅閘極凹凸2 6的振幅也依存於閘極凹凸 2 6的相關距離（Correlation length )。此處，閘極凹凸 2 6的相關距離是指由對閘極絕緣膜的膜厚t p h y s ( r ) 的位置r的依存性的測定値以高斯分布 〔數4〕 —(r 一 r ,) _ ( r — r ,) △ RSR2 e ~ 7 2 …式 4 八 RSR< 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -13- 561618 A 7 B7 五、發明説明（川 配合位置r與位置r ’的相關函數 〔數3〕
(請先閲讀背面之注意事項再填寫本頁) 的情形的Λ R S R的値定義。 圖5是顯示相關距離（ARSR)與遷移率（// e f f )的關係的例子圖。如圖5可見的，在相關距離爲數奈米 時遷移率取極小値。具體上尤其可理解爲相關距離 (Arsr)<1Onm或Arsr<2·5nm時爲較佳 。此乃起因於在以溫度與電場等決定的特徵的電子的波數 (Wave number·)的倒數與閘極凹凸2 6的相關距離大致相 等時，最易引起散射。 如上述，因閘極凹凸2 6藉由閘電極的粒徑決定的成 分大，故藉由增大閘電極材料的粒徑使相關距離變長。因 此，可抑制遷移率的劣化到很小。 經濟部智慧財產局員工消費合作社印製 達成本案發明的目的的第四方法爲使用電容率大的材 料於閘極絕緣膜。如果使用電容率大的材料，即使物理膜 厚變厚也會感應大的反轉電荷。閘極凹凸2 6遠離通道的 位置的份與使用二氧化矽的情形比較其影響小。 以下利用實施例更詳細說明本案發明。爲了使理解容 易起見，使用圖面說明主要部位比其他部分還擴大而顯示 。各部的材質、導電型以及製造條件等並非限定於本實施 例的記載，當然各種許多的變形爲可能。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -14- 561618 A7 B7 五、發明説明（12) <與公知諸技術的比較檢討> 不僅矽基板與閘極絕緣膜界面，在閘極絕緣膜與閘電 極之間的界面也存在同程度以上的凹凸。因此，發生因閘 極凹凸2 6所造成的遷移率劣化的問題。例如在日本應用 物理第62卷，第10號，4212頁，1987年（J. Appl. Phys.，vol62，p.4212(1987)顯示閘極凹凸 2 6 所造成的 膜厚誤差引起電位的變化，使遷移率劣化的理論的計算的 結果。而且，日本公開公報特開平1 0 - 2 2 3 8 8 8號 理論地推定記載膜厚的誤差大幅使靜電電位變化。 但是，習知因閘極絕緣膜厚故其影響幾乎不成爲問題 。例如 IEEE Electron Device Letters，vol.17，p.178，1996 等 記載閘極氧化膜膜厚到約3奈米爲止遷移率不依存於氧化 膜厚的實驗結果。實際如果依照使用量子統計力學的發明 者們的詳細檢討，確認了二氧化矽閘極絕緣膜的厚度約3 奈米左右，閘極凹凸2 6所造成的遷移率的劣化不深刻。 但是，如果依照發明者們的檢討，得知元件的微細化 進行閘極氧化膜變薄，且在通道部被施加高電場的話，因 閘極凹凸2 6使遷移率急速地下降。圖2是顯示印加電場 1 Μ V / c m中的η型場效電晶體的遷移率的閘極氧化膜 厚依存性。在閘極氧化膜2奈米以下遷移率急遽地下降。 現在所使用的最薄的二氧化矽的閘極絕緣膜的厚度約2奈 米。因此，可以說已經進入閘極凹凸2 6所造成的遷移率 的劣化顯在化的區域。 本紙張尺度適用中國國家標準（CMS ) A4規格（21〇X297公釐） 1 τ------Aw-- (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慈財產局員工消費合作社印製 561618 A7 B7 五、發明説明（13) (請先閱讀背面之注意事項再填寫本頁) 由這些諸事實可理解本案發明對具有二氧化矽換算的 閘極絕緣膜的厚度（t E。τ )爲2 n m以下的閘極絕緣膜 的絕緣閘型場效電晶體極爲有用。 <實施例1 > 在本例中，可查證（1 )、二氧化矽換算閘極絕緣膜 厚爲2nm以下，以及（2)、存在於場效電晶體 的通道部分的上部的閘極絕緣膜的物理膜厚的最大値與最 小値的差△與物理膜厚的平均値爲t。x的比（△ / t。X ) 爲1 0 %以下。 再者’可查證存在於場效電晶體的通道部分的上部的 閘極絕緣膜的物理膜厚的分散（△ R s R )爲 〇· 15 · ε〇χ / esi〇2nrn 以下。 爲了抑制上述閘極凹凸所造成的遷移率的劣化，閘電 極爲多晶化較佳。據此，必須防止閘極絕緣膜的局部膜厚 的誤差增大。因此，不使閘極絕緣膜正上方的閘電極多晶 化’保持於非晶質矽（略記爲非晶質S i )有效。 經濟部智慈財產局員工消費合作社印製 如果依照發明者等的檢討，藉由使用乙矽烷 (S i 2 Η 6 )的減壓化學氣相成長法以約4 8 0 °C以下的 溫度形成的膜厚爲8 n m以下的極薄的非晶質S i膜的結 晶化溫度在表面有薄的S i〇2膜的情形，由通常的約 6 0 0 °C上升到約8 0 0 °C。因此，在多晶S i閘電極與 閘極絕緣膜之間夾著薄的非晶質S i膜，可抑制閘極凹凸 。在本例應用此技術於閘極絕緣膜與閘電極的疊層的情形 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -16- 561618 Α7 Β7 五、發明説明（14) 〇 (請先閱讀背面之注意事項再填寫本頁) 以下說明在不具有浮置閘電極的絕緣閘型場效電晶體 中，藉由保持閘極絕緣膜正上方的閘電極爲非晶質使閘極 凹凸小，因此達成高遷移率的本實施例1。 圖1是依照本案發明的第一實施例所完成的半導體裝 置的剖面圖，圖6以及圖7是其製程順序所顯示的裝置的 剖面圖。 參酌圖6。利用習知的手法實施在由單晶S i構成的 半導體基板1劃定主動區域（Active area )的元件間隔離絕 緣區域（未圖示）的形成、基板濃度調整用的P導電型離 子的植入與延長熱處理以及啓始電壓（Threshold voltage ) 調整用離子植入與活化熱處理。然後，以熱氧化膜2的膜 厚爲參數分別形成1 . 5nm、2nm、3nm、4nm 、5 n m的五種。此外，前述半導體基板爲面方位（ 100) 、P導電型、直徑20cm。 經濟部智慧財產局員工消費合作社印製 其次，藉由使用乙矽烷（S i 2 Η 6 )的減壓化學氣相 成長法沉積2 n m非晶質的I η — S i t u (原地）摻雜 磷的極薄S i膜3後，在同一裝置連續沉積0 · 3 n m的 極薄S i〇2膜4。再者，形成成爲閘電極5的1 〇 〇 n m 的I η - S i t u摻雜磷的多晶S i膜5。此狀態的剖面 圖爲圖6。此外，〔I η - S i tu摻雜磷〕是指在離子 植入（I η p 1 a )前預先摻雜磷的意思所使用的用語。 在本實施例中對上述I η - S i t u摻雜磷的多晶 S i膜5的形成使用甲矽烷（S i Η 4 )與膦（ρ η 3 )， 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） -17- 561618 A7 B7 五、發明説明（15) (請先閲讀背面之注意事項再填寫本頁) 以6 3 0 °C的溫度進行沉積。上述I η — S i t u摻雜磷 的多晶S i膜5的低電阻化不是如上述預先添加雜質的方 法也可以。例如根據到此爲止的互補型（Complementary ) Μ〇S的製法，在所希望的閘電極區域選擇性地高濃度離 子植入磷而形成也無任何問題。 接著，在7 5 0 °C的氮環境中進行3 0分鐘的熱處理 後，分別將上述I η — S i t u摻雜磷多晶S i膜5,以及 非晶質的極薄S i膜3加工成閘電極（5、3 )。此處， 上述極薄S i〇2膜4爲膜厚0 · 3 n m極薄，由於上述 I η - S i t u摻雜磷多晶S i膜5的晶界成長使其膜厚 被縮小。因此，上述極薄S i 0 2膜4在電性上不當作絕緣 膜而作用，閘極電容的降低或電阻增大等的電性的問題不 發生。 在本例藉由I η — S i t ια摻雜磷多晶S i膜5、極 薄S i〇2膜4以及薄的非晶質的S i膜3的疊層體構成閘 電極部。而且，如前述在閘極絕緣膜2與閘電極的多晶層 5之間配設薄的非晶質S i膜3，防止閘電極自身的多晶 化。 經濟部智慧財產局員工消費合作社印製 接下來的製程參酌圖7。在形成閘電極部（3、4、 5 )爲所希望的形狀後，由此狀態在加速能量3 k e V、 植入量1 x 1 0 1 5 / c m 2的條件下由垂直方向離子植入 砷（A s )離子，形成淺的源極擴散層6以及淺的汲極擴 散層7。接著，像包入上述淺的源極擴散層6以及淺的汲 極擴散層7 ，由垂直方向在加速能量1 〇 k e V、植入量 本纸張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） -18- 561618 A7 B7 五、發明説明（16) (請先閱讀背面之注意事項再填寫本頁) 4 X 1 0 1 3 / c m 2的條件下實施硼（B )的離子植入。 此P導電型區域是擊穿（Punch through)防止用，稱爲P導 電型擊穿防止擴散層8。其次，藉由電漿補助沉積法以 4 0 0 °C的低溫全面地沉積5 0 n m厚的氧化矽膜。而且 ，利用非等向性乾式蝕刻，僅在閘電極部（3、4、5 ) 的側壁部選擇性地使其留下，當作閘極側壁絕緣膜9。令 上述閘極側壁絕緣膜9爲離子植入阻止罩幕（Mask )區域 ，在加速能量3 0 k e V、植入量2 X 1 0 1 5 / c m 2的條 件下由垂直方向離子植入A s離子，形成N型高濃度汲極 擴散層1 1以及N型高濃度源極擴散層1 〇 (圖7 )。 接下來的製程參酌圖1。接著藉由750 °C、300 分鐘的氮回火（Anneal )，實施植入離子的活化熱處理。而 且，藉由濺鍍法全面地薄薄地沉積鈷（C 〇 )膜，實施藉 由5 0 0 t中的短時間回火的金屬矽化物（Silicide )化。 以鹽酸與過氧化氫水混合液除去未反應的C 〇膜，在S i 基板露出部選擇性地使金屬矽化C 〇膜1 2留下。然後， 藉由短時間熱處理實施金屬矽化C 〇膜1 2的低電阻化。 經濟部智慧財產局員工消費合作社印製 其次，在形成厚的氧化矽沉積膜後，藉由化學機械硏 磨平坦化其表面當作表面保護絕緣膜1 3。在對此表面保 護絕緣膜的所希望區域實施開口後，沉積作爲配線金屬的 擴散阻障材（Diffusion barrier metal )的氮化欽（丁 i N ) 膜與作爲配線金屬的鎢（W )膜。而且，藉由其疊層體的 平坦化硏磨，僅在開口部分選擇性地使W膜留下。然後， 依照所希望的電路構成，藉由以鋁爲主材料的金屬膜的沉 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -19- 經濟部智慧財產局員工消費合作社印製 561618 A7 ___ B7 ____ 五、發明説明（17) 積及其圖案形成（Patterning)，形成包含汲電極1 5以及 源電極1 4的配線，製造場效電晶體。此狀態的剖面圖爲 圖1。 關於如此製作的場效電晶體進行以下的觀察。第一、 以透射電子顯微鏡觀測場效電晶體的剖面。第二、在除去 閘電極3、5以及極薄S i〇2膜4後，以原子力顯微鏡（ Atomic Force Microscope) ( A F Μ )詳細觀測閘極絕緣膜 界面。其結果明暸以下的事實。 第一、極薄S i膜3保持非晶質的狀態。因此，可確 認因晶界成長造成的閘極凹凸的增大被抑制。第二、極薄 S i〇2膜4幾乎無法確認。因此，閘電極3與閘電極5電 性連接，極薄S i 0 2膜4作爲絕緣膜不使閘極電容降低也 一倂明暸。此外，極薄S i〇2膜4由0 · 1 n m到 0 · 5 n m左右的範圍或非晶質s i層由2 n m到8 n m 左右的範圍在許多情形被使用。更具體的厚度爲考慮製程 中的熱處理條件而設定。 其結果可確認閘極絕緣膜之氧化膜的厚度的局部誤差 可被低低地抑制。圖8是顯示氧化膜的厚度（t。x )與場 效電晶體的膜厚的凹凸的振幅（膜厚的分散）△ R δ R的關 係圖。鲁符號爲顯示本案發明的特性，符號爲顯示利用 迄今的技術的結果的特性。由圖可看出，在本例△ r s r平 均約0 . 0 9 n m。而且，相關距離（在凹凸的界面朝平 行方向的擴張）Λ r s r也約1 · 4 n m。另一方面，利用 習知法製造的場效電晶體的膜厚的凹凸的振幅△ r s r平均 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁)
、1T _ I ...... I 11 -20- 561618 A7 B7 五、發明説明（18) 約0 . 2 3 n m，相關距離Λ r s r約2 · 2 n m。如此， 在本例可確認氧化膜厚的局部誤差到此爲止被低低地抑制 〇 再者，根據實施例1的場效電晶體與利用習知手法製 造的場效電晶體比較，最大2 0 %以上的遷移率的上升被 觀測。圖9顯示氧化膜的厚度（t。X )與遷移率（ # e f f )的關係的例子。在圖9中顯示根據習知法與本 案發明的比較。 本案發明特別是閘極絕緣膜的厚度換算成二氧化矽的 値爲2 n m以下的閘極絕緣型場效型電晶體成爲問題，圖 9的結果是檢驗本案發明的有用性。 在S i〇2的氧化膜厚爲2 n m以下時，令氧化膜厚的 局部誤差爲△ r s R € 0 · 1 5 n m較佳。在圖8中以虛線 顯示此條件。如圖8所示，得知由本實施例1作成的場效 電晶體滿足△ r s r S 0 . 1 5 n m。 此外，根據實施例1的Μ 0 S型場效電晶體的遺漏電 流（Leakage current )與利用習知法製造的Μ〇S型場效電 晶體比較，約被降低3 0 %左右。明瞭遺漏電流的特性也 優良。 在實施例1中，以S i〇2氧化膜的厚度爲參數進行試 作。此結果在S i〇2氧化膜厚爲2 n m以下時，顯著的遷 移率的改善被觀測。 此外，上述閘極凹凸的振幅△ r s R，可當作存在於場 效電晶體的通道部分的閘極絕緣膜的物理膜厚的最大値與 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -- (請先閲讀背面之注意事項存填寫本頁) -T— m J1 訂 經濟部智慧財產局員工消費合作社印製 -21 - 561618 A7 B7 五、發明説明（19) (請先閲讀背面之注意事項再填寫本頁) 最小値的差△來近似。令在本實施例1所得到的遷移率（ // e f f )與凹凸的關係以△ / t。x的函數顯示於圖 1 0。符號爲顯示本案發明的特性，#符號爲顯示利用 迄今的技術的結果。此結果得知若令氧化膜厚的局部誤差 爲平均物理膜厚的1 0 %以內的話，可緩和遷移率的劣化 。在圖1 0以虛線顯示此條件。以實施例1得到的閘極絕 緣膜可以所有的膜厚滿足此條件，達成高遷移率。因此， 在S i〇2的氧化膜厚爲2 n m以下時，令氧化膜厚的局部 5k 差爲 Δ/ΐαχ〈〇 · 1〇 較佳。 <實施例2 > 圖1 1是顯示依照本案發明的第二實施例之場效電晶 體的剖面圖，由圖1 2到圖1 6是顯示其製程順序的裝置 的剖面圖。 經濟部智慈財產局員工消費合作社印製 實施例2的場效電晶體其主要特徵爲具備高介電常數 閘極絕緣膜1 6。此處，高介電常數閘極絕緣膜1 6是指 具有比S i〇2閘極絕緣膜2還大的電容率的閘極絕緣膜。 若揭示此高介電常數閘極絕緣膜的具體例，可舉出 Al2〇3、Hf〇2、Zr〇2、Ta〇5、HfSi〇x 、Z n S i 〇 X 等。 參酌圖1 2。首先在由單晶S i構成的半導體基板1 ’如慣例的半導體裝置所見的，利用習知方法進行劃定主 動區域的元件間隔離絕緣區域（未圖示）的形成、基板濃 度調整用的P導電型離子的植入與延長熱處理以及啓始電 本紙張尺度適用中國國家標準（CNS ) A4規格（210X29*7公釐） -22- 561618 A7 _B7 五、發明説明（20) 壓調整用離子植入與活化用的熱處理。此外，半導體基板 1爲面方位（1 0 0 )的P導電型砂，其直徑使用2 〇 c m ° (請先閲讀背面之注意事項再填寫本頁) 在如此準備的半導體基板形成5 n m的熱氧化膜1 7 。其次，在上述熱氧化膜1 7之上沉積1 5 0 n m的非晶 質的非慘雜S i膜1 8後’丨几積5 〇 n m厚的氧化砂膜， 形成表面保護絕緣膜1 3 。之後使用慣例的微影（
Lithography )法以及蝕刻（Etching )法，形成如圖1 2所 示的形狀的虛擬閘電極（Dummy gate electrode ) 1 8 (圖 1 2 ) ° 虛擬閘電極1 8的形成後，由此狀態由垂直方向離子 植入P離子，形成雜質濃度爲lx 1 〇2Q/cm3左右的淺 的源極擴散層6以及淺的汲極擴散層7。接著，在 1 0 5 0 °C、1秒的條件下實施熱處理，實施植入雜質的 活化。接著，像包入上述淺的源極擴散層6以及淺的汲極 擴散層7實施B的離子植入。此P導電型區域是擊穿防止 用的P導電型擊穿防止擴散層8 (圖12)。 經濟部智慧財產局g(工消費合作社印製 在如此準備的半導體基板沉積S i 3 N 4後，藉由非等 向性乾式蝕刻（Anisotropic dry etching )僅在虛擬閘電極 1 8的側壁部選擇性地使其留下當作虛擬閘極側壁絕緣膜 1 9。令上述虛擬閘極側壁絕緣膜1 9爲離子植入阻止罩 幕，形成雜質濃度爲1 X 1 〇 2 ^ / c m 3左右的N型高濃 度汲極擴散層1 1以及N型高濃度源極擴散層1 0後，在 1 0 5 0 t、1秒的條件下實施植入離子的活化熱處理（ -23- 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇Χ297公釐） 561618 A7 B7 五、發明説明（21) 圖 1 3 )。 (請先閲讀背面之注意事項再填寫本頁) 接著，使用稀氫氟酸除去S i〇2的絕緣膜1 7的露出 部後，藉由濺鍍法全面地薄薄地沉積鈷（C 〇 )膜。而且 ，藉由在5 0 0 °C的短時間回火該疊層體，實施C 〇膜的 金屬矽化物化。以鹽酸與過氧化氫水混合液除去未反應的 C 〇膜，在S i基板露出部選擇性地使金屬矽化C 〇膜 1 2留下。而且，藉由短時間熱處理實施金屬矽化C 〇膜 1 2的低電阻化（圖1 4 )。 藉由此製程，在本實施例2與如前述實施例1在閘極 絕緣膜2形成後形成金屬矽化C 〇膜9的製程比較，可減 少閘極絕緣膜1 6形成後的熱處理。其結果可降低上述閘 極絕緣膜1 6的膜厚誤差，可作成高遷移率的場效電晶體 0 經濟部智慈財產局員工消費合作社印製 在如此準備的半導體基板沉積厚的氧化矽膜後，藉由 化學機械硏磨平坦化其表面形成表面保護絕緣膜。而且， 在8 0 0 °C的氮環境下進行3 0分鐘的回火。其次，藉由 化學機械硏磨平坦化全面，使虛擬閘電極1 8的頂面露出 。然後，選擇性地除去虛擬閘電極1 8。再者，然後使用 稀氫氟酸除去S i〇2絕緣膜1 7的露出部，形成開口部 2 0 (圖1 5 )。開口部2 0到達半導體基板。 如本實施例2藉由在閘極絕緣膜1 6的形成前，在源 極6、1 0以及汲極7、1 1上形成金屬矽化C 〇膜1 2 ，可減輕施加於閘極絕緣膜2或金屬閘電極2 1的熱負荷 。因此，可成爲高品質的高介電常數閘極絕緣膜1 6，其 本纸張尺度適用中國國家榡準（CNS ) A4規格（210X297公釐） -24- 561618 A7 B7 五、發明説明（22) 結果可達成高遷移率。 (請先閲讀背面之注意事項再填寫本頁) 然後，藉由化學氣相蒸鍍法在開口部2 0沉積高介電 常數閘極絕緣膜1 6。上述高介電常數閘極絕緣膜1 6使 用A 1 2〇3、Z r〇2、η f〇2的三種材料，調查各個裝 置（D e v i c e )特性的不同。對於成膜，高介電常數 閘極絕緣膜1 6在成爲非晶質的狀態的條件下沉積。而且 ，令上述高介電常數閘極絕緣膜1 6的物理膜厚的平均値 t。X在熱處理後S i〇2換算的膜厚 tE〇T(tE〇T=t〇x· ε〇χ / esi〇2)爲 1 . 5nm 而調整沉積時間。以閘電極形成前的熱處理溫度爲參數分 別實施 7 0 0 °C、8 0 〇 °C、9 〇 0 °C、1 0 〇 〇 t 的四 經濟部智慈財產局員工消費合作社印製 種熱處理。接著，在開口部2 0使用甲矽烷（S i Η 4 )與 膦（Ρ Η 3 )在6 3 0 °C的溫度進行1 Ο Ο n m的成爲閘電 極5的I η - S i t u摻雜磷多晶S i膜5的沉積。接著 ，利用反應性濺鍍法使5 n m的氮化鎢（W N X )沉積，形 成W N X阻障層2 3。然後藉由濺鍍使5 Ο n m的鎢（W ) 沉積，形成鎢閘電極2 4。接著，實施在慣例的低溫的活 化回火後，藉由化學機械硏磨平坦化全面，形成埋入加工 電晶體構造（Replacement gate process transistor)(圖 1 6 )0 然後，全面地形成厚的氧化矽沉積膜，在表面保護絕 緣膜1 3的所希望的區域實施開口後，沉積當作配線金屬 的擴散阻障材的T i N膜與當作配線金屬的W膜，藉由該 平坦化硏磨僅在開口部選擇性地使W膜留下。最後，依照 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -25- 561618 A7 B7 五、發明説明（23) (請先閱讀背面之注意事項再填寫本頁} 所希望的電路構成，藉由以鋁爲主材料的金屬膜的沉積及 其圖案形成’形成包含汲電極（Drain electrode ) 1 5、源 電極（Source electrode ) 1 4以及閘電極配線2 2的配線， 製造場效電晶體。此狀態的裝置的剖面圖爲圖1 1。 實施例2的場效電晶體的剖面以透射電子顯微鏡詳細 觀測閘極絕緣膜界面。此結果的例子顯示於圖1 7。圖 1 7是顯示絕緣膜的形成溫度與膜厚的凹凸的振幅△ R s R 的關係。由圖1 7可見到的，可確認依存於高介電常數閘 極絕緣膜1 6的材料與熱處理溫度，膜厚的凹凸的振幅 △ R s R的大小變化。在圖1 7中以箭頭顯示因各個材料而 不同的結晶化溫度。得知閘電極5的活化回火的熱處理溫 度右超過局介電常數聞極絕緣膜1 6的結晶化溫度的話， 膜厚的凹凸的振幅△ R S R變大。 經濟部智慧財產局S工消費合作社印製 在實施例2的高介電常數閘極絕緣膜場效電晶體，如 圖1 8所舉例說明的，遷移率的熱處理溫度依存性被觀測 。橫軸爲絕緣膜的形成溫度，縱軸爲遷移率# e i f。在 此遷移率的高介電常數閘極絕緣膜1 6的材料與熱處理溫 度’依存性是與圖1 7的膜厚的凹凸的振幅△ R s R的形成 溫度依存性對應。 與以實施例1確認相同的條件，即以虛線顯示令閘極 絕緣膜的物理膜厚的最大値與最小値的差爲△，令氧化膜 厚的局部誤差爲△ / t。x < 0 . 1 〇的條件於圖1 8中。 據此’得知對於在像高介電常數閘極絕緣膜1 6保持非晶 質的狀態或結晶化不太進行的狀態下晶粒分散存在於膜內 本紙張尺度適财關家標準（CNS ) M規格（训心7公麓） -26- 561618 A7 ___ B7 五、發明説明（24) (請先閲讀背面之注意事項再填寫本頁) 部的情形，可抑制遷移率的劣化到很小。因此，閘極絕緣 膜當使用高介電常數閘極絕緣膜1 6時，用以滿足氧化膜 厚的局部誤差爲△/ t ◦ X < 〇 . 1 〇的條件而製造較佳。 或者若使用膜厚的凹凸的振幅△ R s R表示的話，用以滿足 絕緣膜的膜厚誤差△ r s r < 〇 · 1 5 . ε。X / ε s i。2 n m 的條件而製造。 再者，如果依照本發明者們的檢討，判明由於高介電 常數閘極絕緣膜1 6的材料的介電常數的不同，故若介電 常數變大的話遷移率的劣化變小。據此，明顯地取代使用 熱氧化膜2藉由使用高介電常數閘極絕緣膜1 6 ，可減少 遷移率的劣化。據此，使用高介電常數閘極絕緣膜1 6的 情形，在S i〇2換算膜厚爲一定的條件下與習知的熱氧化 膜2比較，可增大物理膜厚。因此，容易滿足以前述實施 例1與本實施例2確認的條件，可減小帶給膜厚誤差的遷 移率劣化的影響。因此，使用高介電常數閘極絕緣膜1 6 的情形與使用熱氧化膜2的情形比較，藉由緩和的膜厚誤 差的控制可緩和遷移率劣化。 經濟部智慧財產局員工消費合作社印製 <實施例3 > 圖1 9是顯示依照本發明的第三實施例之場效電晶體 的剖面圖。此處，說明在閘極絕緣膜的形成前實行基板的 活化熱處理，達成高遷移率的場效電晶體的例子。 首先，在像藉由與實施例2同樣的製程顯示於圖1 5 的源極6、1 0以及汲極7、1 1上形成有金屬砂化C 〇 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇Χ：297公釐） -27- 561618 A 7 B7 五、發明説明（25) 膜1 2，且準備通道部被開口的構造。 (請先閱讀背面之注意事項再填寫本頁) 參酌圖1 9。接著形成熱氧化膜2於開口部2 0。以 熱氧化膜2的膜厚爲參數分別形成1 . 5 n m、2 n m、 3 n m ' 4 n m、5 n m 的五種。 接著，在開口部2 0使用甲矽烷（S i Η 4 )與膦（ Ρ Η 3 )在6 3 0 t：的溫度進行1 〇 〇 n m的成爲閘電極5 的I η — S i t u摻雜磷多晶S i膜5的沉積。接著，利 用反應性濺鍍法使5 n m的氮化鎢（W N X )沉積，形成 W N X阻障層2 3後，藉由濺鍍使5 Ο n m的鎢W沉積，形 成W閘電極2 4。接著，實施低溫活化回火後，藉由化學 機械硏磨平坦化全面，形成埋入加工電晶體構造。 經濟部智慧財產局員工消費合作社印製 然後，全面地形成厚的氧化矽沉積膜，在表面保護絕 緣膜1 3的所希望的區域實施開口後，沉積當作配線金屬 的擴散阻障材的T i N膜與當作配線金屬的W膜，藉由該 平坦化硏磨僅在開口部分選擇性地使W膜留下。最後，依 照所希望的電路構成，藉由以鋁爲主材料的金屬膜的沉積 及其圖案形成，形成包含汲電極1 5、源電極1 4以及閘 電極配線2 2的配線，製造場效電晶體的圖1 9是顯示此 狀態的圖。 實施例3的場效電晶體的剖面以透射電子顯微鏡詳細 觀測閘極絕緣膜界面。於是相對於如前述實施例1所記載 的藉由習知法製造的場效電晶體的膜厚的凹凸的振幅 △ R s R 約 〇 · 2 3 n m，相關距離 L R S R 約 2 · 2 n m， 在根據本實施例3的場效電晶體的圖1 9，△ r s r約 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -28- 561618 A7 B7 五、發明説明（26) (讀先閲讀背面之注意事項再填寫本頁) 0 . 1 5 11 m，Λ r s r約1 · 7 n m，的確可確認氧化膜 厚的局部誤差可被抑制到很低。據此，藉由在閘極絕緣膜 的形成前實行基板的活化熱處理，因可緩和閘極絕緣膜形 成後的熱處理，故可緩和伴隨著閘電極5的多晶化的閘極 凹凸增大的問題。 經濟部智慧財產苟員工消費合作社印製 此結果，在根據經過上述製程製造的本實施例3的場 效電晶體中，與利用習知的手法製造的場效電晶體比較， 可看到遷移率的上升。如圖2 0所舉例說明的，最大1 〇 %以上的遷移率的上升被觀測。在圖2 0中，符號爲顯 示本案發明的特性，•符號爲顯示利用迄今的技術的結果 。因此，明顯地若使用虛擬閘極構造製造場效電晶體的話 ，閘極絕緣膜的膜厚的均勻性提高，因此達成高遷移性。 習知可考慮虛擬閘極構造對高溫熱處理弱，在使用高介電 常數閘極絕緣膜1 6時有效。但是如果依照本發明，判明 以熱氧化膜2當作閘極絕緣膜使用時，因也能降低熱處理 溫度，故可抑制閘電極的晶界成長，作成均勻性極爲優良 的閘極絕緣膜。因此，對於使用S i〇2或氮氧化矽膜的情 形，透過使用虛擬閘極構造的低溫熱處理作成場效電晶體 在達成高遷移率上有效。 此外’根據本實施例3的場效電晶體因電容-電壓特 性不引起伴隨著閘電極的空乏化（Depletion )的電容降低 ，故與使用習知的多晶S i的場效電晶體比較，S i〇2換 算膜厚小到0 · 4 n m左右也一倂明瞭。因此，由電容特 性的觀點判明根據本實施例3的場效電晶體也優良。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -29 - 561618 A7 B7 五、發明説明（27) <實施例4 > (請先閲讀背面之注意事項再填寫本頁) 圖2 1是顯示依照本發明的第四實施例之場效電晶體 的完成剖面圖。此處，說明藉由在閘極絕緣膜正上方的聞 電極使用金屬，再者閘極絕緣膜使用高介電常數材料，形 成高品質的閘極絕緣膜，達成高遷移率的第四實施例。 首先，在像藉由與實施例2同樣的製程顯示於圖1 5 的源極6、1 0以及汲極7、1 1上形成有金屬矽化c 〇 膜1 2，製作通道部被開口的構造。 然後，藉由化學氣相蒸鍍法在開口部2 0沉積高介電 常數閘極絕緣膜1 6。上述高介電常數閘極絕緣膜1 6使 用A 1 2〇3。本實施例雖然上述高介電常數聞極絕緣膜 1 6使用A 1 2〇3，但是其他材料最好使用晶界成長少， 高介電常數的材料較佳。而且，令上述高介電常數閘極絕 緣膜1 6的物理膜厚的平均値t。X在熱處理後S i 0 2換 算膜厚（tE〇T)爲 1 . 5nm、2nm、2 · 5nm、 3 n m的四種而分別使沉積時間與熱處理溫度最佳化。此 經濟部智慧財產局員工消費合作社印製 夕 I" ’ 女口引J tEOT^^tox. Sox / 6 S i 0 2。 接著，於氮環境中利用反應性濺鍍法在開口部2 0蒸 鍍（Evaporate ) 1 5 0 n m的成爲金屬閘電極2 1的氮化 起（丁 a N )。在本實施例4閘極絕緣膜雖然使用T a N ’但是其他金屬最好使用高熔點材料引起晶界成長的溫度 比接著進行的配線製程的最高溫度還高的材料也無妨。 然後，全面地形成厚的氧化矽沉積膜後，藉由化學機 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -30- 561618 A7 B7 五、發明説明（28) 械硏磨平坦化全面，形成埋入加工電晶體構造。而且，在 表面保護絕緣膜1 3的所希望的區域實施開口後，沉積當 作配線金屬的擴散阻障材的T i N膜與當作配線金屬的鎢 (W )膜，藉由該平坦化硏磨僅在開口部分選擇性地使w 膜留下。最後，依照所希望的電路構成，藉由以鋁爲主材 料的金屬膜的沉積及其圖案形成，形成包含汲電極1 5、 源電極1 4以及閘電極配線2 2的配線，製造場效電晶體 (圖 2 1 )。 根據經過上述製程製造的本實施例4的場效電晶體的 剖面以透射電子顯微鏡詳細觀測閘極絕緣膜界面。此結果 判明以下的事實。相對於如前述實施例1所記載的藉由習 知法製造的場效電晶體的膜厚的凹凸的振幅（△ R s R )約 0 · 2 3 n m，相關距離（Λ R s R )約2 · 2 n m，在根 據本實施例4的場效電晶體（此構造顯示於圖2 1 ) △ r s r約〇· 1 7 n m，Λ r s r約1 . 8 n m。如此可確 認本案發明的確氧化膜厚的局部誤差可被抑制到很低。此 乃閘電極5取代使用多晶S i藉由使用金屬閘電極2 1 ， 可避免伴隨著閘電極5的多晶化的閘極凹凸增大的問題。 而且’因可得到與前述實施例3所示的閘極凹凸同程度的 値’故判明即使閘極絕緣膜由S i〇2絕緣膜2變更爲高介 電常數閘極絕緣膜1 6，藉由使用金屬閘電極 2 1的閘極凹凸的緩和也可期待同程度。 此結果，例如反轉層朝與界面垂直方向被施加1 Μ V / c m的電場時的遷移率（# e f f )的値與利用習知的 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） h — - S -- - - , y! - J —ϋ ϋ— n (請先閲讀背面之注意事項再填寫本頁) 訂 ΦΓ. 經濟部智慈財產局員工消費合作社印製 -31 - 561618 A7 ____B7 五、發明説明（29) (請先閱讀背面之注意事項再填寫本頁) 手法製造的場效電晶體比較，根據經過上述製程製造的本 實施例4的場效電晶體最大提高1 5 %以上。圖2 2是顯 示閘極絕緣膜1 6的物理膜厚的平均値t。X與遷移率的關 係的例子圖。符號爲顯示本案發明的特性，•符號爲顯 示利用迄今的技術的結果。 如此，若使用金屬閘電極2 1與高介電常數閘極絕緣 膜1 6製造場效電晶體的話，閘極絕緣膜的膜厚的均勻性 提高，因此明顯地達成高遷移率。 此外，根據本實施例4的場效電晶體因電容-電壓特 性不引起伴隨著閘電極的空乏化的電容降低，故與使用習 知的多晶S i閘電極5的場效電晶體比較，S i〇2換算膜 厚小到0 . 4 n m左右也一倂明瞭。因此，由電容特性的 觀點判明根據本實施例4的場效電晶體也優良。 經濟部智慧財產局員工消費合作社印製 以上雖然顯示諸實施形態，惟如果依照本案發明藉由 降低S i〇2換算膜厚2 n m以下的場效電晶體的膜厚誤差 ，可製造高遷移率的場效電晶體。因此，在微細場效電晶 體中可達成汲極電流的大電流化。特別是如果依照本案發 明與N Μ〇S —樣，P Μ〇S的大電流化也有效。因此， 僅藉由追加膜厚誤差控制用的製程，可廉價地達成 C Μ〇S的大電流化。 而且，如果依照本案發明在使用高介電常數的閘極絕 緣膜時，也藉由以原子標度控制膜厚誤差，抑制遷移率的 劣化，可達成高移率化因此大電流化。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） -32 - 561618 A7 B7 五、發明説明（30) 【發明的功效】 本案發明可提供使用極薄閘極絕緣膜的高遷移率的場 的極 膜電 緣閘 絕/ 極膜 閘緣 薄絕 極極 用閘 使的 供小 提化 可劣 明的 發率 案移 本遷 ， 子 者載 再的 。 體 。 體晶造 晶電構 電效層 效場疊 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -33·

Claims (1)

  1. 經濟部智慧財產局員工消費合作社印製 561618 A8 B8 C8 D8 ___ 六、申請專利範圍 1 1 · 一種絕緣閘型場效電晶體’其特徵爲： 令二氧化矽的電容率爲ε S i。2，閘極絕緣膜的電容率 爲ε。x時，令該閘極絕緣膜的物理膜厚的平均値爲t。X， 具有以式tE◦T=t。X.ε。x/eSi。2所給予的一氧化 矽換算的閘極絕緣膜厚（t e。τ )爲2 n m以下的閘極絕 緣膜，且存在於場效電晶體的通道部分的上部的閘極絕緣 膜的物理膜厚的最大値與最小値的差（△)與該物理膜厚 的平均値（t。X )的比（△ / t。X )爲1 0 %以下。 2 · —種半導體裝置，其特徵爲： 在半導體基板具有複數個絕緣閘型場效電晶體，且該 複數個絕緣閘型場效電晶體之內的至少一個爲令二氧化矽 的電容率爲ε s i。2，閘極絕緣膜的電容率爲ε。X時，令 該閘極絕緣膜的物理膜厚的平均値爲t。X，具有以式 t e。τ = t。X · ε。X / ε s i。2所給予的二氧化砂換算的 閘極絕緣膜厚（t E。τ )爲2 n m以下的閘極絕緣膜’且 存在於場效電晶體的通道部分的上部的閘極絕緣膜的物理 膜厚的最大値與最小値的差（△)與該物理膜厚的平均値. (t。X )的比（△ / t。X )爲1 0 %以下的絕緣閘型場效 電晶體。 3 . —種絕緣閘型場效電晶體，·其特徵爲； 令二氧化矽的電容率爲ε s i。2，閘極絕緣膜的電容率 爲ε。X時，令閘極絕緣膜的物理膜厚的平均値爲t。X ’具 有以式t E Q T = t。X . ε。X / ε S ! Q 2所給予的二氧化矽 換算的閘極絕緣膜厚（t E。T )爲2 n m以下的閘極絕緣 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ΜI ϋ I 參 I 少 I. I n n I I n (請先閲讀背面之注意事項再填寫本頁) -34- 561618 A8 B8 C8 D8 六、申請專利範圍 2 膜’存在於一個場效電晶體的通道部分的上部的閘極絕緣 膜的物理膜厚的分散（△ R s R )爲 〇· 15 , ε〇χ / £Si02nm 以下。 4·一種半導體裝置，其特徵爲： 在半導體基板具有複數個絕緣閘型場效電晶體，且該 複數個絕緣閘型場效電晶體之內的至少一個爲令二氧化矽 的電谷率爲ε s i。2，閘極絕緣膜的電容率爲ε。x時，令 聞極絕緣膜的物理膜厚的平均値爲t。χ，具有以式t e 〇 T =^。x _ 8。X / S S i ◦ 2所給予的二氧化矽換算的閘極絕 緣膜厚（t e。τ )爲2 n m以下的閘極絕緣膜，存在於一 個場效電晶體的通道部分的上部的閘極絕緣膜的物理膜厚 的分散（△ r s R )爲 〇 · 1 5 · ε。χ / ε s ^。2 n m 以下的 絕緣閘型場效電晶體。 5 · —種絕緣閘型場效電晶體，其特徵爲： 藉由利用最小二乘法以高斯分布配合存在於場效電晶 體的通道部分的閘極絕緣膜的物理膜厚的相關函數所得到 的閘極凹凸的相關距離Λ R S R的値爲Λ R S R < 1 . 〇 n . m 或 Λ r s r > 2 · 5 n m 〇 6 . —種半導體裝置，其特徵爲： 在半導體基板具有複數個絕緣閘型場效電晶體，且該 複數個絕緣閘型場效電晶體之內的至少一個爲藉由利用最 小二乘法以高斯分布配合存在於場效電晶體的通道部分的 閘極絕緣膜的物理膜厚的相關函數所得到的閘極凹凸的相 關距離Arsr的値爲Arsr<1·〇nm或Arsr>2·5 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -35- 561618 A8 B8 C8 D8 六、申請專利範圍 3 n m的絕緣閘型場效電晶體。 7 . —種絕緣閘型場效電晶體，其特徵爲： (請先閲·#背面之注意事項真填寫本萸) 具有藉由具備比二氧化矽的電容率（ε Si。2)還大的 電容率（ε。\)的局介電常數材料而形成的高介電常數聞 極絕緣膜，該筒介電常數聞極絕緣膜之二氧化砂換算的膜 厚爲2 n m以下’該筒介電常數聞極絕緣膜保持非晶質的 狀態’或結晶粒分散存在於該高介電常數閘極絕緣膜內部 〇 8 · —種絕緣閘型場效電晶體，其特徵爲： 不具有浮置閘電極的絕緣閘型場效電晶體之中，在聞 極絕緣膜正上方形成有平均物理膜厚爲8 n m以下的非晶 質質S i膜。 9 · 一種絕緣閘型場效電晶體的製造方法，其特徵爲 依次包含： 在第一導電型的半導體基板的主表面區域的一部分， 隔著第一絕緣膜形成第一閘電極的製程； 經濟部智慧財產局員工消費合作社印製 在該半導體基板中植入具有第二導電型的高濃度雜質 區域，進行活化熱處理的製程； 在以第一絕緣膜覆盍全面後，平坦化該第二絕緣膜的 表面，露出該第一閘電極的表面的製程； 除去該第一閘電極與第一絕緣膜的製程； 形成二氧化砂或氮氧化矽膜作爲閘極絕緣膜的製程 以及 形成多晶S i作爲閘電極的製程。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 36- 561618 A8 B8 C8 D8 爲 六、申請專利範圍 〇 . -種絕緣閘型場效電晶體的製造方法，其特徵 在進行源極•汲極擴散層的活化熱處理之後，形成由 高介電常數材料所構成的閘極絕緣膜， 該閘極絕緣膜形成後的最高熱處理溫度比該聞極絕緣 膜材料的結晶化溫度還低9 -----1--?----- (請先閲讀背面之注意事項再填寫本頁) 、1T 經濟部智慧財產局員工消費合作社印製 HI ui n JT 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -37-
TW091110534A 2001-08-29 2002-05-20 Insulating gate type field effect transistor, semiconductor device and manufacturing method of insulating gate type field effect transistor TW561618B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001259145A JP2003069013A (ja) 2001-08-29 2001-08-29 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
TW561618B true TW561618B (en) 2003-11-11

Family

ID=19086563

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091110534A TW561618B (en) 2001-08-29 2002-05-20 Insulating gate type field effect transistor, semiconductor device and manufacturing method of insulating gate type field effect transistor

Country Status (3)

Country Link
US (1) US7042055B2 (zh)
JP (1) JP2003069013A (zh)
TW (1) TW561618B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7087480B1 (en) * 2002-04-18 2006-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Process to make high-k transistor dielectrics
CN1286157C (zh) * 2002-10-10 2006-11-22 松下电器产业株式会社 半导体装置及其制造方法
JP4747840B2 (ja) * 2003-06-20 2011-08-17 日本電気株式会社 半導体装置の製造方法
JP4679830B2 (ja) * 2004-04-02 2011-05-11 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7301219B2 (en) * 2005-06-06 2007-11-27 Macronix International Co., Ltd. Electrically erasable programmable read only memory (EEPROM) cell and method for making the same
TW200742076A (en) * 2006-03-17 2007-11-01 Sumitomo Chemical Co Semiconductor field effect transistor and method of manufacturing the same
JP4362785B2 (ja) * 2006-09-28 2009-11-11 エルピーダメモリ株式会社 半導体装置の製造方法
KR101131956B1 (ko) * 2006-12-27 2012-04-04 주식회사 하이닉스반도체 비휘발성 메모리 소자 및 그 제조방법
US8735981B2 (en) * 2009-06-17 2014-05-27 Infineon Technologies Austria Ag Transistor component having an amorphous semi-isolating channel control layer
CN106653953B (zh) * 2017-02-27 2018-06-29 常州亿晶光电科技有限公司 一种热分解制备二氧化硅钝化层的方法
US11189694B2 (en) 2018-10-29 2021-11-30 Mediatek Inc. Semiconductor devices and methods of forming the same
KR20210041150A (ko) * 2019-10-04 2021-04-15 삼성디스플레이 주식회사 표시 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05343391A (ja) 1992-06-04 1993-12-24 Fujitsu Ltd 半導体装置の製造方法
JP3339730B2 (ja) * 1992-12-24 2002-10-28 忠弘 大見 半導体装置
US5525857A (en) * 1994-08-19 1996-06-11 Texas Instruments Inc. Low density, high porosity material as gate dielectric for field emission device
JP3402881B2 (ja) 1995-11-24 2003-05-06 株式会社東芝 半導体装置の製造方法
JPH10223888A (ja) 1997-02-04 1998-08-21 Matsushita Electric Ind Co Ltd 酸化膜の形成方法および半導体装置の製造方法
JPH11176828A (ja) 1997-12-12 1999-07-02 Fujitsu Ltd シリコン酸化膜の形成方法
JP3233281B2 (ja) 1999-02-15 2001-11-26 日本電気株式会社 ゲート酸化膜の形成方法
US6495878B1 (en) * 1999-08-02 2002-12-17 Symetrix Corporation Interlayer oxide containing thin films for high dielectric constant application
US6060755A (en) 1999-07-19 2000-05-09 Sharp Laboratories Of America, Inc. Aluminum-doped zirconium dielectric film transistor structure and deposition method for same
JP2001284581A (ja) * 2000-03-31 2001-10-12 Toshiba Corp 半導体装置とその製造方法
US6303418B1 (en) * 2000-06-30 2001-10-16 Chartered Semiconductor Manufacturing Ltd. Method of fabricating CMOS devices featuring dual gate structures and a high dielectric constant gate insulator layer

Also Published As

Publication number Publication date
US7042055B2 (en) 2006-05-09
US20030042535A1 (en) 2003-03-06
JP2003069013A (ja) 2003-03-07

Similar Documents

Publication Publication Date Title
TWI252527B (en) High-K gate dielectric stack plasma treatment to adjust threshold voltage characteristics
US7151023B1 (en) Metal gate MOSFET by full semiconductor metal alloy conversion
CN110911492B (zh) 电子器件和制造该电子器件的方法
US7321155B2 (en) Offset spacer formation for strained channel CMOS transistor
TW478157B (en) Semiconductor device and the manufacturing method thereof
US20080220581A1 (en) Opto-thermal annealing methods for forming metal gate and fully silicided gate-field effect transistors
US6465309B1 (en) Silicide gate transistors
TW584966B (en) Semiconductor device and process for producing the same
TW561618B (en) Insulating gate type field effect transistor, semiconductor device and manufacturing method of insulating gate type field effect transistor
EP3817031A1 (en) Boron nitride layer, apparatus including the same, and method of fabricating the boron nitride layer
US6602781B1 (en) Metal silicide gate transistors
US20070026578A1 (en) Method for forming a silicided gate
KR20210052162A (ko) 질화 붕소막, 이를 포함한 장치 및 그 제조 방법
US20230369053A1 (en) Semiconductor Device and Method of Manufacturing
US11335786B2 (en) Gate structure in high-κ metal gate technology
CN112349775A (zh) 超陡亚阈值摆幅器件及其制备方法
US11688786B2 (en) Semiconductor device and method
US6429109B1 (en) Method to form high k dielectric and silicide to reduce poly depletion by using a sacrificial metal between oxide and gate
WO2012167509A1 (zh) 一种半导体结构及其制造方法
KR101868630B1 (ko) 원주 구조의 나노 입자를 갖는 반도체 소자의 게이트 및 그 제조방법
US20060175664A1 (en) Semiconductor constructions, and methods of forming metal silicides
US7947583B2 (en) Forming of silicide areas in a semiconductor device
TW466705B (en) Deep sub-micron CMOS
CN107240573A (zh) 一种半导体器件及其制作方法和电子装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees