TW559921B - Method for rounding corner of thin film component in semiconductor device - Google Patents

Method for rounding corner of thin film component in semiconductor device Download PDF

Info

Publication number
TW559921B
TW559921B TW91115142A TW91115142A TW559921B TW 559921 B TW559921 B TW 559921B TW 91115142 A TW91115142 A TW 91115142A TW 91115142 A TW91115142 A TW 91115142A TW 559921 B TW559921 B TW 559921B
Authority
TW
Taiwan
Prior art keywords
thin film
layer
etching
thin
film component
Prior art date
Application number
TW91115142A
Other languages
English (en)
Inventor
Shin-Yi Tsai
Original Assignee
Macronix Int Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix Int Co Ltd filed Critical Macronix Int Co Ltd
Priority to TW91115142A priority Critical patent/TW559921B/zh
Application granted granted Critical
Publication of TW559921B publication Critical patent/TW559921B/zh

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Description

559921 五、發明說明(1) --- 發明領域: 本發明係有關於一種半導體構造之製造方法,特別是 關於一種半導體裝置中之薄層元件角隅部的圓化方法,以 製作出半導體圓弧外形(c〇rner r〇unding profile)的 構造,並利用此圓弧外形構造來解決習知構造中高低差 (Step Height)及應力太大之缺失。 發明背 由 展成為 程精密 )南低 表輪廓 的應力 壞,且 程產生 響,所 半導體 請 圖,其 景: 於積體 多層堆 程度的 起伏是 的高低 而產生 亦會造 困難, 以蝕刻 製程上 參閱第 係在一 電路的高 疊架構製 要求也更 否平緩、 起伏較大 剝離、龜 成後續製 甚至使得 後外形高 積集度發展趨勢 程,使得製程更 向,因此餘刻後 圓滑也就顯得更 ,將不僅造成各 裂(Cracks)等 程窗(Window) 製程的良率和精 低起伏的平緩化 進行微影钱刻 薄層元件1 2係 1 2係形成有接 成其上沈積之 的重要考量因素之一。 一圖所示,係為習知半導 半導體基 製程,以 可為各種 近直角的 薄膜因應 板1 0上沈積一層 形成有圖案化之 不同的半導體元 外形,使此直角 力太大而產生龜 ’半導體製程也發 加複雜,且對各製 的外形(P r 〇 f i 1 e 加重要。因為若外 層薄膜因累積過多 永久的機械性破 太小而致使後續製 確度受到不良影 與否,已成為現代 體構造之構造截面 涛膜,再對該薄膜 薄層元件1 2 ;所述 件者。此薄層元件 薄層元件1 2容易造 裂(Cracks )、剝 ΙΗϋΙΙΙΜ 第4頁 559921 五、發明說明(2) 離(Peeling)及孔洞(v〇ids)之現象,甚至影響製程的 良率;且因外表輪廓的高低起伏較大,造成高低差(step
Height )太大,致使後續製程窗太小,進而增加後續製程 的困難度。 、為避免產生上述底切現象的缺點,於是有第二種習知 半‘體構造之改良技術,其構造剖視圖如第二圖所示,先 ί ^半導體基板2 〇上沈積一層薄膜,再對該層薄膜進行微 〜刻製程/以形成如(Α)圖所示之外形接近直角的薄層 =,2 2 \然後再以直接蝕刻方式對該薄層元件2 2進行蝕 二η ^形成如(B)圖所示之圓弧外形薄層元件24。上述形 第二2 ί形的蝕刻方式可分為直接溼蝕刻及乾蝕刻二種, 列,六;溼蝕刻方式,其係為等向性(Isotropic )蝕 象,造成部份薄層元件被侵钱之底切(U-iercuO現 大,對彳I i ί之濤層兀件外形難以控制,致使高低起伏較 對,績製程將會產生不利影響。 蝕刻,雖可诘,蝕刻方式係為非等向性(Anisotr〇Pic ) 來進行,當往二f十刀現象之問題’但由於乾姓刻係以電敷 )’所產生的電漿損宝(上轟t(Ion Bombardment 結構性及電性 拷° j lasma Damage),易造成薄膜 由於】1ΐ 而影響元件的可靠度。 難以控制,因此 Χ丨方式所形成的半導體圓弧外形係 J 囚此,為解決® A . 提供-種薄層元件角隅部所造成之問冑,本發明 低差及應力太大之缺失。、圓化方法,以有效解決上述高
559921 五、發明說明(3) 發明目的與概述: 本發明之主要目的,係在提供一種半導體裝置中之薄 層元件角隅部的圓化方法,以解決習知直接蝕刻所形成之 圓弧外形難以控制而造成過度蝕刻的問題,並利用有機化 合物作為本發明之犧牲層,由於此材料容易重工(Rew〇rk )。,以補救微影製程的誤差,可避免整片晶片因後續的製 私而產生永久性的傷害;此外,有機化合物材料亦同時具 =較佳之覆蓋(Coating)及均勻覆蓋性(c〇nf〇rmi 荨的優點。 本發明之另一目的,係在提供一種半導體裝置中之薄 ;:件角隅部的圓化方法,以圓弧外形構造取代習知接近 K的構造’#此降低後續沈積的薄膜應力,並可避免各 因累積應力過大而產生之薄膜剝·、龜裂等永久 機械破壞,進而提昇製程的良率和精確度。 層元21明之再一目的,係在提供一種半導體裝置中之薄 製程窗加大及提高後續製程的ί;:低"底…使後績 案轉移七』::導體基板上沈積-層薄膜’經由微影圖 薄::件:配等製?形成至少-薄層元件,再於 著對該犧$二八外形覆盍—具有高低差之犧牲層,接 薄層刻製程’以利用選擇性差異触刻在 餘之該犧牲層。° $成有圓弧外形之構造,最後去除剩 第6頁 559921 五 、發明說明(4) ” ΐ:ί ΐ具體實施例配合所附的圖式詳加說明,春f 容易暸解本發明之目的、技術内容、特點田更 效。 久具所違成之功 圖號說明: 件件 元元 層層 薄薄 2 2 1i 32 薄膜 36 光阻層 10 半導體基板 20 半導體基板 2 4 圓弧外形薄層元件 30 半導體基板 34 薄層元件 38 圓弧外形 詳細說明: 首先,請參閱第三A圖至第三]£圖,為本發明之一 件角隅部圓化方法之製造流程的一較佳實施例,其係二^ 視圖方式呈現,且這些圖式僅顯示出製造程序中的關鍵二 驟。 v 如第三A圖所示,提供—半導體基板3〇,通常為矽基 板,利用化學氣相沈積法在半導體基板3 〇上形成一層薄膜 32,其中,該薄膜32通常為氧化層(〇xide)、二氧化、 石夕、氮化石夕、多晶石夕、金屬連線、填石夕玻璃 (Phosphosilicate Glass, PSG)、侧鱗石夕玻璃 (Borophosphosilicate glass BpSG)、氟矽玻璃、四氣 乙基石夕及石夕飽和氧化矽等,或是其它半導體元件所構成
559921
者0 微影Π4 ί32表面上沈積一層光阻層’使其經過 罩農 χ #後形成一圖案化光阻,並以該圖案化光阻為 mask ) ’對該薄膜32進行乾蝕刻製程,並去除圖案 續®阻,以形成複數個薄層元件34者,如第三6圖所示’、 於i :件34之間則有露出部份的半導體基板30 ;其中,由 而來I =件34係利用非等向性(An 1 S〇tr〇pic )之乾蝕刻 所以其角隅部係具有接近90 〇的直角外形 露表三I圖所示,於薄層元件34與半導體基板3〇之裸 犧牲#之有i Γ ί化薄層元件34約略共形地塗佈一層作為 旋轉式塗佈;進“布以=::—(一… 間’…36 的; 其表面隨薄層元件34之高 、")之間使 (〇rganic Comp〇und) ^起伏。上述採用有機化合物 物材質具有容易重’、’、先阻層36之材料者乃因有機化合 之優點。 ^〇Γΐί )、容易塗佈及均勻度較佳 接下來,請參考第一
Back)製程,將薄層二圖所不,進行回蝕刻(Etching ;,直至露出薄層:件34為ί的;:C刻法去除 殘餘的光阻層36 ;盆中ά μ 且,、遠下缚層元件34之間 蝕刻法來完成,使得箸展;回蝕刻製程係採用選擇性差異 使付4層元件34角隅部之尖銳直角僅會被 立、赞明說明(6) U圓:!形38而不致被過度兹刻。 將薄層元件34間的:圖餘所:阻二:式剝除法或乾式剝除法 可得到—具有圓弧外形38的i層元。1Ρ),如此即 中過大之應力(St=卜=可有效降低習知薄層元科 的開口大小並提高後續製程:容J卢大後續製程窗 又,第三B圖中夕兹极― 卞度及良率。 取代,該閘極至少包含一%元件34亦可由一堆疊式閘極所 (WSix)。此外,薄;元:=二多晶矽層及矽化鎢 取代,所述閘極係由一隨处^ " 一快閃記憶體閘極所 介電層及一控制閘極所組成軋化層、一懸浮閘極、一絕緣 綜上所述,當知本發明 裝置中之薄層元件角隅部的圓^於一種用以製作半導體 代習知接近直角的構造,不方法,以圓弧外形構造取 力,亦可解決習知以直接蝕刻可降低後續沈積的薄膜應 控制而造成過度蝕刻的問題Υ方式所形成之圓弧外形難以 容易重工、易覆蓋及均勻覆罢且利用有機化合物材料具有 明之光阻層實有利於其後^ ^ ^較佳的特點,來作為本發 使用之回蝕刻製程簡單又.^王之進行;再加上本發明所 行。 、,更有利於整體製程之進 以上所述之實施例僅係、 點,其目的在使熟習此項技蓺说明本創作的技術思想及特 容並據以實施,當不能以之^ ^人士能夠瞭解本創作之内 又定本創作之專利範圍,即大 559921 五、發明說明(7) 凡依本創作所揭示之精神所作之均等變化或修飾,仍應涵 蓋在本創作之專利範圍内。
ΙΙ·· 第10頁 559921 圖式簡單說明 圖式說明: 弟一圖為習知半導體構造之剖視圖。 第二圖為習知形成圓弧外形之半導體構造的示意圖。 第三A圖至第三E圖為本發明於製作角隅部圓弧外形之各主 要步驟構造剖視圖。
第11頁

Claims (1)

  1. 559921 案號91Π5Η9
    六、申請專利範圍 1 二所該述犧之牲半層導<體/置中之薄層元件 8.如申請專利範圍第】項所述之半裝有置機 角隅部的圓化方法,其中該犧牲層係為一光阻層。曰70件 9·如申請專利範圍第J項所述之半導體裝置中之曰薄層元件 角隅部的圓化方法,其中該回蝕刻係採用選擇性差異蝕刻 法來進行。 ίο.如申請專利範圍第1項所述之半導體裝置中之薄層元件 角隅部的圓化方法,其中該去除殘餘犧牲層係採用濕式剝 除法及乾式剝除法其中之一。
    第13頁
TW91115142A 2002-07-09 2002-07-09 Method for rounding corner of thin film component in semiconductor device TW559921B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW91115142A TW559921B (en) 2002-07-09 2002-07-09 Method for rounding corner of thin film component in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW91115142A TW559921B (en) 2002-07-09 2002-07-09 Method for rounding corner of thin film component in semiconductor device

Publications (1)

Publication Number Publication Date
TW559921B true TW559921B (en) 2003-11-01

Family

ID=32322880

Family Applications (1)

Application Number Title Priority Date Filing Date
TW91115142A TW559921B (en) 2002-07-09 2002-07-09 Method for rounding corner of thin film component in semiconductor device

Country Status (1)

Country Link
TW (1) TW559921B (zh)

Similar Documents

Publication Publication Date Title
JP4583706B2 (ja) 半導体素子の多層金属配線形成方法
TW559921B (en) Method for rounding corner of thin film component in semiconductor device
KR100374228B1 (ko) 금속배선 형성 방법
JPH0313744B2 (zh)
TW200524044A (en) Method for forming a contact of a semiconductor device
TW544857B (en) Manufacturing method of dual damascene structure
JP2570139B2 (ja) 半導体装置の埋め込み配線の形成方法
TW548789B (en) Method of forming metal line
KR20010046324A (ko) 반도체 소자의 접촉부 형성 방법
JPS63271958A (ja) 多層配線形成方法
JP3033171B2 (ja) 半導体装置の製造方法
JPS62118539A (ja) 多層配線の形成方法
JPH0766178A (ja) 半導体装置の製造方法
JP2783898B2 (ja) 半導体装置の製造方法
KR100562312B1 (ko) 반도체 소자 제조 방법
JP4290979B2 (ja) 半導体素子の多層金属配線形成方法
KR20020002682A (ko) 반도체 소자의 제조방법
JPH05243217A (ja) 半導体装置の製造方法
JP2929850B2 (ja) 半導体装置の製造方法
JPS6386544A (ja) 半導体装置の製造方法
JPH0594975A (ja) 半導体装置の製造方法
CN112382611A (zh) 双大马士革工艺方法
JPH0722395A (ja) 半導体装置の製造方法
KR100532981B1 (ko) 반도체소자 식각방법
JPH05243222A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent