TW556332B - An arrangement for ESD protection of an integrated circuit - Google Patents
An arrangement for ESD protection of an integrated circuit Download PDFInfo
- Publication number
- TW556332B TW556332B TW091105743A TW91105743A TW556332B TW 556332 B TW556332 B TW 556332B TW 091105743 A TW091105743 A TW 091105743A TW 91105743 A TW91105743 A TW 91105743A TW 556332 B TW556332 B TW 556332B
- Authority
- TW
- Taiwan
- Prior art keywords
- diode
- varistor
- configuration
- integrated circuit
- item
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 230000000694 effects Effects 0.000 claims description 2
- 230000002079 cooperative effect Effects 0.000 claims 2
- 230000005611 electricity Effects 0.000 claims 1
- 230000003442 weekly effect Effects 0.000 claims 1
- 239000000758 substrate Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- 239000012212 insulator Substances 0.000 description 8
- 230000005684 electric field Effects 0.000 description 6
- 229920006395 saturated elastomer Polymers 0.000 description 5
- 108091006149 Electron carriers Proteins 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910018999 CoSi2 Inorganic materials 0.000 description 1
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/042—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage comprising means to limit the absorbed power or indicate damaged over-voltage protection device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Emergency Protection Circuit Devices (AREA)
- Bipolar Integrated Circuits (AREA)
- Thermistors And Varistors (AREA)
Description
556332 A7 B7 五 、發明説明（1 ) 技術領域 本發明通常係關於積體電路，而更特定言之，係關於積 體電路之靜電放電保護。 發明背景 眾所周知，靜電放電（ESDs)可能損壞電子裝置，尤其是 在傳導、半導、絕緣或半絕緣基板上製作的電子半導體裝 置，如積體電路。 ESD保護的裝置，通常併入大部分半導體裝置的輸入/ 輸出路徑中，以將超額的電荷從敏感的電路中分流出來。 在半導體裝置的輸入路徑中，通常提供一些預防高輸入 電流的保護，如連接於輸入路徑中的電阻，此一電阻限制 輸入電流。此一電阻通常位於結合區外面。 可是，對於GHz (十億赫茲）頻率的高頻率應用，電阻 產生了許多問題。電阻與電路之輸入電容的乘積RxC對 最高的操作頻率設限。此外，電阻本身產生雜訊，這在低 雜訊應用中是有害的。 發明概要 本發明之目的在提供一種保護高頻率積體電路裝置不受 超額之正與/或負的電壓，如靜電放電（ESDs )，並且在製 造積體電路時不需要額外的處理步驟。 根據本發明，藉由在連接到結合區的輸入/輸出端，保 護高頻率積體電路不受比正常操作電壓高的電壓配置，來 達成此一目的，其中該配置包括一種半導體變阻器，其於 結合區與積體電路之輸入/輸出端之間，以一種相同的程 -4- 本纸張尺度適用中國國家標準(CNS) A4規格(210X297公釐)
裝 訂
556332 A7 B7 五、發明説明（2 ) 序，在一個相同的晶粒上製造，其對於該正常操作電壓， 具有實質上低的常數電阻，而對於該較高之電壓，則有較 高的電阻。 圖式之簡單說明 以下將參考附圖，更詳細地描述本發明，其中圖1說明 根據本發明之配置的具體實施例，其藉由一變阻器，保護 積體電路之輸入放大器不受靜電放電（ESDs)，圖2是圖1 中變阻器之電阻對電壓圖，圖3說明圖1中使用之變阻器 的第一具體實施例，而圖4則說明圖1中使用之變阻器的 第二具體實施例。 發明之詳細說明 根據本發明，為了高頻率應用，矽積體變阻器在矽積體 電路之靜電放電（ESD)保護配置中，被用作電流限制元 件。 應指出的是，為了此一目的，可以用許多的方法設計變 阻器，其中可以使用不同的物理現象。達到所要求之效應 的最簡單方法，是使用電子載體，亦即電子或電洞的速 度，隨著增加電場強度而飽和的事實。結果經由變阻器的 '電流便飽和，即使跨越變阻器的電壓持續增加。 圖1說明根據本發明之配置的具體實施例，此一配置係 為了保護積體電路（為進一步顯示出來）之輸入放大器1， 免受靜電放電（ESDs)，其中靜電放電（ESDs)出現在連接 到結合區2的放大器1輸入端。 根據本發明，變阻器3整合於放大器1輸入端與結合區2 -5- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐） 裝 訂
線 556332 A7 B7 五、發明説明（3 ) 之間，以限制任何出現的靜電放電（ESD )電流。在原來關 於靜電放電（ESD )電流限制高頻率電阻變阻器的方式中， 變阻器3與結合區2之間的互連點，被連接到所謂的主電 流分流裝置。 圖1所示之具體實施例中，主電流分流裝置包括一個二 極體4與一個二極體5，其中二極體4之陽極與變阻器3與 結合區2之間的互連點連接，其陰極連接到正電壓V A，而 二極體5之陰極則連接到變阻器3與結合區2之間的互連 點，其陽極接地GND。 變阻器3與放大器1之輸入端之間的互連，可以連接到 所謂的次電流分流裝置，可是也可以略去。 在圖1中所示之具體實施例中，次電流分流裝置包括一 個二極體6與一個二極體7，其中二極體6之陽極與變阻器 3與放大器1之間的互連點連接，其陰極連接到正電壓 VA，而二極體7之陰極則連接到變阻器3與放大器1之間的 互連點，其陽極接地GND。 主要與次電流分流裝置將任何出現的靜電放電（ESD )電 流，分流到Va或接地GND。 , 應了解的是可以使用其他的電流分流裝置，如半導體開 關元件二極體。 根據本發明，設計變阻器3以於放大器1之正常操作電 壓範圍内，具有低且實質上常數的電阻，而對於比正常操 作電壓高的電壓，則具有較高的電阻。 圖2顯示變阻器3之可仿效電阻R對電壓V簡圖。如圖2 中之簡圖所指出的，變阻器之電阻R對於V 0與V 1之間的 -6 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐） 裝 訂
556332 A7
操作電壓，是假設成低的，且實質 放電保護之變 圖3顯示圖！中其可依據本發明作Γ靜%數 電阻3之一第一實施例。 ，告圖3中之變阻器的具體實施例，已經在?_基板8中製 二井Μ二的卜基板’其中I井9，例如包括磷的 Ν-井，從基板8的頂部擴散進入其中。兩個ν+區域1〇、 π，從基板8的頂部植入Ν_井”。Ν+區域ι〇ιι以延伸 到Ν-井9之絕緣體12來分隔。在各個N+區域ι〇 ιι之其 他侧面上，提供亦延伸到Ν_井9之絕緣體13、14。絕緣體 12、13與1 4包括，如場氧化物或淺渠溝絕緣。 為了將圖3中之變阻器，連接到圖i中所說明之放大以 與1合區2，#各個N+區域1〇、u之頂部上提供接點 15人16。接點15、16包括’如二石夕化欽⑺叫或二石夕化 姑（CoSL)。基板8之底面通常是接地的。 對於圖1中放大器1之正常操作電壓^^〇_¥1，如圖2中之 簡圖所說明的，電阻在圖3中變阻器之接點“與“之間是 低的，且實質上為常數。電流將從N+區域1〇，經由N·區 域9，流到N +區域1 1。 當圖3中變阻器之接點15與16之間的電位差，增加至圖 i中放大器！之正常操作電壓之上時，如當靜電放電（esd) 發生時，亦即當N+區域…與"之間的電場增加到N+區 域1〇與η之間正常電場之上時，N+區域“與丨丨之間的 電子載體速度，在此一情況中為電子之速度，將變得飽 和。因此，經由圖3中變阻器之電流將變得飽和，即使電 %持績土曰加。換句話說，電阻將隨著圖3中跨越變阻器之 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 556332
增加的電壓而增加 >νι。 亦即圖2中簡圖所說明的，電壓 大選擇1井9之轉程度與絕緣體12之尺寸，以便滿足圖 圖中之屯子特性。如果沒有仔細地選擇，所描述的裝 置將成為電阻器，或將具有不適於保護裝置之特性。 圖4顯示圖！中變阻器3之第二具體實施例，其根據本發 明’可以用作靜電放電（ESD)保護。 土圖4中之變阻器的具體實施例，已經在卜基板η中製 ^例如包括硼的P -基板，其中N -井1 8，例如包括磷的 N-井18，從基板17的頂部擴散進入其中。三個區域 19、20與21，從絕緣體22、23之間的基板丨了頂部植入 井1 8中，其中絕緣體22、23延伸到N -井1 8中。絕緣體 22、23包括，如場氧化物或淺渠溝絕緣。 在各個N+區域19、20與21之頂部上，提供接點24、25 與26。接點24、25與26包括，如二矽化鈦（Tisy或二矽 化錯（CoSi2)。基板17之底面通常是接地的。 如圖1所說明的，位於鄰近圖4中變阻器之絕緣體2 2與 2 3的接點2 4與2 6，將連接到放大器1與結合區2。 分別於接點24、25與25、26之間，提供絕緣層27、28， 如包括二氧化矽（Si〇2)。在這絕緣層27、28之頂部，提供 閘極29、30,如多晶矽之閘極。這些閘極區 域2 0頂部之接點2 5互連。 對於圖1中放大器1之正常操作電壓，如圖2中之簡圖所 說明的，電阻在圖4中變阻器之接點25與26之間是常數。 -8 - 本紙張β適用中國國家標準(CNS) A4規格(210X297公釐)
556332 A7 B7五、發明説明（6 ) 電流將從N +區域1 9流到N +區域2 0，並從N +區域2 0流到 N+區域2 1。 如在靜電放電（ESD )電壓出現於接點2 4上的情況中，接 點2 4之電位將比閘極2 9與3 0之接點2 5的電位高。 這導致閘極2 9下面的N -區域，從接點2 4變成電子空乏 的。如此，N +區域1 9與2 0之間的電阻將增加。可是，在 閘極30下面的N-區域中，電子將聚集。 除了閘極2 9下面電子之空乏所引起的電阻增加外，當 N +區域之間的電場，增加到N +區域之間正常電場之上 時，圖4中變阻器N +區域之電子載體的速度，在此一情況 中為電子之速度，將變得飽和。因此，經由圖4中變阻器 之電流將變得飽和，即使電場持續增加。換句話說，如圖 2之簡圖所說明的，電阻將隨著跨越圖4中變阻器之增加 的電壓而增加。 根據本發明，可以使用類似的變阻器類型，如基於接面 場效應電晶體（JFETs)或金屬半導體場效應電晶體 (MESFETs )或其結合（以及與上述變阻器之結合），作為靜 電放電（ESD)保護，對於熟諳此藝之士應是明顯的。 裝 訂
線 -9 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐）
Claims (1)
- 556332經濟部智慧財產局員工消費合作社印制衣 ι· -種保護高頻率積體電路⑴不 電壓影響之配置，里中古艏触、正吊操作電壓之 -τ间頻率積體電路連 炙輸入/輸出端上，其特徵為此一配置勺私 5區（2: 阻器⑺，其與積體電路⑴，一起整入^—半導體變 輸入/輸出端之間，該半導#_ 。1結合區（2)與 泰厭，1古彳 牛導姐變阻斋（3)對於該正常操作 包壓具有低與實質上為常數的 壓，則具有較高之電阻。 而對於孩較高電 2·根據申請專利範圍第”頁之配置，其特徵為對於 操作電壓，電阻實質上為常數。 、 3. == 專利Λ圍第1項之配置，其特徵為變阻器⑴與 …。£(2)4互連點，被連接到主電流分流裝置（4， 4. 根據申請專利範圍第3項之配置，其特徵為主電流分流 裝置包括一個二極體（4)與一個二極體（5)，其中二極體 (4)之陽極與變阻器（3 )與結合區（2)之間的互連點^ 接’其陰極連接到正電壓（Va)，而二極體（5)之陰極則 連接到文阻器（3 )與結合區（2 )之間的互連點，其陽極接 地（GND)。 5·根據申請專利範圍第丨項之配置，其特徵為變阻器（3 )與 •積體電路（1 )之互連點，被連接到次電流分流裝置（6， 7)。 6·根據申請專利範圍第5項之配置，其特徵為次電流分流 裝置包括一個二極體（6)與一個二極體（7)，其中二極體 之陽極與變阻器（3 )與放大器（1 )之間的互連點連接，其 陰極連接到正電壓（VA)，而二極體（7 )之陰極則連接到 10- 本，，氏張尺度週用中國國家標準（CNS)A4規格（210 X 297公釐）— — — — — — II 1 |(請先—背—i項mlg ^ -丨線· . 556332 A8 B8 C8 D8 申請專利範圍 變阻器（3 )與積體電路（1 )之間的互連點，其陽極接地 (GND)。 (請先閱讀背面之注意事項寫本頁) 裝 訂： _丨線· 經濟部智慧財產局員工消費合作社印製 -11 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SE0102960A SE522909C2 (sv) | 2001-09-06 | 2001-09-06 | Anordning för skydd av integrerad högfrekvenskrets innefattande en halvledarvaristor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW556332B true TW556332B (en) | 2003-10-01 |
Family
ID=20285244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW091105743A TW556332B (en) | 2001-09-06 | 2002-03-25 | An arrangement for ESD protection of an integrated circuit |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7019382B2 (zh) |
| EP (1) | EP1423898B1 (zh) |
| CN (1) | CN1554141A (zh) |
| SE (1) | SE522909C2 (zh) |
| TW (1) | TW556332B (zh) |
| WO (1) | WO2003021737A1 (zh) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE0302296D0 (sv) | 2003-08-27 | 2003-08-27 | Infineon Technologies Ag | Device for ESD protection of an integrated circuit |
| US7164185B1 (en) * | 2004-02-02 | 2007-01-16 | Advanced Micro Devices, Inc. | Semiconductor component and method of manufacture |
| KR20050089219A (ko) * | 2004-03-04 | 2005-09-08 | 주식회사 팬택앤큐리텔 | 정전기 보호 및 잡음 차단이 가능한 일렉트리트 콘덴서마이크로폰 |
| EP1603162A1 (en) * | 2004-05-28 | 2005-12-07 | Infineon Technologies AG | Device for esd protection of an integrated circuit |
| DE102005014176B4 (de) * | 2005-03-29 | 2009-08-20 | Infineon Technologies Ag | Verfahren zum Erstellen einer Schutzanordnung zum Schutz eines Elektronikbausteins vor elektrostatischen Entladungen und entsprechend ausgebildeter Elektronikbaustein |
| WO2010087184A1 (ja) * | 2009-01-29 | 2010-08-05 | パナソニック株式会社 | 差動伝送回路及びそれを備えた電子機器 |
| US8619397B2 (en) * | 2011-01-31 | 2013-12-31 | Fairchild Semiconductor Corporation | Non-linear power management device for input power protection |
| CN103378088B (zh) * | 2012-04-28 | 2015-10-14 | 上海华虹宏力半导体制造有限公司 | 一种多晶硅二极管静电保护结构 |
| US9172239B2 (en) | 2013-03-15 | 2015-10-27 | Fairchild Semiconductor Corporation | Methods and apparatus related to a precision input power protection device |
| US9696736B2 (en) | 2013-03-15 | 2017-07-04 | Fairchild Semiconductor Corporation | Two-terminal current limiter and apparatus thereof |
| US9679890B2 (en) | 2013-08-09 | 2017-06-13 | Fairchild Semiconductor Corporation | Junction-less insulated gate current limiter device |
| US9735147B2 (en) | 2014-09-15 | 2017-08-15 | Fairchild Semiconductor Corporation | Fast and stable ultra low drop-out (LDO) voltage clamp device |
| US9653913B2 (en) * | 2015-02-17 | 2017-05-16 | Littelfuse, Inc. | Resistance change device providing overcurrent protection |
| CN111128496B (zh) * | 2019-12-26 | 2021-09-07 | 亨斯迈(杭州)电力技术有限公司 | 一种大功率分压器件及制作方法 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5928370A (ja) * | 1982-08-09 | 1984-02-15 | Toshiba Corp | 半導体装置 |
| JPS6144454A (ja) * | 1984-08-09 | 1986-03-04 | Fujitsu Ltd | 半導体装置 |
| US4806999A (en) * | 1985-09-30 | 1989-02-21 | American Telephone And Telegraph Company, At&T Bell Laboratories | Area efficient input protection |
| GB8621839D0 (en) * | 1986-09-10 | 1986-10-15 | British Aerospace | Electrostatic discharge protection circuit |
| JPH01199403A (ja) * | 1987-10-23 | 1989-08-10 | Mitsubishi Electric Corp | バリスタ |
| US5196913A (en) * | 1988-07-11 | 1993-03-23 | Samsung Electronics Co., Ltd. | Input protection device for improving of delay time on input stage in semi-conductor devices |
| EP0371663B1 (en) | 1988-11-22 | 1994-06-15 | AT&T Corp. | Integrated circuit output buffer having improved ESD protection |
| US5124578A (en) * | 1990-10-01 | 1992-06-23 | Rockwell International Corporation | Receiver designed with large output drive and having unique input protection circuit |
| JP2989406B2 (ja) * | 1993-01-29 | 1999-12-13 | シャープ株式会社 | 半導体装置用プリプレーテッドフレーム及びその製造方法 |
| KR970009101B1 (ko) * | 1993-08-18 | 1997-06-05 | 엘지반도체 주식회사 | 정전기(esd) 보호회로의 제조 방법 |
| US5615073A (en) * | 1995-06-22 | 1997-03-25 | National Semiconductor Corporation | Electrostatic discharge protection apparatus |
| US5751507A (en) * | 1995-08-15 | 1998-05-12 | Cypress Semiconductor Corporation | KSD protection apparatus having floating EDS bus and semiconductor structure |
| US5803343A (en) | 1995-10-30 | 1998-09-08 | Delco Electronics Corp. | Solder process for enhancing reliability of multilayer hybrid circuits |
| US5808343A (en) * | 1996-09-20 | 1998-09-15 | Integrated Device Technology, Inc. | Input structure for digital integrated circuits |
| US6037636A (en) * | 1998-05-19 | 2000-03-14 | National Semiconductor Corporation | Electrostatic discharge protection circuit and method |
| US6292046B1 (en) * | 1998-09-30 | 2001-09-18 | Conexant Systems, Inc. | CMOS electrostatic discharge protection circuit with minimal loading for high speed circuit applications |
| DE19942023A1 (de) * | 1999-09-03 | 2001-03-08 | Moeller Gmbh | Schaltungsanordnung für den Überspannungsschutz eines Leistungstransistors zur Steuerung einer induktiven Last |
| US6432282B1 (en) * | 2000-03-02 | 2002-08-13 | Applied Materials, Inc. | Method and apparatus for supplying electricity uniformly to a workpiece |
| US6331726B1 (en) * | 2000-03-21 | 2001-12-18 | International Business Machines Corporation | SOI voltage dependent negative-saturation-resistance resistor ballasting element for ESD protection of receivers and driver circuitry |
| TW449842B (en) * | 2000-07-13 | 2001-08-11 | United Microelectronics Corp | SOI electrostatic discharge protection circuit |
| US6455919B1 (en) * | 2001-03-19 | 2002-09-24 | International Business Machines Corporation | Internally ballasted silicon germanium transistor |
-
2001
- 2001-09-06 SE SE0102960A patent/SE522909C2/sv unknown
-
2002
- 2002-03-25 TW TW091105743A patent/TW556332B/zh not_active IP Right Cessation
- 2002-08-28 EP EP02753324A patent/EP1423898B1/en not_active Expired - Fee Related
- 2002-08-28 CN CNA028175565A patent/CN1554141A/zh active Pending
- 2002-08-28 WO PCT/SE2002/001535 patent/WO2003021737A1/en not_active Application Discontinuation
-
2004
- 2004-03-02 US US10/791,389 patent/US7019382B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP1423898A1 (en) | 2004-06-02 |
| SE0102960D0 (sv) | 2001-09-06 |
| US7019382B2 (en) | 2006-03-28 |
| CN1554141A (zh) | 2004-12-08 |
| SE0102960L (sv) | 2003-03-07 |
| SE522909C2 (sv) | 2004-03-16 |
| EP1423898B1 (en) | 2012-02-22 |
| US20040164355A1 (en) | 2004-08-26 |
| WO2003021737A1 (en) | 2003-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8482072B2 (en) | Semiconductor die with integrated electro-static discharge device | |
| US9601920B2 (en) | Transient voltage protection circuits and devices | |
| TW556332B (en) | An arrangement for ESD protection of an integrated circuit | |
| WO2001050533A1 (en) | Apparatus for current ballasting esd sensitive devices | |
| TW477055B (en) | Improved ESD diode structure | |
| US7227730B2 (en) | Device for ESD protection of an integrated circuit | |
| EP1058308A1 (en) | Intermediate trigger voltage ESD protection device | |
| US5565698A (en) | IC protection structure having n-channel MOSFET with n-type resistor region | |
| JP2013065771A (ja) | Ｅｍｉフィルタ | |
| EP0802604A2 (en) | Protection circuit | |
| US5138413A (en) | Piso electrostatic discharge protection device | |
| WO2016170913A1 (ja) | オンチップノイズ保護回路を有する半導体チップ | |
| US5698886A (en) | Protection circuit against electrostatic discharges | |
| EP0472592A1 (en) | SCR PROTECTIVE ARRANGEMENT WITH LOW IGNITION VOLTAGE AND STRUCTURE. | |
| CN114256227A (zh) | 具有降低的谐波失真的esd保护器件 | |
| US6031270A (en) | Methods of protecting a semiconductor device | |
| JPH0239570A (ja) | 入力保護回路 | |
| US20050024800A1 (en) | Voltage protection device | |
| US11177251B2 (en) | Circuit overvoltage protection | |
| US6445601B1 (en) | Electrostatic discharge protection circuit | |
| EP0568341A2 (en) | Electrostatic discharge protection structure | |
| EP0620598B1 (en) | Input/output protective circuit | |
| CN117059620A (zh) | 用于包括集成无源器件的多裸片集成电路（ic）的esd保护 | |
| TW468267B (en) | Dynamic floating-well silicon controlled rectifier electrostatic discharge protection device | |
| JPS6249996B2 (zh) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |