TW554397B - Method to prevent damaging chip-on-glass pad during rework - Google Patents
Method to prevent damaging chip-on-glass pad during rework Download PDFInfo
- Publication number
- TW554397B TW554397B TW091116435A TW91116435A TW554397B TW 554397 B TW554397 B TW 554397B TW 091116435 A TW091116435 A TW 091116435A TW 91116435 A TW91116435 A TW 91116435A TW 554397 B TW554397 B TW 554397B
- Authority
- TW
- Taiwan
- Prior art keywords
- glass
- layer
- hole
- scope
- organic layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
554397 五、發明說明(1) [發明領域] 本發明係有關於液晶顯示器(LCD)的COG (chip on glass,覆晶玻璃)製程,且特別是有關於一種避免在重工 (rework)時,損壞COG墊(pad)的方法。 [習知技術說明] 近年來’在電子顯示應用領域中,液晶顯示器面板 (LCD panel)已經廣泛地取代陰極射線管(CRT)。關於在液 晶顯示器面板的裝配製程(assembly fabricati〇n)中,首 先係將裝有液晶的LCD基板和透明基底組合。該lcd基板包 含有許多開關(例如是Τ ρ T s)用以控制眾多的晝素 (pixels)。 在裝配好液晶顯示器面板之後,該面板必須接合 (bonding) — 印刷電路板(printed circuit board, PCB)而目刖有一種稱為晶片在玻璃基底上(chip on glass,COG,通常稱為:覆晶玻璃)技術正被業界所使用 著’然而當需要進行「把晶片從基板上移除」的重工 (rework)作業時,經常會在重工過程中損傷c〇G墊以及其 他元件(例如剝離有機層、鈍化層及導線等等)。以下利用 第1圖說明習知C0G結構在進行重工時的缺點。 請參閱第1圖,其顯示習知COG結構的剖面示意圖,包 含一基底100、一 COG塾110、一鈍化層12〇、一有機層 130、一銦錫氧化物層(ΙΤΟ)14〇、一異方性導電層 (ACF)l 50、一金凸塊(bump)及一晶片170。然而,當需要 進行重工作業時,由於c〇G墊11〇上方的空間18〇(叩8以)非
554397 五、發明說明(2) 常狹窄,所以在拔除晶片170的過程中,經常會損傷有機 層1 30、鈍化層1 20以及COG墊110。 為解決上述問題,第2A〜2D圖揭示一習知之避免重工
餘損壞COG塾之方法之剖面示意圖。首先,請參閱第2A 圖,提供一具有一金屬層(未圖示)之基底2〇(),接著利用 第一道光罩,以微影製程將金屬層定義一c〇G,21()。然 後,依序形成一鈍化層2 2 0盥一咸伞α η > ολλ ^ Α先性的有機層230於基底 Z U 0 上 〇 、其次,請參閱第2B圖,利用第二道光罩,對有機層 230進行一微影程序,而定義出具有適當重工空間 (reworking space)之一第一孔洞24n 二 +,工曰 22〇。 ^40,而露出部分鈍化層 其次,請參閱第2C圖,利用第二 、一 程序而蝕刻去除位於COG墊210上方夕^ ’進行一微影 露出⑽测表面之一第二孔洞二之鈍化層220,而形成 其次’請參閱第2D圖,先沉積—IT〇声 化層22。與有機層2 30上,利用第四 不)於純 260於COG墊210上。 道先罩,定義一 IT0層 由上述可知,利用上述方法形 COG墊之方法的製程共需四道光罩, 在重工時損毀 造成本與製程時間。 “、、而如此卻需增加製 [發明概述] 有鑑於此,本發明之一目的,在 97在於棱供一種COG墊之 製程。
554397 五、發明說明(3) 本發明之另一目的,在於提供一 C 0 G塾的方法。 避免重工時損壞 =達上述目的,本發明提供一種c〇g 下列步驟··提供具有一C0G區的—基 ^製知包含 底上,且該COG墊係位於該C〇g區中;順/ 〇G墊於基 層於COG墊與基底上;形成一厚 生地形成一鈍化 二u衫1程,於該厚有機層形成一第_孔洞與二 洞,第二孔洞係包含第一孔 ^ ΓΠΓ也,丄, 八τ弟一孔洞係位於該 COG墊上方並使鈍化層表面暴露 右一續古4叙昆 Μ 弟一孔洞底部殘留 楼展糸為☆丨=,且第二孔洞之開口面積大於C0G區;以有 去除部份該鈍化層而露出部分該cog ^去除㈣有機層;及順應性地形成-導電層於COG墊 下文i ϊ ί::ΐ上述目的、特徵和優點能更明顯易懂, :文特舉較佳實施例,並配合所附圖式,作詳細說明如 實施例·· 請參閱第3〜8圖,用以說明本發明之C0G(chip 〇η glass,覆晶玻璃)墊(pad)的製程。其中,第9圖係顯示定 義第3圖中,形成COG墊所使用的光罩(1^1;1(:16 〇『 photomask)上視圖;第10圖係顯示定義第4圖中,形成孔 洞所使用的光罩上視圖。 首先’請參閱第3圖,提供一基底3〇〇,其材質例如是 玻璃(glass),該基底3〇〇上具有至少一 c〇G區31 〇。然後, 0632-6269TWF(n);IP010016;peterliou.ptd 第6頁 554397 五、發明說明(4) /儿積一金屬層(未圖不)於該基底3〇〇上。接著,利用如第 9圖所示的第一道光罩910,對該金屬層進行一微影製程而 定義出圖案化的一COG墊320,且電性連接至基底3〇〇上的 一資料線(data line,未圖示)、一掃描線(scan Hne, 未圖示)或電晶體元件(未圖示)。COG墊320例如是由 Ti/Al/Ti的堆疊金屬層結構所組成。還有,在第9圖中所 示之光罩包含一不透光區920及一透光區930,其中該不透 光區920係對應第3圖中的COG塾320之位置。 其次,仍請參閱第3圖,順應性地(conformally)沉積 例如是氮化矽(Si Nx)層的一鈍化層330於該COG墊3 20與該 基底300表面上。接著,形成一厚有機層34〇於該鈍化層 330上,其中該厚有機層34〇之材質係為一感光性材料,亦 即具有光阻(photoresist)的特性。
其次’請參閱第4圖,利用例如第1 〇圖所示之一第二 道光罩1 0 1 0進行一微影程序,蝕刻去除部份該厚有機層 340而形成一第一孔洞41〇與一第二孔洞42〇,利用第二道 光罩上的圖案形式,可將該厚有機層34〇之該第一孔洞41〇 及該第二孔洞4 2 0同時形成,且該第一孔洞4丨〇係形成於該 第二孔洞420内,且該第一孔洞41〇係形成於該c〇G墊32〇上 方,而使該COG墊320上方之鈍化層33〇暴露出來,該第二 孔洞420之底部係殘留有一薄有機層43〇,且該第二孔洞 420之開口面積大於該c〇G區310。其中,第10圖之該光罩 1010包括一第一圖案1 02 0、一第二圖案1〇3〇與一第三圖案 1 040。第一圖案1〇20(透明區)用以透光(或稱:曝光),其
554397 五、發明說明(5) 對應第一孔洞4 1 〇。第二圖案1 〇 3 〇 (半透明區)用以降低透 光強度(或稱:降低曝光強度),其對應第二孔洞42〇。第 二圖案1040(不透明區)用以遮光,其對應該厚有機層34〇 未蝕刻之區域。 例說明第二圖案1 0 3 0的圖樣型態(p a 11 在此,舉 prof i le) ’但並非限定本發明。由於第二圖案1〇3〇需具有 降低透光強度的效果,所以第二圖案丨〇 3 〇係一半調圖案 (half-tone pattern)。因此,此第二光罩圖案1〇3〇可具 有一由以適當之一間隙(s丨i t )丨〇 5 〇相隔開之複數個微圖案 1060 ’微圖案1060可為透光圖案或不透光圖案,但是當微 圖案1 0 6 0為透光圖案時,圖中用以分隔各微圖案丨〇 6 〇的間 隙1 050就必須為非透光;反之,當微圖案1〇6〇為非透光圖 案時,間隙1 0 5 0就必須為透光。藉由控制上述微圖案丨〇 6 〇 或間隙1 0 50的尺寸,使光線被部份阻礙而無法完全透過, 就能在進行微影步驟時降低透光強度而令厚有機層34〇不 會完全被曝光顯影掉,亦即於顯影完後仍殘留有一定厚度 的有機層(即薄有機層43 0 )。至於微圖案1〇6〇之形狀設計 並未特別限定,可為任何形狀,例如··矩形、圓形、方 ^、長方形、菱形或三角形等等。這裡舉—範_,當微圖 ==非透光方形圖案時,其邊長約2〜,而其間隙 1050寬度約1〜5/zm。 其次,請參閱第5圖 430為|虫刻罩幕(etching 410内的該鈍化層330而露 ’以該厚有機層340與該薄有機層 mask),蝕刻去除位於第一孔洞 出部分該COG墊320。接著,蝕刻
554397 、發明說明(6) 除邊薄有機層4 3 0而露出位於第二孔洞4丨〇内的該鈍化層 ° 14裡要說明的是,薄有機層43〇也有可能在去除位於 第一孔洞410内的該鈍化層33〇之蝕刻過程中,同時地被去 其次,請參閱第6圖,順應性地沉積一導電層6丨〇於厚 有機層340、鈍化層330與COG墊3 20上。 “ 接著’請參閱第7圖,利用第三道光罩(類似第9圖的 光罩型態,未圖示),進行一微影製程而形成圖案化的一 導電層610’於該COG墊320上。其中,該導電層61〇,例如是 銦錫氧化物(IT0)層。 更者,請參閱第8圖,進行一COG製程,用以將一晶片 810電性連接該導電層610,。由於其連接製程並非本案之 重點’為避免混淆本案技術特徵,故在此不予論述。在第 8圖中’晶片810例如是驅動IC chip);符號820係表示金 凸塊(Au bump);符號83 0係表示異方性導電膜 (anisotropic conductive film, ACF)。 之後,當進行一重工製程用以將該晶片81 〇取下時, 由於第二孔洞42 0之開口面積大於COG區310,使得在進行 重工過程中有足夠的重工空間(即第二孔洞420 ),而不易 損傷厚有機層34 0與COG墊32 0等等元件。 [本發明之特徵與優點] 本發明之特徵在於:形成一 COG墊於基底上,且位於 COG區中。順應性地形成一鈍化層於c〇G塾與基底上。形成 一厚有機層於該鈍化層於鈍化層上。去除部份厚有機層而
0632-6269TWF(n);IP010016;peterliou.ptd 第 9 頁 554397
形成一第一孔洞與一第二孔洞, 一 洞,其中第一孔洞露出位於c〇G藝二孔洞係包含第一孔 二孔洞底部殘留有一薄有機層,上方之鈍化層表面,第 於COG區。以有機層為餘刻罩幕且第二孔洞之開口面積大 出部分該COG墊。去除該薄有機去除部份該鈍化層而露 層於COG墊上。 曰。順應性地形成一導電 如此,經由本發明的方法, 積大於該COG區,使得在進行今由於該第二孔洞之開口面 空間,故可以避免重工時易4工製程時有足夠的作業 而能提升產品的可靠度。 有機層與COG墊的問題, 而言’比較習知方法(共四道光 ’故本發明能減少一道光罩而 並且對於COG墊之製程 罩),本方法僅需三道光罩 能降低成本、節省工時。 本發明雖以較佳實施例揭露如上,然其並非用以限定 本發明的範圍,任何熟習此項技藝者,在不脫離本發明之 精,^範圍内,當可做些許的更動與潤飾,因此本發明之 保遵範圍當視後附之申請專利範圍所界定者為準。
554397
圖式簡單說明 圖式說明: 第1圖係顯不習知C 0 G結構的剖面示音圖, 第2 A〜2D圖係顯示習知之形成c〇G墊的制’ 圖; I程剖面示意 第3〜8圖係顯示本發明之形成c〇G墊的盤翁立丨 圖; i w表私剖面示意 第9圖係顯示定義第3圖中,形成C〇G墊所使用的光罩 上視圖;以及 第1 0圖係顯示定義第4圖中,形成孔洞所使用的光罩 上視圖。 [圖示符號說明]: 習知部分(第1圖、第2A〜2D圖) 1 0 0、2 0 0〜基底; 110 、 210〜COG 墊; 120、220〜鈍化層; 130、230〜有機層; 140、260 〜IT0 層; 150〜異方性導電膜(ACF); 1 6 0〜金凸塊; 1 7 0〜晶片, 1 8 0〜空間; 2 4 0、2 5 0〜孔洞。 本案部分(第3〜10圖) 3 0 0〜基底;
554397 圖式簡單說明 3 3 0〜鈍化層; 34 0〜厚有機層; 4 1 0〜第一孔洞; 4 2 0〜第二孔洞; 4 3 0〜薄有機層; 61 0、61 0’〜導電層(ITO層); 8 1 0〜晶片; 82 0〜金凸塊(bump); 83 0〜異方性導電膜(ACF); 910〜第一道光罩; 920〜不透光區; 93 0〜透光區; 1 0 1 0〜第二道光罩; 1 0 20〜第一圖案; 1 0 30〜第二圖案; 1 0 40〜第三圖案; 1 0 5 0〜間隙; 1 0 6 0〜微圖案。
0632-6269TWF(n);IP010016;peterliou.ptd 第12頁
Claims (1)
- 554397 六、申清專利範圍 • 種避免重工時損壞覆晶玻璃(chip on glass, COG),的方法,包括下列步驟·· 提供一基底,具有一覆晶玻璃區; 形成一覆晶玻璃墊於該覆晶玻璃區中; 幵〆成純化層於該覆晶玻璃墊與該基底表面上; 形成一厚有機層於該鈍化層上; 去除部份該厚有機層而形成一第一孔洞與一第二孔 洞’該第二孔洞係包含該第一孔洞,其中該第一孔洞係形 成於該覆晶玻璃墊上方,且使該鈍化層表面暴露出來,^ 第二孔洞之底部係殘留有一薄有機層,且該第二孔洞之^ 口面積大於該覆晶玻璃區; 以該厚有機層與該薄有機層為蝕刻罩幕,去除部份該 純化層而露出部分該覆晶玻璃墊; Λ 去除該第二孔洞底部之該薄有機層;以及 形成一導電層於該覆晶玻璃墊上。 重I時損壞覆晶 2·如申請專利範圍第1項所述之避免 玻璃墊的方法,更包括: 進行一覆晶玻璃製程,用以將一晶片電性連接該導電 層。 〇 重I時損壞覆晶 3 ·如申請專利範圍第2項所述之避免 玻璃墊的方法,更包括: 進行一重工製程,用以將該晶片取下; 該 其中,由於該第二孔洞之開口面積大於該覆晶玻璃 區,使得在進行該重工製程時,避免損傷該厚有$層與0632-6269TWF(n);IP〇l〇〇16;peterliou.ptd 第 13 頁 554397 六、申請專利範圍 覆晶玻璃塾。 4·如申請專利範圍第1項所述之避免重工時損壞覆晶 玻璃塾的方法,其中該基底係玻璃基底。 5.如申請專利範圍第1項所述之避免重工時損壞覆晶 玻璃墊的方法,其中該覆晶玻璃墊之材質係Ti/Al/Ti之堆 疊金屬。 6·如申請專利範圍第1項所述之避免重工時損壞覆晶 玻璃塾的方法,其中該純化層係氮化石夕層。 7.如申請專利範圍第1項所述之避免重工時損壞覆晶 玻璃墊的方法,其中該厚有機層的材料係感光性有機材 料。 8 ·如申請專利範圍第1項所述之避免重工時損壞覆晶 玻璃塾的方法,其中該導電層係銦錫氧化物(IT 0)層。 9 ·如申請專利範圍第1項所述之避免重工時損壞覆晶 玻璃墊的方法,其中,去除部份該厚有機層而殘留該薄有 機層於該第二孔洞底部的方法,其包括下列步驟: 利用一光罩,對該厚有機層進行一微影程序; 其中’該光罩包括: 一第一圖案,用以透光,其設置位置係對應該第一孔 洞;以及 一第二圖案,用以降低透光強度,其設置位置係對應 該第二孔洞。 " 1 0 ·如申請專利範圍第9項所述之避免重工時損壞覆晶 玻璃墊的方法,其中該光罩的該第二圖案係一半調圖案。第14頁 0632-6269TWF(n);IP〇l〇〇16;peterliou.ptd 554397 六、申請專利範圍 1 1 ·如申請專利範圍第1 0項所述之避免重工時損壞覆 晶玻璃塾的方法,其中該光罩的該第二圖案包含複數個微 圖案。 !2· —種避免重工時損壞覆晶玻璃墊(c〇G pad)的方 法,包括下列步驟·· 提供一基底,具有一覆晶玻璃區; 形成一覆晶玻璃墊於該覆晶玻璃區; 地形成一鈍化層於該覆晶玻璃墊與該基底上; 形成一厚有機層於該鈍化層上; 利用一光罩進行一微影程序,去除部份該厚有機層而 形成一第一孔洞與一第二孔洞,該第二孔洞係包含該第一 孔洞’其中該第一孔洞係形成於該覆晶玻璃墊上方,且使 該鈍化層表面暴露出來,該第二孔洞之底部係殘留有一薄 有機層,且該第二孔洞之開口面積大於該覆晶玻璃區,其 中,該光罩包括: ^ 一第一圖案,用以透光,其對應該第一孔洞;以及 一第二圖案,用以降低透光強度,其對應該第二孔 洞; 以該厚有機層與該薄有機層為蝕刻罩幕,去除部份# 純化層而使該覆晶玻璃塾表面顯露出來; 去除該第二孔洞底部之該薄有機層;以及 地形成一導電層於該覆晶玻璃墊上。 1 3 ·如申請專利範圍第1 2項所述之避免重工時損壞復 晶玻璃墊的方法,更包括:554397 六、申請專利範圍 進行一覆晶玻璃製程,用以將一晶片電性連接該導電 層。 1 4·如申請專利範圍第1 2項所述之避免重工時損壞覆 晶玻璃塾的方法,更包括: 進行一重工製程,用以將該晶片取下; 其中,由於該第二孔洞之開口面積大於該覆晶玻璃 區,使得在進行該重工製程時,避免損傷該厚有機層與該 覆晶玻璃墊。 1 5 ·如申請專利範圍第丨2項所述之避免重工時損壞覆 晶玻璃墊的方法,其中該基底係玻璃基底。 1 6 ·如申請專利範圍第丨2項所述之避免重工時損壞覆 晶玻璃墊的方法,其中該覆晶玻璃墊之材質係7^/人1/丁丨之 堆疊金屬。 1 7 ·如申請專利範圍第1 2項所述之避免重工時損壞覆 晶玻璃塾的方法,其中該鈍化層係氮化矽層。 1 8 ·如申請專利範圍第1 2項所述之避免重工時損壞覆 晶玻璃墊的方法,其中該厚有機層的材料係感光性有機材 料。 1 9 ·如申請專利範圍第1 2項所述之避免重工時損壞覆 晶玻璃塾的方法,其中該導電層係銦錫氧化物(丨τ〇)層。 2 0 ·如申請專利範圍第丨2項所述之避免重工時損壞覆 晶玻璃墊的方法,其中該光罩的該第二圖案係一半調圖 案。 2 1 ·如申睛專利範圍第2 〇項所述之避免重工時損壞覆554397 六、申請專利範圍 晶玻璃墊的方法,其中該光罩的該第二圖案係包含複數個 微圖案。 Ι1·1· 0632-6269TWF(n);IP010016;peterliou.ptd 第17頁
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW091116435A TW554397B (en) | 2002-07-24 | 2002-07-24 | Method to prevent damaging chip-on-glass pad during rework |
| JP2002323298A JP3764880B2 (ja) | 2002-07-24 | 2002-11-07 | チップオングラス用基板の製造方法及びチップオングラスの実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW091116435A TW554397B (en) | 2002-07-24 | 2002-07-24 | Method to prevent damaging chip-on-glass pad during rework |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW554397B true TW554397B (en) | 2003-09-21 |
Family
ID=31945385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW091116435A TW554397B (en) | 2002-07-24 | 2002-07-24 | Method to prevent damaging chip-on-glass pad during rework |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3764880B2 (zh) |
| TW (1) | TW554397B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006047827A (ja) * | 2004-08-06 | 2006-02-16 | Mitsubishi Electric Corp | 液晶表示装置およびその製造方法 |
-
2002
- 2002-07-24 TW TW091116435A patent/TW554397B/zh not_active IP Right Cessation
- 2002-11-07 JP JP2002323298A patent/JP3764880B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP3764880B2 (ja) | 2006-04-12 |
| JP2004062133A (ja) | 2004-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW464927B (en) | Metal bump with an insulating sidewall and method of fabricating thereof | |
| TW573142B (en) | Displaying substrate and liquid crystal display device having the same | |
| CN113437025A (zh) | 阵列基板侧面走线制造方法及拼接显示面板 | |
| US20150162346A1 (en) | Semiconductor Package | |
| EP3961713B1 (en) | Display device and method for providing the same | |
| CN106847836B (zh) | Tft基板及其制作方法 | |
| WO2018205604A1 (zh) | 显示装置、阵列基板及其制造方法 | |
| US20240389229A1 (en) | Electronic device | |
| CN108288437A (zh) | 连接器及其制造方法、显示屏 | |
| CN100465715C (zh) | 形成焊盘电极及液晶显示器件的方法 | |
| CN108231797A (zh) | 一种导电结构图案及其制备方法、阵列基板、显示装置 | |
| CN100470757C (zh) | 导线结构、像素结构、显示面板、光电装置及其形成方法 | |
| CN111007961B (zh) | 触控基板及其制作方法、显示装置 | |
| CN100490124C (zh) | 制造显示设备的方法和形成图案的方法 | |
| CN120129398A (zh) | 显示装置 | |
| US7335538B2 (en) | Method for manufacturing bottom substrate of liquid crystal display device | |
| CN108470521B (zh) | 一种显示面板、显示装置及其制作方法 | |
| CN110880288B (zh) | 显示装置及其制造方法 | |
| TW554397B (en) | Method to prevent damaging chip-on-glass pad during rework | |
| KR20170037074A (ko) | 표시 장치 및 이의 제조 방법 | |
| US10700105B2 (en) | Array substrate and method for manufacturing the same, display panel and display device | |
| JP6173049B2 (ja) | 表示パネル及びその製造方法、並びに、液晶表示パネル | |
| CN112909018B (zh) | 元件阵列基板及其制作方法 | |
| TW202001360A (zh) | 電子裝置 | |
| CN100399134C (zh) | 阵列基板与薄膜晶体管阵列面板的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MK4A | Expiration of patent term of an invention patent |