TW552425B - Testing method of malfunctioned memory module and its apparatus - Google Patents

Description

552425 由複數記憶 RIMM )，其 ，以檢出不 第1圖所示 插於與個人 『參數設定 測試機台依 以執行測試 障品檢出， 則經由一『 Y (記憶體 步驟，該貼 ，將該些貼 否以判讀機 則經由一『 上之資訊， 驟，由人工 誤判』P 0 0 7 Y，則為誤 五、發明說明（1) <發明之領域> 本發明是有關於故障記 特別是指一種可簡化測試流 試時程及增進測試效率之測 <先前技藝之描述> 記憶體模組（Μ 〇 d u 1 e )係 合而成（如：DIMM 、SIMM 、 模組成品必須經過品管測試 目前一般之測試流程，乃如 5 0至1 0 0 支）之記憶體模組 台上預設插槽内，而後實施 整設定其測試參數，藉由該 測記憶體模組』P 0 0 2步驟， 不良品』P003步驟判斷將故 N (記憶體模組為良品）， 驟，而若檢測結果若為肯定 則至一『列印貼標簽』P004 憶體模組之序號及其它資訊 憶體模組之後，經由一『可 易判斷之後，若為肯定Y， 步驟，以儀器判讀該貼標簽 經由一『人工判讀』P 0 0 6步 資訊，再分別經由一『是否 』P 0 0 9步驟判斷，若為肯定 憶體模組測試方法及其裝置， 程、落實全面自動化、縮短測 試方法及其裝置者。 體積體電路顆粒組 於生產過程中，其 良之模組產品，而 ，其係將多量（約 電腦銜接之測試機 』P 0 0 1步驟，以調 上述參數實施『檢 ，經由一『是否為 檢測結果若為否定 良品入庫』P 0 1 1步 模組為不良品）’ 標簽上印有不良記 標簽貼於各故障記 判讀』P0 0 5步驟簡 判讀機判讀』P0 08 而若為否定N，則 判讀該貼標簽上之 步驟、『是否誤判 判（代表記憶體模

第4頁 552425

有鐘於習見記憶體模組之生產測試流程有上述之缺點 ’發明人乃針對該些缺點研究改進之道，終於有本發明產 生。 <發明之綜合說明> ^ 本發明旨在提供一種故障記憶體模組測試方法，其可 藉由一系統控制器將測試機台所測試之結果（記憶體模組 中故障記憶體顆粒之資訊）直接寫入記憶體模組内原有之 電子式可程式重覆燒錄唯讀記憶體（EEPROM)中，而於維修 可藉由數位電路讀取該些電子式可程式重覆燒錄唯讀f 記憶體儲存之資訊，並將之轉換成一般可讀之資訊，以便 於迅速確定記憶體模組内故障記憶體顆粒之正確位置，可

第5頁 552425 五、發明說明（3) 充份簡化測試維 誤判，且縮短測 要目的。 本發明旨在 以一中央匯流排 控制界面，可執 訊）寫入記憶體 (EEPROM)中之動 及顯示幕，可藉 ，達到便於操作 至於本發明 參照下列依附圖 <圖示之簡 第1圖係習見 第2圖係本發 第3圖係本發 <圖不元件 修之流程、落實自動化、避免人為疏失及 試時程、增進測試效率，此為本發明之主 提供一種故障記憶體模組測試裝置，其係 與記憶體模組測試機台銜接，其内設有一 行前述將測試機台所測試之結果（故障資 模組内電子式可程式重覆燒錄唯讀記憶體 作，且於控制界面外另設有一獨立之鍵盤 以設定不同測試參數及顯示各種測試資訊 之功效，此為本發明之另一目的。 之詳細構造、應用原理、作用與功效，則 所作之說明即可得到完全的瞭解： 單說明> 記憶體模組生產時之測試流程圖。 明之測試流程圖。 明之整體結構方塊圖。 號數參照> 系統控制器 12.. 14..2… 4.. . F002 緩衝區 鍵盤 測試插 中央匯 P0 0 2.. 1 1…·控制元件 1 3 · · · ·唯讀記憶體 15....顯示幕 3.....記憶體模組 F001、P001.....參數設定 .檢測記憶體模組 内容參數判斷 槽 流排

F 0 0 3 .....SPD

第6頁 552425 五、發明說明（4) F004、P003.....是否為不良品 F 0 0 5、P 0 0 7、P 0 0 9 .....是否誤判 F 0 0 6 .....確定故障資訊（故障顆粒標示）

F 0 0 7 .....故障資訊植入EEPROM F 0 0 8 .....顯示故障顆粒位置 F 0 0 9 > P01 1.....良品入庫 P 0 0 4 .....列印貼標簽 P 0 0 5 .....可否以判讀機判讀 P 0 0 6 .....人工判讀 P 0 0 8 .....判讀機判讀 P 0 1 0.....標定故障顆粒位置 A 0〜A 7.....位址線 DO〜D7、PdO〜Pd7.....資料線 PL1、PL2.....傳輸線 <較佳具體實施例之描述> 如第1圖所示，其為習見記憶體模組生產時之測試 程，其缺失已如前所述，此處不再重複敘述。 第2圖係本發明之測試流程圖，由其參照第3圖之 體結構方塊圖，可以很明顯地看出，本發明之主要結構 括：系統控制器1及鍵盤14、顯示幕15等部份；其 系統控制器1係由控制元件1 1 、緩衝區1 2及唯讀記 體1 3所組成，該控制元件1 1、唯讀記憶體1 3係藉 位址線A0〜A7與中央匯流排4 (單晶片中央處理器8 0 5 1 相連接，且唯讀記憶體1 3内儲存有相關輸出入資料群 ΪΗΒ 第7頁 if 流 整 包 中 憶 由 ) 組

ΪΗ 552425 五、發明說明（5)

及判讀軟體，缓衝區1 2係由邏輯積體電路（ττ 成，其係藉由資料線DO〜D7與中央匯流排4銜 1 C )組 料線PdO〜Pd7分別連接顯示幕1 5與鍵盤1 4T，’並以資 件11與唯讀記憶體13間藉由傳輸線PU連接而^制元 件1 1與緩衝區1 2間則以傳輸線PL2連接，又測^ =元 之緩衝區1 2係以資料線PdO〜Pd7連接中央匯流排f機2 待測試之記憶體模組3則可插置於測試插槽2上；其整 測試流程如下：『參數設定』F001步驟，由鍵盤14下達 設定各圯憶體模組種類、版本之指令，經緩衝區1 2進入 控制元件1 1後從唯请έ己憶體1 3中搜尋使用規格與模 組，『檢測纪憶體模組』F 0 0 2步驟，當記憶體模組3插置 於測試插槽2内’位置信號經由位址線Α〇〜Α7、資料線⑽ :D7與中央，流，4 (單晶片CPU8〇51 )串聯，返回控制

元件；L* 1訊號補償後，將其測試訊號經傳輸線pu、pL2轉 至唯讀記憶體1 3 ，依訊號指令取出指定的頻率，再將此 頻率經位址線A〇〜A7傳回中央匯流排4，再藉由 PdO〜Pen將訊號送至測試插槽上、J 接收到訊號後會產生回應訊號，經一『SPD内 t ^ ^(SPD ) ^ ；P J ^ ； Γ ΓΙ'7 ! I ! ^ ^ # ^

號經由資料線d。〜心j η ”2解讀也再將解碼訊 態，當測試訊號可完J f顯不幕15 ’以隨時顯示檢視狀 為不良品』F004步過記憶體模組3時，表示『是否 之列別結果為N，該記憶體模組3為

第8頁 552425 五、發明說明（6) 正常良品，此時可直接經由一『良品入庫』F 0 0 9步驟將之 收存，而當測試訊號受阻無法通過故障記憶體模組3時， 判別結果為Y，則訊號將經由資料線PdO〜Pd7將數據傳回 中央匯流排4 ，並使其進入緩衝區1 2内，以與唯讀記憶 體1 3所設定之數據相互比對，經由一『是否誤判』F 0 0 5 步驟重覆確認後，再將訊號受阻之位置經資料線Pd 0〜Pd 7 傳至顯示幕1 5且同時回饋至中央匯流排4 ，中央匯流排 4收到訊號後，展開内部預設數值比對，以完成『確定故 障資訊（故障顆粒標示）』F〇〇6步驟，並經一『故障資訊植 入EEPROM』F〇〇7步驟，將『寫入』指令經位址線八〇〜人7傳 至控制7G件1 1 ，由控制元件1 1將訊號透過資料線pd〇 〜Pd7植入記憶體模組3上原預設之電子式可程式重覆燒 錄唯讀記憶體（EEPR0M)内空白部份，並經一『顯示故障顆 粒位置』、F 〇 〇 8步驟由顯示幕1 5顯示測試結果。 上述本發明之測試方法及其裝置，其由於記憶體模組 之檢測儀器無需與標簽印表機連線，可有效減少系統之複 雜性與不確定性，具有充份簡化測試維修之流程、避免人 為疏失及誤判之特點。 驻審^述可知’本發明之故障記憶體模組測試方法及其 β β φ #具有可落實全面自動化、縮短測試時程及增進測

I ^ 功效’確已具有產業上之利用性、新穎性及進步 性0 非用3二亡f Ϊ者’僅為本發明之-較佳實施例而已，並 文疋本發明實施之範圍。即凡依本發明申請專利範

552425

第ίο頁

Claims (1)

1. 552425 六、申請專利範圍 1. 一種故障記 一『檢測 置於測試插 衝區内與預 組是否故障 一『故障 輸並植入該 錄唯讀記憶 故障資訊顯 體模組之故 2. 如申請專利 ，其中前述 數設定』步 數，以增加 3. —種故障記 一中央匯 一測試插 銜接，其上 一唯讀記 ，其内儲存 一控制元 藉以取出相 線A 0〜A 7與 唯讀記憶體 憶體模組測試方法，其至少包括： 記憶體模組』步驟，其係於確認記憶體模組 槽上之後，將其數據送至一緩衝區，於該緩 先設定之數據相比對，以確定上述記憶體模 資訊植入EEPROM』步驟， 記憶體模組上原設有之電 體（EEPROM)中未定義之空 示於一預設之顯示幕上， 障顆粒位置標示程序者。 範圍第1項所述之故障記 『檢測記憶體模組』步驟 驟設定不同記憶體模組種 其適用範圍者。 憶體模組測試裝置，其至 流排； 槽，藉由資料線PdO〜Pd7 並可供插置記憶體模組； 憶體，以位址線A 0〜A 7與 有相關輸出、入資料群組 件，以傳輸線PL1 與前述 關輸出、入資料群組及判 中央匯流排相連接，以將 將上述故障 子式可程式 白區域’並 措以有效簡 資訊傳 重覆燒 可將該 化記憶 憶體模組測試方法 前，可藉由一『參 類、版本之測試參 少包括： 與前述中央匯流排 相連接 中央匯流排 及判讀軟體 唯讀記憶體 讀軟體，另 偵測訊號送 銜接， 以位址 至前述

   Η

   第11頁 552425 六、申請專利範圍 一緩衝區，藉由資 ，以饋入記憶體模組 接前述控制元件，以 加以比對，而後由控 植入測試插槽上之記 4. 如申請專利範圍第3 ，其中前述中央匯流 5. 如申請專利範圍第3 ，其中緩衝區係由邏 6. 如申請專利範圍第3 ，其中緩衝區另以資 一鍵盤，藉以設定不 料線DO〜D7與前述中央 之偵測訊號，並另以傳 導入唯讀記憶體傳出之 制元件經中央匯流排可 憶體模組内者。 項所述之故障記憶體模 排係一單晶片中央處理 項所述之故障記憶體模 輯積體電路（TTL 1C ) 項所述之故障記憶體模 料線PdO〜Pd7分別連接 同測試參數及顯示測試 匯流排銜接 輸線PL2 銜 設定數據並 將故障資訊 組測試裝置 器8051者。 組測試裝置 組成者。 組測試裝置 一顯示幕與 結果者。

   Η 第12頁