TW543152B - Manufacturing method of stacked flash memory gate - Google Patents

Description

543152 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（） 發明領域= 本發明係一半導體的製造方法，特別是關於一種堆疊 快閃記憶體閘極的製造方法，可以增加控制閘極及浮置閘 極間的耦合率（Coupling Ratio)，適用於提高堆疊快閃記億 體的元件集積度。 發明背景z 近年來，高密度快閃記憶體在許多領域上的應用已受 到很大的注意，其中一個因素係由於記憶胞尺寸的縮小可 大幅降低製造成本。然而，習知利用區域氧化法(LOCOS) 隔離技術所製造的快閃記憶體，其記憶胞尺寸常由於隔離 結構的限制，而難以縮小。 另一種常見的隔離技術，也就是淺溝渠隔離（Shallow Trench Isolation ; STI)技術，也常應甩於快閃記憶體的製 作，因爲其所製作出的記憶胞具有最小尺寸（Minimized Size)，可使得快閃記憶體的分佈具有最高之密度。然而， 此種快閃記憶體的浮置閘極層(Floating Gate)與控制閘極 層（Control Gate)之重疊面積並不大，因此所能提供的耦合 率（Coupling Ratio)較低。而低耦合率會導致記憶體在進行 抹除動作時，閘極上通常必須提供更高的電壓才能運作， 此種條件會使得快閃記憶體的尺寸有一定的限制。此外， 低耦合率的快閃記憶體，其產生F-N穿隧 2 ................t.........、玎.........^ *(請先間讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) 543152 五 A7 B7 發明説明（） (Fowler-Nordheim Tunneling)所需的電場越大，亦即在浮 置閘極層和源極/汲極之間電子的傳遞速度會越慢，連帶使 讀寫動作（Read/WHte Manner)的速度減慢。因此，目前在 半導體的製程上，如何製作出高密度且同時具有高耦合率 的快閃記憶體，是亟待突破的課題。 + 習知已有人製造一象耳（Elephant Ear)浮置閘極來增 加控制閘極與浮置閘極間的耦合率，請參照第1圖。第i 圖係繪示習知具有象耳浮置閘極之快閃記憶體結構。習知 的方法係在基底1〇〇上以一微影蝕刻製程定義出淺溝渠隔 離結構102的位置，在塡入氧化矽材質形成淺溝渠隔離結 構102，淺溝渠隔離結構102略高於基底100之表面。接 著，於基底1〇〇的表面形成一穿遂氧化層1〇4，在沈積一 多晶矽層（未繪示於圖上)覆蓋於基底1〇〇及淺溝渠隔離結 構102之上。 請繼續參考第1圖，以第二次微影蝕刻製程蝕刻多晶 矽層而定義出浮置閘極106，接著沈積一介電層108覆蓋 於浮置閘極106及淺溝渠隔離結構102之上。最後，沈積 多晶矽層110以形成控制閘極而完成堆疊快閃記憶體閘極 的製造。因爲浮置閘極1〇6具有兩個”耳朵”位於淺溝渠隔 離結構102之上，所以稱之爲”象耳”。 “象耳”式堆疊快閃記憶體閘極與傳統的堆疊快閃記 憶體閘極相較之下雖然可以增加控制閘極和浮置閘極間 的耦合率，但在定義浮置閘極106時，在製程尺寸越來越 縮小的今日，易發生誤對準（Misalignment)的問題而使製 3 ................t.........、可.........^ I (請先，閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(21〇X 297公釐) 543152 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（） 程的良率下降的問題。 發明且_的及槪述： 有鑑於此，本發明的目的在提供一種堆疊快閃記憶體 閘極的製造方法，可以有效的提高控制閘極和浮置閘極間 的耦合率。 本發明的另一目的在提供一種堆疊快閃記憶體閘極 的製造方法，在製程的過程中，僅需利用一道微影製程， 因此可以降低製程的成本。 本發明的又一目的在提供一種堆疊快閃記憶體閘極 的製造方法，在製程的過程中，可以以自動對準 (Self-alignment)的方式形成浮置閘極，不僅減少一道微影 製程，可以降低製造成本，而且可以避免如習知誤對準的 情形出現，而能提高製程之良率。 本發明所提供的堆疊快閃記憶體閘極的製造方法，係 在一基底之上，先依序形成穿遂氧化層、第一導體層及介 電層。其中，第一導體層可以爲一多晶矽材質，介電層可 以爲氮化矽材質。形成穿遂氧化層的方法包括一熱氧化 法，形成第一導體層及介電層的方法包括一化學氣相沉積 法（Chemical Vapor Deposition，CVD) 〇 旋塗一光阻層於介電層之上，以一微影製程定義出形 成淺溝渠的位置。以光阻層爲罩幕，以一時間控制的非均 向離子蝕刻鈾刻介電層、第一導體層、穿遂氧化層及基底 4 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) ................^.........#.........^ ·(請先β讀背面之注意事項再填寫本頁) 543152 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（） 以形成淺溝渠於其中。 沉積一氧化矽材質塡滿這些淺溝渠並以一化學機械 硏磨（Chemical Mechanic Polishing，CMP)移除高於氮 化矽層的氧化矽材質以形成淺溝渠隔離結構，其中兩兩淺 溝渠隔離結構之間定義出一主動區。接著，以一蝕刻製程 移除淺溝渠隔離結構的一部份而暴露出介電層的側壁及 第一導體層側壁的上半部。以一濕式蝕刻回蝕並移除部分 該介電層，濕式鈾刻的試翔包括一熱磷酸。 接著再以化學氣相沈積法形成第二導體層，第二導體 層亦可以爲一多晶矽材質。第二導體層覆蓋介電層、第一 導體層及淺溝渠隔離結構。一非均向蝕刻製程蝕刻第二導 體層至介電層層及淺溝渠隔離結構暴露出來爲止以形成 一間隙壁，此一導體間隙壁及第一導體層構成浮置閘極。 再來，移除介電層，移除的方法包括一熱磷酸法。接 著形成絕緣層覆蓋於淺溝渠隔離結構、導體間隙壁及第一 導體層之上。於絕緣層之上再以化學氣相沈積形成第三導 體層作爲控制閛極之用而完成本發明所揭露的堆疊快閃 記憶體閘極的製造。第三導體層也可以選擇使用一多晶矽 材質。 在本發明所揭露的製程中，可以藉由自動對準的方式 形成浮置閘極，而不需要另外一道微影製程。因此’可以 降低製造的成本，而且可以避免如習知誤對準的情形出 現，而能提高製程之良率。而根據計算後之結果’在相同 的製程條件之下’根據本發明揭露的方法所製造的堆疊快 5 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) ................裝.........、耵.........^ _ (請先，閲^謂背面之注意事項再填寫本頁) 543152 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（） 閃記憶體閘極，其控制閘極和浮置閘極間的面積較習知” 象耳”式堆疊快閃記憶體閘極之控制閘極和浮置閘極間的 面積高出至少百分之十，因此耦合率自然也隨之增加。 圖式簡單說明= 第1圖係繪示習知具有象耳浮置閘極之快閃記憶體結 構；以及 第2圖至第8圖係根據本發明所揭露之堆疊快閃記憶 體閘極的製造方法的製程示意圖。 圖號對照說明= 100、200 :基底 102、208、208a :淺溝渠隔離結構 104、202 :穿遂氧化層 106、212 :浮置閘極 108、214 :介電層 110、204、210、216 :多晶矽層 206、206a :氮化矽層 207 :淺溝渠 208a ··凹陷 209 :主動區 210a :間隙壁 6 ................^.........、可.........^ *(請先間讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) 543152 A7 B7 五 發明説明（） 發明詳細說明= 鑑於上述發明背景所述關於堆疊快閃記憶體閘極的 製造方法所具有之問題，本發明的目的在提供一堆疊快閃 記憶體閘極的製造方法，本發明所揭露的方法除了能夠提 高控制閘極和浮置閘極間的耦合率之外，尙且可以較習知 的製造方法減少一道微影製程，可因此降低製造的成本， 而且可以避免如習知製程產生誤對準的情形，而能提高製 程之良率。 爲了讓本發明所提供之堆疊快閃記憶體閘極的製造 方法更加淸楚起見’兹提供一較佳實施例說明如下。 實施例1 第2圖至第8圖係根據本發明所揭露之堆疊快閃記憶 體閘極的製造方法的製程示意圖。 請參照第2圖，在一基底2〇〇之上，依序形成穿遂氧 化層202、第一多晶矽層2〇4及氮化矽層206。其中形成 穿遂氧化層202的方法包括一熱氧化法’形成第一多晶矽 層204及氮化砍層206的方法包括一化學氣相沉積法。穿 遂氧化層202的厚度約爲20埃至150埃，第一多晶矽層 204的厚度約爲400埃至1500埃，而氮化矽層2〇6的厚度 約爲700埃至2000埃。 7 I纸張尺度·中_家標準(CN^^(2K)X 297公⑻ ................¥.........、可.........^ *(請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 543152 A 7 B7 經濟部智慧財產局員工消費合作杜印製 五、發明説明（） 請參照第3圖。塗佈一光阻層（未繪示於圖上）於氮 化矽層206之上，以一微影製程定義出形成淺溝渠207的 位置。以光阻層爲罩幕，以一時間控制的非均向離子蝕刻 蝕刻氮化矽層206、第一多晶矽層2〇4、穿遂氧化層2〇2 及基底200以形成淺溝渠207於其中。接著，沉積一氧化 矽材質塡滿這些淺溝渠207並以一化學機械硏磨移除高於 氮化矽層206的氧化矽材質以形成淺溝渠隔離結構208。 其中兩兩淺溝渠隔離結構208之間定義出一主動區209。 請參照第4圖，以氮化矽層爲罩幕，以一蝕刻製程移 除淺溝渠隔離結構208的一部份而而形成淺溝渠隔離結構 208a，並暴露出氮化矽層206的側壁及第一多晶矽層204 側壁的上半部。淺溝渠隔離結構208被移除而形成的凹陷 208b的深度介於約700埃至3500埃之間。 請參照第5圖，以一濕式蝕刻回蝕並移除部分該氮化 矽層206而形成氮化矽層206a，濕式蝕刻的方法包括一熱 磷酸法。氮化矽層206被移除的厚度介於約100埃至1600 埃之間。 請接著參照第6圖，以化學氣相沈積法形成第二多晶 石夕層210，第一多晶砂層210覆盡氣化砂層206a、第一多 晶矽層204及淺溝渠隔離結構208a。由於第二多晶矽層 210與第一多晶矽層204係相同之材質，所以兩層的接面 因而不明顯。 請參照第7圖，以一非均向触刻製程Μ刻第二多晶矽 、層210至氮化矽層206a及淺溝渠隔離結構208a暴露出來 8 ................^.........、可.........^ •(請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) 543152 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（） 爲止而形成一間隙壁210a，此一非均向鈾刻製程包括一反 應性離子蝕刻製程。此一多晶矽材質的間隙壁210a及第 一多晶矽層204構成浮置閘極212。 最後，請參照第8圖，以熱磷酸移除氮化矽層206a。 接著形成介電層214覆蓋於淺溝渠隔離結構208a、多晶矽 間隙壁210a及第一多晶矽層204之上。構成此介電層214 的材質係爲以化學氣相沈積所形成的氧化矽/氮化矽/氧化 矽材質。接著，於介電層214之上再以化學氣相沈積形成 第三多晶矽層216作爲控制閘極之用而完成本發明所揭露 的堆疊快閃記憶體閘極的製造。其中，第三多晶矽層216 的厚度介於約500埃至2000埃之間。 依本發明較佳實施例所揭露的製造方法且在相同的 製程條件之下所形成的堆疊快閃記憶體閘極，在操作上， 其控制閘極和浮置閘極間的耦合率較習知”象耳”式堆疊 快閃記憶體閘極之控制閘極和浮置閘極間的耦合率高出 至少百分之十。 由此可知，根據本發明所揭露的製造方法所製造的堆 疊快閃記憶體閘極，確實可以有效的提高控制閘極和浮置 閘極間的耦合率。而且，在製程的過程中，僅需利用一道 微影製程，因此可以降低製程的成本。 除此之外，在製程的過程中，可以藉由自動對準的蝕 刻製程形成浮置閘極’不僅減少一道微影製程，可以降低 製造成本，而且可以避免如習知誤對準的情形出現，而能 提高製程之良率。 9 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) ................^.........、玎.........^ <(請先閲讀背面之注意事項再填寫本頁) 543152 A7 _B7^ 五、發明説明（） 如熟悉此技術之人員所瞭解的，以上所述僅爲本發明 之較佳實施例而已，並非用以限定本發明之申請專利範 圍；凡其它未脫離本發明所揭示之精神下所完成之等效改 變或修飾，均應包含在下述之申請專利範圍內。 ................^.........、可.........^ *(請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐)

Claims (1)

1. 543152 ^_______ 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 申請專利範圍 申請專利範圍： 1. 一種堆疊快閃記憶體閘極的製造方法，該方法包括： 提供一基底； 形成一穿遂氧化層於該基底之上； 形成一第一導體層於該穿遂氧化層之上； 形成一介電層層於該第一導體層之上； 形成複數個淺溝渠隔離結構，其中該些淺溝渠隔離結 構兩兩之間定義出一主動區； 移除部分該些淺溝渠隔離結構而暴露出該介電層及 部分該第一導體層； 一第一鈾刻製程移除部分該介電層； 形成一第二導體層覆蓋該主動區及該些淺溝渠隔離 結構； 一第二蝕刻製程蝕刻該第二導體層至該介電層及該 些淺溝渠隔離結構暴露出來爲止以形成一間隙壁； 移除該介電層； 形成一絕緣層覆蓋該些淺溝渠隔離結構、該間隙壁及 該第一導體層；以及 形成一第三導體層於該介電層之上。 2.如申請專利範圍第1項所述之堆疊快閃記憶體間 極的製造方法，形成該第一導體層、該第二導體層及該第 I--------------裝--------訂---------線 *(請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐〉 543152 A8 B8 C8 D8 六 經濟部智慧財產局員工消費合作社印製 申請專利範圍 三導體層的材質可以爲一多晶矽材質。 3·如申請專利範圍第1項所述之堆疊快閃記憶體閘 極的製造方法，該第一導體層的厚度介於約400埃至1500 埃之間。 4·如申請專利範圍第1項所述之堆疊快閃記憶體閘 極的製造方法，形成該介電層的材質可以爲一氮化矽材 質。 5. 如申請專利範圍第1項所述之堆疊快閃記憶體閘 極的製造方法，該介電層層的厚度介於約700埃至2000 埃之間。 6. 如申請專利範圍第1項所述之堆疊快閃記憶體閘 極的製造方法，該穿遂氧化層的厚度介於約20埃至150 埃之間。 7. 如申請專利範圍第1項所述之堆疊快閃記憶體閘 極的製造方法，該些淺溝渠隔離結構被移除的厚度介於約 700埃至3500埃之間。 8. 如申請專利範圍第1項所述之堆疊快閃記憶體閘 極的製造方法，該均向回蝕所移除該介電層的厚度介於約 12 --------------裝.-------訂.--------線 ,(請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐〉 543152 A8 B8 C8 D8 六、申請專利範圍 100埃至1600埃之間。 9. 如申請專利範圍第1項所述之堆疊快閃記憶體閘 極的製造方法，該第二導體層的厚度介於約500埃至2000 埃之間。 10. 如申請專利範圍第1項所述之堆疊快閃記憶體閘 極的製造方法，該非均向蝕刻製程包括一反應性離子蝕 刻。 11. 如申請專利範圍第1項所述之堆疊快閃記憶體閘 極的製造方法，其中移除該導體層的方法包括一濕式蝕刻 製程。 12. 如申請專利範圍第1項所述之堆疊快閃記憶體閘 極的製造方法，其中形成該絕緣層的材質包括一氧化矽/ 氮化矽/氧化矽材質。 13. 如申請專利範圍第1項所述之堆疊快閃記憶體閘 極的製造方法，其中該第一蝕刻至程係爲一均向回蝕。 14. 如申請專利範圍第1項所述之堆疊快閃記憶體閘 極的製造方法，其中該第二蝕刻至程係爲一非均向蝕刻。 13 -------------裝--------訂---------線 (請先間讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 543152 經濟部智慧財產局員工消費合作社印製 六 A8 B8 C8 D8 申請專利範圍 15· —種堆疊快閃記憶體閘極的製造方法，該方法包 括： 提供一基底； 依序形成一穿遂氧化層、一第一多晶矽層及一氮化砂 層於該基底之上； 形成複數個淺溝渠隔離結構，其中該些淺溝渠隔離結 構兩兩之間定義出一主動區； 移除部分該些淺溝渠隔離結構而暴露出該氮化矽層 及部分該第一多晶矽層； 一均向回蝕製程移除部分該氮化矽層； 形成一間隙壁於該些淺溝渠隔離結構之上並覆蓋該 氮化矽層及該第一多晶矽層之側壁； 移除該氮化矽層； 形成一介電層覆蓋該些淺溝渠隔離結構、該間隙壁及 該第一多晶矽層；以及 形成一第二多晶矽層於該介電層之上。 16. 如申請專利範圍第15項所述之堆疊快閃記憶體 閘極的製造方法，該間隙壁的材質爲一多晶矽材質。 17. 如申請專利範圍第15項所述之堆疊快閃記憶體 閘極的製造方法，形成該間隙壁的方法更包括： 14 W τ n ϋ l_i n_· n mKmMM l m -ϋ n an ml —ϋ I 」V · n fl>i an n n n n·- Hi mmma§ tmMe amMB n 1« βΜ§ I 二請先”閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 543152 A8 B8 C8 D8 六、申請專利範圍 形成一第三多晶矽層覆蓋該主動區及該些元件隔離 結構；以及 一非均向蝕刻製程蝕刻該第三多晶矽層至該氮化矽 層及該些淺溝渠隔離結構暴露出來爲止以形成該間隙壁。 經濟部智慧財產局員工消費合作社印製 18. 如申請專利範圍第15項所述之堆疊快閃記憶體 閘極的製造方法，該穿遂氧化層的厚度介於約20埃至150 埃之間。' 19. 如申請專利範圍第15項所述之堆疊快閃記憶體 閘極的製造方法，該氮化矽層的厚度介於約700埃至2000 埃之間。 20. 如申請專利範圍第15項所述之堆疊快閃記憶體 閘極的製造方法，該第一多晶矽層的厚度介於約400埃至 1500埃之間。 21. 如申請專利範圍第15項所述之堆疊快閃記憶體 閘極的製造方法，該些淺溝渠隔離結構被移除的厚度介於 約700埃至3500埃之間。 22. 如申請專利範圍第15項所述之堆疊快閃記憶體 閘極的製造方法，該均向回蝕所移除該氮化矽層的厚度介 15 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 543152 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 於約100埃至1600埃之間。 23.如申請專利範圍第15項所述之堆疊快閃記憶體 閘極的製造方法，該第二多晶矽層的厚度介於約500埃至 2000埃之間。 24·如申請專利範圍第15項所述之堆疊快閃記憶體 閘極的製造方法，該非均向蝕刻製程包括一反應性離子鞋 刻。 25.如申請專利範圍第15項所述之堆疊快閃記憶體 閘極的製造方法，其中移除該氮化矽層的方法包括一濕式 蝕刻製程。 26·如申請專利範圍第15項所述之堆疊快閃記憶體 閘極的製造方法，其中形成該介電層的材質包括一氧化矽 /氮化砂/氧化砂材質。 27. —種堆疊快閃記憶體閘極，該閘極位於兩淺溝渠 隔離結構間之一主動區上，包括： 一穿遂氧化層位於該主動區之上； 一象耳式浮置閘極，位於該穿遂氧化層之上，形成該 浮置閘極的方法包括： 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------------* --------訂----I---- (請先閱讀背面之注意事項再填寫本頁) 543152

   六、申請專利範圍 經濟部智慧財產局員工消費合作社印制农 形成一第一多晶砍層及一氮化砂層於該主動區 之上且與該些淺溝渠隔離結構之頂面成一平面； 移除部分該些淺溝渠隔離結構而暴露出該氮化 矽層及該第一多晶矽層上半部； 一均向回蝕製程移除部分該氮化矽層； 形成一間隙壁於該些淺溝渠隔離結構之上並覆 蓋該氮化矽層及該第一多晶矽層之側壁；以及 移除該氮化矽層，而形成該象耳式浮置閘極； 一絕緣層覆蓋該些淺溝渠隔離結構、該間隙壁及該浮 置閘極；以及 一控制閘極於該絕緣層之上。 28. 如申請專利範圍第27項所述之堆疊快閃記億體 閘極，其中形成該絕緣層的材質包括一氧化矽/氮化砍/氧 化矽材質。 29. 如申請專利範圍第27項所述之堆疊快閃記憶體 閘極，其中該均向回蝕製程包括一濕式蝕刻製程。 30·如申請專利範圍第27項所述之堆疊快閃記憶體 閘極，其中移除該氮化矽層的方法包括一濕式飩刻製程。 17 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----------------^ --------- (請先閲讀背面之注意事項再填寫本頁)