TW540101B - Semiconductor structure and device including a monocrystalline conducting layer and method for fabricating the same - Google Patents

Semiconductor structure and device including a monocrystalline conducting layer and method for fabricating the same Download PDF

Info

Publication number
TW540101B
TW540101B TW090130933A TW90130933A TW540101B TW 540101 B TW540101 B TW 540101B TW 090130933 A TW090130933 A TW 090130933A TW 90130933 A TW90130933 A TW 90130933A TW 540101 B TW540101 B TW 540101B
Authority
TW
Taiwan
Prior art keywords
layer
single crystal
patent application
item
scope
Prior art date
Application number
TW090130933A
Other languages
English (en)
Inventor
Kurt W Eisenbeiser
Ravindranath Droopad
Zhiyi Yu
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Application granted granted Critical
Publication of TW540101B publication Critical patent/TW540101B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/04—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

540101 A7 B7 五、發明説明（1 ) 先前申請案之參照 本申請案已於2001年1月5曰在美國提出申請爲專利申請 案編號09/755,340。 發明範疇 本發明大致係關於半導體結構及裝置，及關於其之製法 ，及更明確言之係關於半導體結構及裝置，及關於包括單 晶導電材料層之半導體結構、裝置、及積體電路的製造和 用途。 發明背景 半導體裝置通常包括多層導電、絕緣、及半導體層。通 常利用層的結晶度改良此等層的期望性質。舉例來説，半 導體層之電子移動率及能帶隙隨層之結晶度的增加而改良 。同樣地，導電層之自由電子濃度及絕緣或介電薄膜之電 荷位移及電子能量回復力隨此等層之結晶度的增加而獲改 良。 多年來皆嘗試在外來基材諸如矽（Si)上成長各種單晶薄 膜。然而，爲獲致各種單晶層之最適特性，須要高結晶品 質的單晶薄膜。已嘗試，例如，在基材諸如鍺、矽、及各 種絕緣體上成長各種單晶層。此等嘗試由於在主晶體與經 成長晶體之間之晶格不符導致生成之單晶材料之層爲低結 晶品質’因而其一般而言並不成功。 如可以低成本取得高品質單晶材料之大面積薄膜，則可 以相當低之成本於該薄膜中或使用該薄膜有利地製造各種 半導體裝置。此外，如可以塊狀晶圓諸如矽晶圓開始獲致 -4- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 540101 A7 B7 五、發明説明（2 ) 高品質單晶材料之薄膜，則可獲致利用矽及高品質單晶材 料兩者之最佳性質的積體裝置結構。 因此，需要一種在另一單晶材料上方提供高品質單晶薄 膜或層的半導體結構，及製造此一結構之方法。換言之， 需要提供順應高品質單晶材料層之單晶基材的形成，以致 可對具有與下層基材相同晶體定向之成長單晶薄膜之合格 半導體結構、裝置及積體電路之形成達到眞正的二維成長 。此單晶材料層可包括半導體材料、複合物半導體材料、 或其他類型之材料諸如金屬。 圖示簡單説明 本發明舉例説明於附圖中，但其並不限制本發明，其中 類似的元件編號指示類似的元件，及其中： 圖1、2、及3概略説明根據本發明之各種具體實施例之 裝置結構的橫剖面； 圖4圖示説明在最大可達成薄膜厚度與在主晶體和經成長 結晶上層之間之晶格不符之間的關係； 圖5説明根據本發明之包括單晶導電薄膜之半導體裝置結 構；及 圖6更詳細説明圖5之裝置結構的一部分。 熟悉技藝人士當明瞭圖中之元件係爲簡單清楚地作説明 ，其並不一定係依比例繪製。舉例來説，可能將圖中之一 些元件的尺寸相對於其他元件放大，以幫助增進對本發明 之具體實施例的瞭解。 圖示詳述 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 540101 A7 B7 五、發明説明（3 ) 本發明大致係關於一種包括導電性材料之單晶層的半導 體結構。如更詳細説明於下，可使用此種結構之導電層於 形成微電子裝置諸如射頻單片微波積體電路（RF MMIC)之 接地平面及散熱器。 圖1概略説明根據本發明之一具體實施例之適用於製造RF MMIC裝置之半導體結構2 0之一部分的橫剖面。半導體結 構20包括單晶基材22、包含單晶材料之調節緩衝層24、及 單晶導電層2 6。在本文中，術語「單晶」將具有一般使用 於半導體工業中之意義。此術語將係指爲單晶或實質上爲 單晶之材料，且將包括具有相當少量之常見於矽或鍺或矽 及鍺之混合物之基材中之瑕疵諸如差排及其類似物之材料 ，及常見於半導體工業中之此等材料的磊晶層。 根據本發明之一具體實施例，結構20亦包括設置於基材 2 2與調節緩衝層2 4之間之非晶形中間層2 8。結構2 0亦可 包括在調節緩衝層與導電性材料層2 6之間的型板層3 0。如 將更完整説明於下，型板層有助於開始導電性材料層於調 節緩衝層上之羞晶成長。非晶形中間層有助於減輕調解緩 衝層中之應變，及藉此而可促進高結晶品質之調節緩衝層 之成長。 根據本發明之一具體實施例之基材2 2係爲單晶半導體晶 圓，以大直徑較佳。晶圓可爲，例如，週期表之第I V族的 材料，及以第IVB族之材料較佳。第IV族半導體材料之例 子包括矽、鍺、混合矽及鍺、混合矽及碳、混合矽、鍺及 碳、及其類似物。基材2 2係含矽或鍺之晶圓較佳，及如使 -6- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 540101
用於半導體工業中之高品質單晶矽晶圓最佳。調節緩衝層 2 4係系晶成長於下層基材上之單晶氧化物或氮化物材料較 佳。根據本發明之一具體實施例，非晶形中間層28係經由 在層24之成長過程中將基材22氧化，而成長於在基材22與 成長中之調節緩衝層之間之界面的基材22上。非晶形中間 層可減輕在其他情況中可能會由於基材與緩衝層之晶格常 數之差異而發生於單晶調節緩衝層中之應變。此處所使用 I晶格常數係指在表面之平面中測得之晶格之原子之間的 距離。如此種應變未經由非晶形中間層而減輕，則應變會 造成調節緩衝層之結晶結構的瑕疵。調節緩衝層之結晶結 構的瑕疫依序將使其很難在單晶導電層2 6中獲致高品質的 結晶結構。 ' 〃周卽’’爰衝層2 4係基於其與下層基材及與上方導電層之結 晶相容性而選擇的單晶氧化物或氮化物材料較佳。舉例來 説，材料可爲具有與基材及與後續應用之單晶導電層密切 配合之晶格結構的氧化物或氮化物。適合於調節緩衝層的 材料包括金屬氧化物諸如鹼土金屬鈦酸鹽、鹼土金屬锆酸 鹽、鹼土金屬铪酸鹽、鹼土金屬鈕酸鹽、鹼土金屬釕酸鹽 、鹼土金屬鈮酸鹽、鹼土金屬釩酸鹽，鈣鈦礦氧化物諸如 鹼土金屬錫基鈣鈦礦、鋁酸鑭、氧化鑭钪、及氧化釓。另 外，亦可將各種氮化物諸如氮化鎵、氮化鋁、及氮化硼使 用於凋節緩衝層。此等材料大邵分爲絕緣體，雖然，比方 説，釕酸鳃爲導體。一般而言，此等材料爲金屬氧化物或 金屬氮化物，及更特定言之，此等金屬氧化物或氮化物典-_ 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 540101 五、發明説明（5 = 包:Γ少兩不同之金屬元素。在—些特定的應用中， 至屬虱化物或氮化物可包括三種以上之不同的金 化：界面層28係經由將基材22之表面氧化而形成的氧 乂 ，及其包括氧化矽更佳。層28之厚度足以俊和 因於在基材22與調節緩衝層24之晶格 ^ 變減輕。典型上，展，Q付的應 之厚度， 層28具有在大約0.5-5毫微米之範固内 、單晶導電層26之材料可視需要而對衫的結構或應 選擇。根據本發明之範例的具體實施例，層“包括導•性 ^匕物諸如釕酸叫2Ru〇4);導熱性氧化物諸如心二 e 2，金屬諸如鎳銘（则）、鐵銘（f 此
合；或此等材料之層的组合。 fU 下順述型板3〇ι適當材料。適當的型板材料在選定
位1匕ΓΓ至調節緩衝層24之表面，並提供單晶導電層26 之庇印成長的成核部位。當有使用時，型 1至約10個單層之厚度。 ,目Q .况、明'據本發明之再一具體實施例之半導體結構4〇 ^ h的橫韻。結構4Q係與先前説明的半導體結構 々乂除了將額外的非必需緩衝層32形成於層^之上，且 包括额外的單晶材料層38。當有使用時，將額外的 批1 : β又置於導電層26與上層40之間。當導電層之晶格常 法與上万〈單晶材料層適當配合時，額外緩衝屢可提 =格補償。雖然未說明於圖中，但根據本發明之另一具 體只施例的結構可替代層32或在層32之外包括插置於調節- X 297公釐） 本紙張尺度適用t S Η家料(CNS) -8 - 540101
缓衝層與導電性材料層之間的緩衝層。 根據本發9^另_具體實施例，調節緩衝層2 4形成適合 使用作爲接地平面或散熱器之導電層。在此情況，結構包 括基材22、非晶形層28、調節緩衝層24(其現亦爲導電層） 及額外的單晶材料層3 8。如前所指，可使用於形成層2 4 之亦爲導電性的材料包括舒酸鐵。 圖3概略説明根據本發明之另一範例具體實施例之半導體 結構34之一部分的橫剖面。結構34係與結構20類似，除了 結構3 4包括非晶形層36，而非調節緩衝層以及非晶形界面 層28 ’且包括額外的單晶層38及覆蓋層44。 如更詳細說明於下，非晶形層36可形成如下··先以與前 述類似之方式形成調節緩衝層及非晶形界面層。然後形成（ 利用蟲晶成長）覆蓋單晶調節緩衝層之覆蓋層44。接著使調 節緩衝層暴露至退火方法，以將單晶調節緩衝層轉變爲非 晶形層。以此方式形成之非晶形層3 6包括來自調節緩衝及 界面層兩者之材料，此非晶形層可經或不經汞齊化。因此 ，層36可包括一或兩個非晶形層。在基材22與單晶導電層 26之間形成非晶形層36(在層44之形成後）可減輕在層22 與2 6之間的應力，並提供眞正順應於後續加工—例如，層 2 6之形成-的基材。 先前關於圖1及2而説明於上之方法適合於在單晶基材之 上成長單晶材料層。然而，關於圖3所説明之方法（其包括 將單晶調節緩衝層轉變爲非晶形層）由於當使層成爲非晶形 時其可使單晶調節緩衝層中之任何應變降低，因而其對於 -9- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 540101
發明説明 成長單晶材料層可能爲較佳。 根據本發明之一具體實施例，覆蓋層44在層36之形成中 提供作爲退火覆蓋，及作爲供後續之單晶層26形成用之型 板。因此，層44夠厚而可提供供層26成長用之適當型板（ 至少約一單層），及夠薄而使層44可形成爲實質上無瑕疵之 單晶材料較佳。 根據本發明之另一具體實施例，層26可提供作爲退火覆 蓋。在此情況，不需層44於形成本發明之結構。 額外的單晶層38可包括適合於半導體製造的任何材料。 舉例來説，層38可包括半導體或複合物半導體材料，以致 可使用層38形成微電子裝置。或者，層38可包括使用關於 層24而説明於上之絕緣薄膜。 以下之非限制性的説明實施例説明有用於根據本發明之 各種選擇具體實施例之結構2〇、4〇、及34的各種材料組合 。此等實施例僅係説明性，不應將本發明視爲受限於此等 說明實施例。 實施例1 根據本發明之一具體實施例，單晶基材22係定向於（ι〇〇) 万向之矽基材。此矽基材可爲，例如，具有約2〇〇_ 3⑼亳米 直徑之常用於製造互補金屬氧化物半導體（(：1^〇8)積體電路 之矽基材。根據本發明之此具體實施例，調節緩衝層以係 SrzBaMTKD3之單晶層’其中2係自（^丨，及非晶形中間層 係形成於矽基材與調節緩衝層之間之界面之氧化矽 的層。Z之値係經選擇成可得到與後續形成之層26之相^ 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） -10- 540101 A7 _____B7 五、發明説明（8 ) 晶格常數密切配合之一或多個晶格常數。調節緩衝層可具 有約2至約1〇〇毫微米（nm)之厚度，及以具有約5毫微米之 厚度較佳。一般而言，希望具有夠厚，而可將導電層自基 材隔離’以得到期望之電及/或光學性質的調節緩衝層。 車父100耄彳政米厚之層通常提供極少額外的效益，同時會使成 本不必要地增加；然而，若須要，可製造較厚的層。氧化 碎之非晶形中間層可具有約〇 5 _ 5毫微米之厚度，及以約 1 - 2毫微米之厚度較佳。 根據本發明之此具體實施例，單晶導電層26係單晶金屬 諸如NiAl。在此情況，後續形成之單晶層可包括約1毫微米 至約100微米之GaAs，其之晶格與NiAl密切配合。 爲促進導電層在單晶氧化物上之磊晶成長，經由覆蓋氧 化物層而形成型板層。型板層爲S卜Ni-Ο或Sr-Al-Ο之1-1 0個單層較佳。同樣地，GaAs在導電層上之後續成長的範 例型板包括Al-As或Ni-As之1-1〇個單層。 實施例2 根據本發明之再一具體實施例，單晶基材22係如前所述 的碎基材。調節緩衝層係立方或斜方相之單晶氧化物，且 在石夕基材與調節緩衝層之間的界面形成氧化矽之非晶形中 間層。1周節緩衝層可具有約2 _丨〇〇毫微米之厚度，及以具有 至少5毫微米之厚度較佳，以確保適當的結晶及表面品質， 且其係由單晶 SrZr03、BaZr03、SrHf03、BaSn03 或 BaHf03 所形成。舉例來説，BaZr〇3之單晶氧化物層可在約7〇〇χ：之 &度下成長。生成之結晶氧化物之晶格結構相對於基材碎 -11 - 本紙張尺度適财® a家標準(CNS) M規格(21Q χ 297公爱） 540101
晶格結構展現4 5度的旋轉。 由此等材料形成之調節緩衝層適合於包括單晶金屬諸如 FeAl之單晶材料層的成長，其依序再適合於磷化銦（Inp)系 統中1複合物半導體材料之額外單晶材料層的後續成長。 此等單晶調節緩衝層材料之範例的型板層材料包括31>_八1· 0 及 Sr-Fe-〇。 在此系統中’額外的單晶層3 8材料可爲，例如，磷化銦 (InP)、砷化銦鎵（InGaAs)、砷化鋁銦（A1InAs)、或磷化鋁 鎵銦砷（AlGalnAsP)，其具有約^亳微米至1〇微米之厚度 。此結構之適當的型板爲Ai_As或Al-Ρ之1-1〇個單層。 實施例3 根據本發明之再一具體實施例，導電層26包括形成於調 節緩衝層24上方之單晶氧化物諸如Sr2Rua^LaC〇〇3。可 將導電性氧化物層形成於上，例如，如前所述的SrzBa^Ti〇3 調節緩衝層。或者，SqRuO4可同時提供作爲調節緩衝及導 電層。在此情況，可使用如前所述之適當的型板，將額外 的單晶材料直接形成於調節緩衝層之上。 實施例4 本發明之此具體實施例係説明於圖2之結構4〇的例子。 基材22、調節緩衝層24、及單晶導體層26可與説明於實施 例1中者類似。此外，（非必需的）額外緩衝層3 2可減輕可 能由導電層之晶格與後續形成之額外單晶材料層之晶格之 不符所產生之任何應變。緩衝層32可爲，例如，鍺或GaAs 、砷化鋁鎵（AlGaAs)、磷化銦鎵（InGaP)、磷化鋁鎵· -12- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 540101 A7 B7 五、發明説明（1〇 ) " ' ---- (AlGaP)、砷化銦鎵（InGaAs)、磷化鋁銦（Ann。、磷化鎵 砷（GaAsP)、或磷化銦鎵（InGap)應變補償超晶格 (suPedattlce)之層。根據此具體實施例之一態樣，緩衝層 3 2包括GaASxP1-x超晶格，其中χ之値係自〇至丄。根據另一 態樣，緩衝層32包括InyGai_yP超晶格，其中丫之値係自〇至 1。經由視情況改變X4y之値，晶格常數自底部至頂部變 化穿過超晶格，而產生在下層導電性材料與上層額外單晶 材料之晶格常數之間的配合。亦可類似地改變諸如以上所 列之其他複合物半導體材料之組合物，而以類似的方式控 制層32之晶格常數。超晶格可具有約5〇·5〇〇毫微米之厚度 ，及以具有約100-200毫微米之厚度較佳。此結構之型板可 與説明於實施例1中者相同。或者，緩衝層32可爲具有^ 50¾微米之厚度，及以具有約2_2〇毫微米之厚度較佳之單 晶鍺之層。在使用鍺緩衝層時，可將具有約一單層厚度之 鍺-鋁（Ge-Al)或鍺-鎳（Ge-Ni)之型板層使用作爲成核部 位。 實施例5 此實施例亦説明有用於如圖2所説明之結構4 〇之材料。 基材材料22、調節緩衝層24、單晶導電層26及型板層30 可與以上説明於實施例2中者相同。此外，可將（非必需的） 額外緩衝層32插於導電層與上方之單晶材料層之間。緩衝 層一再一單晶材料（其在此例中包括半導體材料）—可爲，例 如，砷化銦鎵（InGaAs)或砷化銦鋁（inAiAs)之漸層。根據 此具體實施例之一態樣，額外的緩衝層3 2包括inGaAs，其 -13- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 540101
中銦之組成係自〇變化至約50%。緩 微米之厚度較佳。將緩衝層之组 〃約1 0-3 0毫 可提供在下層單晶導電性材料與變一 的晶格配合。 卜早-材枓〈上層之間 貝 W ¢) 此實施例提供有用於如圖3所說明 〈、茶口構3 4〈範例材料 0基材材料22、型板層30、及單曰壤十成 夂早日日導電層26可與以上關私 實施例1所説明者相同。 非晶形層36係適當地由非晶形中間層材料（例如，如前所 述之層28材料）及調節緩衝層材料（例如，如前所述之層μ 材料）之組合所形成之非晶形氧化物層。舉例來說，非晶形 層3 6可包括Si〇A SrzBai-zTi03(其中z係自〇至i)之组合， 其在退火方法中至少部分結合或混合，而形成非晶形氧化 物層3 6。 非晶形層3 6之厚度可視應用而異，且可視諸如層3 6之期 望絕緣性質、包含層2 6之單晶材料之類型等等的因素而定 。根據本具體實施例之一範例態樣，層3 6之厚度爲約2毫 微米至約100毫微米，以約2_1〇毫微米較佳，及約5_6毫微 米更佳。 層38包括可系晶成長於層26之單晶導電性材料上之單晶 材料。根據本發明之一具體實施例，層3 8包括1單層至約 100愛微米厚之半導體材料，諸如第IIIA及VA族元素（III-V 半導體化合物）、混合ΙΠ-ν化合物、第Π(Α或B)及VIA族 元素（1 ^ V1半導體化合物）、混合11 - VI化合物、及第I V族· -14- 本紙張尺度適财S S家標準(CNS) A4規格(21()χ297公爱) 540101 A7 B7 五、發明説明（12 ) 化合物。其例子包括钟化嫁（GaAs)、神化嫁姻（GalnAs)、 砷化鎵鋁（GaAlAs)、磷化銦（InP)、硫化鎘（CdS)、碲化鎘 汞（CdHgTe)、硒化鋅（ZnSe)、硒化鋅硫（ZnSSe)、矽、碳 化矽、及其類似物。 再次參照圖1 - 3，基材2 2係單晶基材諸如單晶矽或砷化 鎵基材。單晶基材之結晶結構的特徵在於晶格常數及晶格 定向。類似的方式，調節緩衝層2 4亦係單晶材料，且該單 晶材料之晶格的特徵在於晶格常數及晶格定向。調節緩衝 層與單晶基材之晶格常數必需密切配合，或者必需使得當 一晶體定向相對於另一晶體定向旋轉時，可達到晶格常數 的實質配合。在本文中，術語「實質相等」及「實質配合 」係指在晶格常數之間有充分的相似性，而可在下層上成 長南品質的結晶層。 圖4圖示説明高結晶品質之成長晶體層之可達成厚度成在 主晶體與成長晶體之晶格常數之間之不符之函數的關係。 曲線4 2説明高結晶品質材料之邊界。曲線4 2右邊之區域係 代表具有大量瑕疵之層。若無晶格不符，則理論上可在主 晶體上成長無限厚之南品質蟲晶層。隨晶格常數之不符的 增加，可達到之高品質結晶層的厚度快速地減小。作爲參 考點，舉例來説，如在主晶體與成長層之間之晶格常數的 不符多於約2%，則無法達到超過約20毫微米之單晶磊晶層。 根據本發明之一具體實施例，基材22係（100)或（111)定 向之單晶碎晶圓，及調節緩衝層2 4係鈥酸總鋇之層。此兩 材料之間之晶格常數的實質配合係經由將鈦酸鹽材料之晶—— -15- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 540101 A7 B7 五、發明説明（13 ) 體定向相對於矽基材晶圓之晶體定向旋轉4 5 °而達成。在 非晶形界面層2 8之結構中包含此實施例中之氧化矽層，如 其之厚度足夠，則其可使在鈦酸鹽單晶層中可能由主矽晶 圓與經成長鈦酸鹽層之晶格常數之任何不符所產生的應變 降低。結果，根據本發明之一具體實施例，可得到高品質 的厚單晶鈥酸鹽層。 仍參照圖1 - 3 ’層2 6係系晶成長之早晶導電性材料之層 ，且該結晶材料之特徵亦在於晶格常數及晶體定向。根據 本發明之一具體實施例，層26之晶格常數不同於基材22之 晶格常數。爲於此磊晶成長之單晶層中獲致高結晶品質， 調節緩衝層必需爲高結晶品質。此外，爲於層2 6中獲致高 結晶品質，需要在主晶體（在此情況中爲早晶调師緩衝層） 與經成長晶體之晶格常數之間的實質配合。對於經適當選 擇的材料，此晶格常數之實質配合係由於經成長晶體之晶 體定向相對於主晶體之定向的旋轉而達成。在一些情況中 ^可使用在主調.節緩衝層與經成長单晶材料層之間的結晶 缓衝層於降低在經成長單晶材料層中可能由晶格常數之微 小差異所產生的應變。可因此而於經成長之單晶導電性材 料層中獲致較佳的結晶品質。 以下的例子説明根據本發明之一具體實施例之製造半導 體結構，諸如圖1 - 3所描述之結構之方法。此方法係經由提 供包含矽或鍺之單晶半導體基材而開始。根據本發明之一 較佳具體實施例，半導體基材係具有（100)定向之矽晶圓。 將基材定向於軸上，或至多偏離軸約4。較佳。至少一部分· _ -16- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 540101 A7 B7 五、發明説明（14 ) 的半導體基材具有裸露的表面，雖然如下所述，基材之其 他部分可包括其他的結構。術語「裸露」在本文中係指在 基材之此部分中的表面已經清潔，而將任何的氧化物、污 染物、或其他外來物質移除。眾所知曉，裸露的矽具高度 反應性，且易生成天然氧化物。術語「裸露」係應涵蓋此 一天然氧化物。亦可故意於半導體基材上成長一薄的氧化 碎，雖然此一經成長氧化物對於根據本發明之方法並非必 要。爲磊晶成長覆蓋單晶基材之調節緩衝層，必需先將天 然氧化物層移除，以使下層基材之結晶結構暴露。利用分 子束磊晶（MBE)進行以下的方法較佳，雖然根據本發明亦 可使用其他的磊晶方法。天然氧化物可經由先在MBE裝置 中熱沈積一薄層之锶、鋇、鳃及鋇之組合、或其他之鹼土 金屬或鹼土金屬之組合而移除。在使用鳃的情況中，接著 將基材加熱至約850°C之溫度，以使锶與天然氧化矽層反應 。鳃可將氧化矽還原，而留下不含氧化矽的表面。所產生 之展現規則2x1結構之表面包括鳃、氧、及矽。規則2x1結 構形成規則成長單晶氧化物之上層的型板。型板提供使上 層之結晶成長成核所需之化學及物理性質。 根據本發明之另一具體實施例，可經由利用MBE在低溫 下將鹼土金屬氧化物，諸如氧化鳃、氧化鳃鋇、或氧化鋇 沈積於基材表面上，接著再將結構加熱至約850°C之溫度， 而將天然氧化矽轉變，及製備基材表面供單晶氧化物層之 成長用。在此溫度下，在氧化鳃與天然氧化矽之間發生固 態反應，使天然氧化矽還原，及留下殘留於基材表面上之一 -17- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 540101 A7 B7 五、發明説明（15 ) 具有總、氧、及碎之規則2 X 1結構。同樣地，此形成供規 則單晶氧化物層之後續成長用的型板。 於將氧化矽自基材之表面移除後，根據本發明之一具體 實施例，使基材冷卻至在約200- 800°C之範圍内的溫度，及 利用分子束磊晶將一層鈦酸鳃成長於型板層上。MBE方法 係經由打開MBE裝置中之擋匣，以使鳃、鈦及氧源暴露而 引發。鳃及鈦之比爲大約1 : 1。一開始將氧的分壓設於最小 値，以在每分鐘約0.3-0.5毫微米之成長速率下成長化學計 量的鈦酸鳃。於鈦酸鳃之起始成長後，將氧之分壓提高至 高於起始最小値。氧之過壓造成非晶形氧化矽層在下層基 材與成長中之鈥酸總層之間之界面的成長。氧化碎層之成 長係由氧之擴散通過成長中之鈦酸鳃層至氧與矽在下層基 材之表面反應的界面所產生。鈥酸總成長爲規則單晶，其 中結晶定向相對於下層基材之規則2 X 1結晶結構旋轉45 °。 在其他情況中可能會由於在碎基材與成長晶體之間之晶格 常數之微小不符而存在於鈦酸鳃層中之應變於非晶形氧化 矽中間層中減輕。 於鈦酸鳃層成長至期望厚度後，以有助於期望之導電性 單晶材料之磊晶層之後續成長的型板層覆蓋單晶鈦酸鳃。 舉例來説，可經由以飲之1 - 2個單層、鈥-氧之1 - 2個單層 、或以鳃·氧之1 - 2個單層終止成長，而覆蓋鈦酸锶單晶層 之MBE成長。接下來可經由使用Sr-Al或Sr-Al-Ο型板將 導電性材料諸如NiAl磊晶成長於調節緩衝層上方。 説明於圖2之結構可利用加入額外緩衝層沈積步驟之論述-- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 540101
於上的万法形成。緩衝層係在沈積額外單晶層之前形成於 導弘ι±層± h缓衝層爲包含複合物半導體超晶格之單晶 材料’則此一超晶格可利用，比方説，MBE，沈積於前述 的型板上。 Ώ 3所說月之結構3 4可經由如前所述成長調節緩衝層， 在基材2 2上形成非晶形氧化物層，及在調節緩衝層上成長 覆盖層44而形成。接著使調節緩衝層及非晶形氧化物層暴 露至足以使調節缓衝層之結晶結構自單晶改變爲非晶形之 退火方法’因而形成非晶形層，以致非晶形氧化物層及現 爲非晶形之調節緩衝層之組合形成單一的非晶形氧化物層 36。接著使層26成長於層44上。或者，可於層26之成長 後進行退火方法。 根據此具體實施例之一態樣，層36係經由使基材22、調 節緩衝層、非晶形氧化物層、及單晶覆蓋44暴露至最高溫 度約700°C至約l〇〇〇°C之快速熱退火方法約5秒至約1 0分鐘 之處理時間而形成。然而，根據本發明可使用其他適當的 退火方法於將調節緩衝層轉變爲非晶形層。舉例來説，可 使用雷射退火、電子束退火、或「習知之」熱退火方法（在 適當的環境中）於形成層36。當使用習知之熱退火於形成層 36時，可能需要層44之一或多種成份的過壓，以防止層44 在退火方法中之降解。舉例來説，當層4 4包括GaAs時，退 火環境包括砷之過塵，以減輕層4 4之降解較佳。 如前所指，結構3 4之層4 4可包括適合於層3 2或2 6之任何 材料。因此，可使用關於層3 2或2 6所説明之任何的沈積或一 -19- 本紙張尺度適用中國國家標準(CNS) A4规格(210 X 297公釐) 540101 A7 B7 五、發明説明（17 ) 成長方法於沈積層44。 前述之方法説明利用分子束磊晶之方法形成包括矽基材 、上方氧化物層、及單晶導電性材料層之半導體結構的方 法。此方法亦可利用化學蒸氣沈積（CVD)、金屬有機化學 蒸氣沈積（MOCVD)、移動增進磊晶（MEE ; migration enhanced epitaxy)、原子層系晶（ALE)、物理蒸氣沈積 (PVD)、化學溶液沈積（CSD)、脈衝雷射沈積（PLD)、或類 似之方法進行。此外，亦可利用類似的方法成長其他的單 晶調節緩衝層，諸如驗土金屬鈥酸鹽、錘酸鹽、給酸鹽、 鈕酸鹽、釩酸鹽、釕酸鹽、及鈮酸鹽，鈣鈦礦氧化物諸如 鹼土金屬錫基鈣鈦礦、鋁酸鑭、氧化鑭銳、及氧化釓。此 夕卜，可利用類似的方法諸如MBE，沈積其他包括III- V及11 -VI單晶複合物半導體、第IV族半導體、金屬及其他材料之 單晶材料層。 單晶材料層及單晶調節緩衝層之各種變形使用適當的型 板於開始單晶材料層之成長。舉例來説，如調節缓衝層爲 驗土金屬錘酸鹽，則可以一薄層之锆覆蓋氧化物。同樣地 ，如單晶氧化物調節緩衝層爲驗土金屬铪酸鹽，則可以一 薄層之铪覆蓋氧化物層。可以類似的方式將鈦酸锶覆蓋一 層锶或鳃及氧，及可將鈦酸鋇覆蓋一層鋇或鋇及氧。在各 此等沈積之後可接著沈積期望的單晶導電性材料。 圖5概略説明根據本發明之再一具體實施例之裝置結構 140的橫剖面。裝置結構140包括單晶半導體基材142，以單 晶矽晶圓較佳。單晶半導體基材142包括兩區域143及144。 -20- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 540101 A7 B7 五、發明説明（18 ) 以虛線146大致指示的半導體電組件係至少部分形成於區域 143中。電組件146可爲電阻器、電容器、主動半導體组件 諸如二極體或電晶體或積體電路諸如CMOS積體電路。舉例 來説，半導體電組件146可爲經構造成可進行數位信號處理 或矽積體電路相當適合之另一功能的CMOS積體電路。區域 143中之半導體電組件可利用於半導體工業中所熟知且廣泛 採行之習知的半導體加工形成。可以一層絕緣材料148，諸 如一層氧化矽或其類似物覆蓋半導體電組件146。 將絕緣材料148及任何其他可能在半導體組件146之加工 過程中形成或沈積於區域143中之層自區域144之表面移除 ，而於該區域中提供裸露的矽表面。眾所知曉，裸露的矽 表面具高度反應性，且可快速地於裸露表面上生成天然氧 化矽層。將一層鋇或鋇及氧沈積於區域144之表面上的天然 氧化物層上，並與經氧化表面反應，而生成第一型板層（未 示於圖中）。根據本發明之一具體實施例，利用分子束磊晶 之方法將單晶氧化物層形成於型板層上方。將包括鋇、鈦 及氧之反應物沈積於型板層上，而形成單晶氧化物層。在 沈積過程中，一開始將氧之分壓設於接近與鋇及鈦完全反 應生成單晶鈦酸鋇層所需之最小値。當單晶氧化物生成時 ，將氧之分壓提高，以在成長中之結晶層與基材之間生成 非晶形層。 根據本發明之一具體實施例，經由形成層150而終止沈積 單晶氧化物層之步驟，此層15 0可爲鈥、鋇、總、鋇及氧、 鈦及氧、或鳃及氧之1 - 1 0個單層。接著利用分子束磊晶之 -21 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 540101 A7 B7 五、發明説明（19 ) 方法將單晶材料之覆蓋層152沈積於第二型板層之上方。 根據本具體實施例之一態樣，於層152形成後，使單晶鈦 酸鹽層暴露至退火方法，以致鈦酸鹽層形成非晶形氧化物 層154。接著使用前述之技術將單晶導電層156及額外的單 晶材料層158磊晶成長於層152上。 根據本發明之再一具體實施例，將以虛線160大致指示之 半導體組件至少部分形成於由GaAs所形成的層15 8中。可利 用慣用於製造砷化鎵或其他III- V複合物半導體材料裝置之 加工步驟形成半導體組件160。半導體組件160可爲任何的 主動或被動組件，及其爲高頻MMIC，或利用複合物半導體 材料及導電層156(其可形成裝置160之散熱器或接地平面） 之物性的另一組件較佳。可形成以線條162概略指示的金屬 導體，以將裝置146及裝置160電連結，因此而產生包括形 成於矽基材中之至少一組件及形成於單晶材料層中之一裝 置的積體裝置。 根據本發明之一具體實施例，層156係作爲裝置160之接 地平面。在此情況，使用以線條164所説明之導體將裝置 160連結至接地平面層156。因此，可透過相當短的距離將 高速裝置連結至接地平面，而無需基材142之背側薄化。根 據本發明之另一具體實施例，層156可形成如前所指的散熱 雖然説明性的結構140係經説明爲形成於矽基材142上， 且具有致酸鋇（或總）層及珅化鎵層15 8之結構，但可使用如 説明於本揭示内容之他處的其他單晶基材、氧化物層及其_- -22- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 540101 A7 B7 五、發明説明（2Q ) 他單晶材料層製造類似的裝置。 圖6更詳細説明結構140之部分，其顯示在裝置160之一部 分及層156之間的範例電連接。在所説明的例子中，裝置 160包括源觸點168及170。使用利用習知之半導體加工技術 形成之導電性插頭172及174將源觸點連結至層156。
裝
該等明確説明具有複合物半導體部分及第IV族半導體部 分之結構的具體實施例顯而易見係要説明本發明之具體實 施例，而非限制本發明。本發明有多種其他的組合及其他 的具體實施例。舉例來説，本發明包括製造形成包括其他 層諸如導電及絕緣層之半導體結構、裝置及積體電路之材 料層的結構及方法。更明確言之，本發明包括用於形成使 用於製造半導體結構、裝置及積體電路之順應基材及適合 於製造該等結構、裝置、及積體電路之材料層的結構及方 法。經由使用本發明之具體實施例，現可較簡單地整合包 括含有半導體及複合物半導體材料之單晶層以及其他用於 形成該等裝置之材料層與其他可更佳地工作或可容易及/ 或廉價地形成於半導體或複合物半導體材料内之組件的裝 置。此會使裝置縮小，製造成本減低，及使良率和可靠度 增加。 根據本發明之一具體實施例，可使用單晶半導體或複合 物半導體晶圓於在晶圓上形成早晶材料層。晶圓基本上爲 於在晶圓上方之單晶層内製造半導體電組件時所使用的「 操縱」晶圓。因此，可在晶圓上方之半導體材料内形成直 徑至少大約200毫米，及可能至少大約300毫米之電組件。 -23- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 540101 、發明説明（21 經由此類型之基材’相當廉價的「操縱」晶圓經由將其 置於相當耐用及容易製造之基礎材料上方，而可克服複合 物半導體或其他單晶材料晶圓之易碎性質。因&，儘管基 材的本身可▲包括單晶半導體材料，仍可形成積體電路， 以致可將所有的電组件，及尤其係所有的主動電子裝置， 形成於單晶材料層心或其可使用單晶材料層而形成。由 =相較於甚小及更易碎之基材（例如，習知之複合物半導體 晶圓），較大的基材可更經濟及更容易地加工，因而應將複 合物半導體裝置及其他使用㈣單晶材料之裝置的製造成 本減低。 在先前的說明書中，已參照特定的具體實施例説明本發 明。然而’熟悉技藝人士當明瞭可不脱離如記述於以下申 請專利範®中之本發明之範圍而進行各種修改及變化。因 此’應將説明書及附圖視爲説明性，而非具限㈣味，且 所有此等修改係應包含在本發明之範圍内。 以上已就特定的具體實施例說明效益、其他優點、及問 題的解決辦法。然而，不應將效益、優點、問題的解決辦 法、及會造成任何效益、優點、或解決辦法發生或使其變 件更馬重要的任何因素解釋爲任何或全部之中請專利範圍 〈重要、必需或基本的特徵或要素。< 中所使用之術語「 包括」、「包含」&其之任何其他變形係應涵蓋非排除性 的包括，以致包括所列因素的方法、物件、或裝置並不僅 —該因素’而係亦可包括其他未特意列出，&此等方法 、物件、或裝置所固有的因素。 -24-

Claims (1)

  1. 540101 8 8 8 8 A B c D 第090130933號專利申請案 中文申凊專利範圍替換本(92年、3月） 1、申利範圍~^ 1* 一種半導體結構，包括： 一單晶基材； 一形成於基材上之調節緩衝層； 一形成於調節緩衝層上之型板；及 一形成於型板上方之單晶導電性材料層。 2 ’根據申請專利範圍第i項之半導體結構，立更包栝〆形 ，成於單晶導電性材料層之上的額外單晶材料層。 根據申請專利範圍第2項之半導體結構，其中該額外的 單晶材料層包括一半導體材料。 4· j據申請專利範圍第2項之半導體結構，其中該額外的 單晶材料層包括一複合物半導體材料。 5 ·根據申請專利範圍第2項之半導體結構，其中該額外的 單晶材料層包括GaAs。 6 _根據申請專利範圍第2項之半導體結構，其中該額外的 單晶材料層包括InP。 7 .根據申請專利範圍第2項之半導體結構，其中該額外的 單晶材料層包括InGaAs。 8 ·根據申請專利範圍第1項之半導體結構，其中該單晶導 電性材料層係為導熱性。 9 .根據申請專利範圍第1項之半導體結構，其中該單晶導 電性材料層係為導電性。 1 0 ·根據申請專利範圍第i項之半導體結構，其中該單晶導 電性材料層包括選自由Sr2Ru〇4、LaCo03、Be02、FeAl 、及NiAl所組成之群之材料。 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 540101 A BCD 六、申請專利範圍 1.根據申請專利範圍第丨項之半導體結構，其中該調節緩 衝層包括選自由鹼土金屬鈦酸鹽、鹼土金屬锆酸鹽、驗 土金屬給酸鹽、鹼土金屬鈕酸鹽、鹼土金屬釕酸鹽、驗 土金屬鈮酸鹽、鹼土金屬釩酸鹽，鈣鈦礦氧化物諸如驗 土金屬錫基鈣鈦礦、鋁酸鑭、氧化鑭钪、氧化釓、氮化 鎵、氮化鋁、及氮化硼所組成之群之材料。 12·根據申請專利範圍第！項之半導體結構，其中該調節緩 衝層係為非晶形。 13.根據申請專利範圍第1項之半導體結構，其中該調節緩 衝層係為單晶。 14·根據申請專利範圍第1項之半導體結構，其更包括形成 於單晶基材與調節緩衝層之間的非晶形材料層。 15·根據申請專利範圍第！項之半導體結構，其更包括形成 於單晶導電性材料層之上的額外緩衝層。 1 6 · —種製造半導體結構之方法，包括下列步驟： 提供一單晶基材； 在單θ曰基材上方蟲晶成長一調節緩衝層； 在調節緩衝層之成長過程中在單晶基材上形成非晶形 層；及 在調節緩衝層上方形成單晶導電性層。 17.根據中請專利第16項之方法，其更包括使調節緩衝 層退火，以將調節緩衝層結構自單晶轉變為非晶形之 驟。 18·根據中請專利範圍第16項之方法，其更包括在單晶導電 40 5
    層之上羞晶成長額外單晶層之步驟。 1 9 ·根據申請專利範圍第1 8項之方法，其中該成長額外單晶 層之步驟包括成長一半導體材料層。 2 〇 .根據申請專利範圍第1 9項之方法，其中該成長半導體材 料層之步驟包括磊晶形成一包含InP之層。 •根據申凊專利範圍第1 9項之方法，其中該成長半導體材 料層之步驟包括磊晶形成一包含GaAs之層。 2 2 ·根據申請專利範圍第1 9項之方法，其中該成長半導體材 料層之步驟包括磊晶形成一包含InGaAs之層。 23· 一種半導體裝置，包括： 一單晶基材； 一設置於單晶基材上之調節緩衝層； 一形成於調節緩衝層上之型板； 一形成於型板上之單晶導電層；及 一形成於單晶導電層上之額外單晶層。 2 4 .根據申請專利範圍第2 3項之半導體裝置，其中該單晶導 電層形成裝置之接地平面。 2 5 .根據申請專利範圍第2 3項之半導體裝置，其中該單晶導 電層形成散熱器。 26.根據申請專利範圍第23項之半導體裝置，其更包括一至 少部分形成於單晶基材内之電子組件。 27·根據申請專利範圍第23項之半導體裝置，其更包括一至 少部分形成於額外單晶材料内之電子組件。 28·根據申請專利範圍第27項之半導體裝置，其中該電子組 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） A B c D 540101 六、申請專利範圍 件包括一微波裝置。 2 9 .根據申請專利範圍第2 3項之半導體裝置，其更包括一在 額外單晶層與單晶導電層之間的電連接。 30. —種半導體裝置，包括： 一單晶基材； 一形成於基材上之單晶導電層；及 一形成於單晶導電層上之額外單晶層。 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐）
TW090130933A 2001-01-05 2001-12-13 Semiconductor structure and device including a monocrystalline conducting layer and method for fabricating the same TW540101B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/755,340 US20020000584A1 (en) 2000-06-28 2001-01-05 Semiconductor structure and device including a monocrystalline conducting layer and method for fabricating the same

Publications (1)

Publication Number Publication Date
TW540101B true TW540101B (en) 2003-07-01

Family

ID=25038742

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090130933A TW540101B (en) 2001-01-05 2001-12-13 Semiconductor structure and device including a monocrystalline conducting layer and method for fabricating the same

Country Status (4)

Country Link
US (1) US20020000584A1 (zh)
AU (1) AU2002241587A1 (zh)
TW (1) TW540101B (zh)
WO (1) WO2002054467A2 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6563143B2 (en) 1999-07-29 2003-05-13 Stmicroelectronics, Inc. CMOS circuit of GaAs/Ge on Si substrate
US20070137698A1 (en) * 2002-02-27 2007-06-21 Wanlass Mark W Monolithic photovoltaic energy conversion device
US20060162767A1 (en) * 2002-08-16 2006-07-27 Angelo Mascarenhas Multi-junction, monolithic solar cell with active silicon substrate
US7112860B2 (en) * 2003-03-03 2006-09-26 Cree, Inc. Integrated nitride-based acoustic wave devices and methods of fabricating integrated nitride-based acoustic wave devices
US20080303121A1 (en) * 2005-06-07 2008-12-11 University Of Florida Research Foundation, Inc. Integrated Electronic Circuitry and Heat Sink
KR20230135155A (ko) 2009-10-16 2023-09-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5164359A (en) * 1990-04-20 1992-11-17 Eaton Corporation Monolithic integrated circuit having compound semiconductor layer epitaxially grown on ceramic substrate
EP0972309A4 (en) * 1995-06-28 2000-01-19 Telcordia Tech Inc BARRIER LAYER FOR INTEGRATED FERROELECTRIC CAPACITOR ON SILICON
JP3813740B2 (ja) * 1997-07-11 2006-08-23 Ｔｄｋ株式会社 電子デバイス用基板
JP4221765B2 (ja) * 1997-08-29 2009-02-12 ソニー株式会社 光集積化酸化物装置および光集積化酸化物装置の製造方法

Also Published As

Publication number Publication date
WO2002054467A2 (en) 2002-07-11
AU2002241587A1 (en) 2002-07-16
WO2002054467A3 (en) 2003-03-13
US20020000584A1 (en) 2002-01-03

Similar Documents

Publication Publication Date Title
TW507301B (en) Semiconductor structure including a partially annealed layer and method of forming the same
US7211852B2 (en) Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate
TW544947B (en) Growth of compound semiconductor structures on patterned oxide films and process of fabricating same
TW546686B (en) Mixed-signal semiconductor structure, device including the structure, and methods of forming the device and the structure
US6559471B2 (en) Quantum well infrared photodetector and method for fabricating same
US20030013223A1 (en) Structure and method for fabricating semiconductor structures and devices utilizing the formation of a compliant III-V arsenide nitride substrate used to form the same
TW527631B (en) Low-defect semiconductor structure, device including the structure and method for fabricating structure and device
TW567525B (en) Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method
TW540101B (en) Semiconductor structure and device including a monocrystalline conducting layer and method for fabricating the same
US6693298B2 (en) Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same
TW531786B (en) Semiconductor structures having a compliant substrate
TW503460B (en) Semiconductor structure including a magnetic tunnel junction and a process for fabricating same
US20020088970A1 (en) Self-assembled quantum structures and method for fabricating same
US20020003239A1 (en) Semiconductor structure and device including a carbon film and method of forming the same
WO2002009191A2 (en) Non-volatile memory element
TW540124B (en) Structure and method for fabricating semiconductor structures and devices utilizing perovskite stacks
US7169619B2 (en) Method for fabricating semiconductor structures on vicinal substrates using a low temperature, low pressure, alkaline earth metal-rich process
TW543143B (en) Structure and method for fabricating semiconductor structures and devices utilizing the formation of a compliant substrate with an intermetallic layer
US20020003238A1 (en) Structure including cubic boron nitride films and method of forming the same
TW552699B (en) Structure and method for fabricating semiconductor structures with coplanar surfaces
TW517282B (en) Structure and method for fabricating semiconductor devices
TW546692B (en) Structure and method for fabricating complementary III-V structures and devices utilizing the formation of a compliant substrate for materials used to form the same
TW497209B (en) Method for and structure of alkali earth metal oxide on gate insulators
TW578275B (en) Semiconductor structure and device including a monocrystalline compound semiconductor layer formed overlying a compliant substrate and a method of forming the same
WO2022168572A1 (ja) 窒化物半導体基板及びその製造方法