TW538342B - A method and apparatus for restoring a memory device channel when exiting a low power state - Google Patents
A method and apparatus for restoring a memory device channel when exiting a low power state Download PDFInfo
- Publication number
- TW538342B TW538342B TW088119147A TW88119147A TW538342B TW 538342 B TW538342 B TW 538342B TW 088119147 A TW088119147 A TW 088119147A TW 88119147 A TW88119147 A TW 88119147A TW 538342 B TW538342 B TW 538342B
- Authority
- TW
- Taiwan
- Prior art keywords
- memory
- initialization
- values
- storing
- register
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1415—Saving, restoring, recovering or retrying at system level
- G06F11/1441—Resetting or repowering
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Stored Programmes (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
A7
1 •曼j月範圍 本發明係揭露有關於資料處 ^ ^ 化里糸、··无範圍。而更明確而 3 ’本發明係揭露有關在一 —# A 记fe姐通迢中初始化或建構 5己fe體裝置,而且當退出一低.鱼处 罢 低力率狀怨時復原記憶體裝 罝。 2 _挺關技藝之說明 將一電腦系統置於一低功率壯能曰 必刀午狀怨疋用於節省電力的眾 所周知技術。例如,進階社摄盘雨 , 逆❾〜稱與電力管理介面(ACPI)規 格建議使用數種低功率狀熊,而H令# 、刀千狀4 而且疋義在作業系統軟體 與系統硬體之間的介面。 一暫時停止隨機存取記憶體(STR)狀態是使用在功率管 理應用的普通狀態。典型上,當進入此低功率狀態時, 處理動作便會停止,而且某些值會儲存在記憶體,以便 將他們保留供稍後將他們復原處理。例如,ACpi S3睡 眠狀態疋除了系統记憶體之外所有系統本文都遺失的一 種狀態。處理器與記憶體控制器本文(亦即,暫存器與内 部A憶體值)會在此狀態遺失。而且,其他功率管理技術 包括一晶片或記憶體控制器蚱暫存器及/或記憶體值可能 遺失的類似狀態。 遺失的記憶體控制器值在一系統在需要初始化記憶體 結構暫存器為了要與記憶體溝通的一系統中特別會有問 題。在此值復原之前,主記憶體可存取。而且,該主記 憶體不能用來儲存該等結構值或儲存供復原此值的一程 -4 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 538342 A7 B7 五、發明説明(2 ) 式。 若要將值復原到此記憶體結構暫存器,一種方法是可 執行整個記憶體初始化序列,以重新建立遺失的初始化 值。然而,此方法的缺點有兩個理由。首先,初始化序 列可能較漫長,藉此當系統嘗試從STR狀態唤醒時造成 一明顯的潛伏(lotency)發生。其次,該初始化序列可能 執行對記憶體内容危害的某些操作。如果記憶體確實由 將系統初始化而遺失,此一方法對於一些實施例便不適 用。例如,如果退出ACPI S3狀態毀壞記憶體,實施例 便不符合ACPI規格。 在正常操作前,需要一明顯初始化量的一 RambusTM直 接Rambus動態隨機存取記憶體通道(一直接RDRAMtm 通道)。此匯流排的詳細描述可從美國加州 Mountain View市的Rambus公司獲得。當像直接RambusTM通道結 構的一匯流排結構記憶體控制器置於一低功率狀態,而 且先前技藝無法提供一適當機制將這些值復原,許多記 憶體控制器值便會遺失。 發明概述 在此係揭露一種當退出一低功率狀態時用以復原一記 憶體裝置通道之方法及裝置。一方法係關於將來自在一 記憶體控制器中儲存位置的一組記憶體初始化值儲存到 一記憶體而在一關機狀態期間維持該等值。該等值對於 一系統記憶體的存取是必需的。當退出該關機狀態時, 該等值可復原到記憶體控制器中的儲存位置。 -5- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 538342 A7
星立之簡單說明 本發明是經由範例而描述,而且並未侷限於附圖。 圖1是描述在一記憶體控制器中使用建構暫存器的一 系統之具體實施例,以指定記憶體初始化的初始化工 作。 圖2是描述在目丨白勺系統的一具體實施例程視化㈣ 行初始化工作流程圖。 圖3是根據載入控制與資料暫存器的值而描述執行記 憶體初始化的一記憶體控制中樞具體實施例。 圖4是描述一記憶體裝置核心初始化工作流程圖。 圖5是描述在圖6 - 9所示實施一初始化流程的系統具 體實施例。 ^ 圖6是描述在圖5所示系統記憶體子系統的一整個初 始化序列具體實施例流程圖。 圖7是描述一串列裝置識別處理的具體實施例。 圖8 A - 8 C是描述一群裝置確認處理的具體實施例。 圖9是描述一記憶體裝置核心初始化處理的具體實施 例。 圖1 〇是描述從一暫時停止隨機存取記憶體的電力管理 狀態返回處理的具體實施例。 發明之詳細說明 下列描述是提供當退出一低功率狀態時,可用以復原 一記憶體裝置裝置通道之方法及裝置。在下面描述中, 例如暫存器名稱、記憶體類型、匯流排協定、特殊類型 -6 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐)
裝 訂
538342 A7
兀件、及邏輯劃分與整合選擇 以便提供對本發明承與产u ^付沐、,田即將揭路 熟習此項技術者可了解:本:,:然::透過在技藝中 在其他範例中,㈣#M &明的實施無需此種細節。 工制…構與閘位準電路並未詳細描述, 以便不致對本發明造成混淆。以所涵蓋之描述,孰習此 項技術者可實施必要的邏輯電路而不致有不當的實施。 透匕使用目則所揭露的技術,有效與彈性記憶體初始 化可執仃。㈣與資料暫存器可程式化,藉此造成一記 憶體控制中樞(職)可根據暫存器載人的值而執行初始 化工作(IOPS)。g无然該等暫#器可由例如一基本輸入,輸 出系、’先(Bios)的軟體程控,所以初始化可相對容易改 〇 圖1是描述利用暫存器執行記憶體初始化的一系統具 體實施例。茲系統係包括耦合到一記憶體控制中樞(mch) 100的一處理器195及一記憶體子系統1〇4。而且,耦合 到MCH 100是一輔助匯流排丨8〇 ,而該輔助匯流排是耦 合到一輸入裝置190及包含BIOS常式的一非揮發性記憶 體185。在一些具體實施例中,非揮發性記憶體185與輸 入裝置190之中任一者或兩者可透過一第二控制中樞(未 在圖顯示)而耦合到MCH 100。 在描述的具體實施例,該記憶體子系統104包括3個 記憶體模組160、170、和175,該等模組是經由一序列 匯流排14 2及一記憶體匯流排13 2 (亦稱為通道)而_合到 MCH 100。每個記憶體模組包含一組個別記憶體裝置。 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
裝 訂
線 538342 A7 ________B7 五、發明説明(5 ) 例如,該記憶體模組160包括至少記憶體裝置160、161 和168。在一具體實施例中,該等記憶體裝置ι6〇、 161、和 168 是 Rambus DRAM (RDRAMs),記憶體模組是 Rambus同軸記憶體模組(rIMMs),而且通道是根據 RIMMs與RDRAMS定義的協定而工作。 MCH 100包括一控制暫存器1丨2及一資料暫存器丨14, 而可用於初始化目的。一初始化控制電路12〇可執行在 控制暫存器112崇式化的初始化運算元(j〇ps)。控制暫 存器112典型包括其他欄位,以指定有關初始化操作的 資訊,而且透過IOPs所指定的一些操作包括能與記憶體 子系統(例如,記憶體裝置控制暫存器的寫與讀、或產 生控制信號)中的裝置交換的資料。 一串列介面電路140可在匯流排142上產生連序命令 與資料序列。透過初始化控制電路12〇執行的一些命令 可經由串列匯流排142而將命令及/或資料傳送給記憶^ 子系統。在一具體實施例中,串列介面電路可實施與記 憶體子系統104溝通的一連續出現偵測(spD)協定。 協定是利用一 SPD時脈(SCK)接腳、一命令(CMD)接腳、 及用以從記憶體子系統控制暫存器讀出及寫入的雙向串 列輸入/輸出接腳(S1000和S101)。 包括識別碼裝置暫存器的控制暫存器可經由SPD介 而讀及寫。而且,每一模組的非揮發性記憶體可二: 介面讀取,以決定有關每個特殊記憶體模组的如 時序資訊、裝置組織、與裝置技術等資訊。SPD協定= -8-
538342 A7 B7 五、發明説明(6 ) 更多細節的討論可從Rambus公司名稱"Serial Presence Detect Application Brief”、及直接 RambusTM RIMMtm 模 組與64/72 Mbit Direct RDRAMtm資料文獻中獲得。 一記憶體介面電路1 3 0可將記憶體資料來回轉換成與 記憶體子系統交換交換的資料封包。在一具體實施例 中,該記憶體介面電路是一 Rambus ASIC單元(RAC),其 功能實質是從美國加州Mountain View市Rambus取得的 名稱"Direct RAC Data Sheet”中描述。簡言之,RAC可在 通道(匯流排132)上將Rambus信號位準(RSL)信號轉換 成可由MCH 100的其他部分處理的信號。同樣地,RAC 可在Rambus通道上將記憶體控制器信號轉換成可由記憶 體裝置處理的RSL信號。 圖1系統的一連串初始化事件是在圖2描述。當系統 重置或啟動時,BIOS典型可執行各種不同的初始化工 作。在方塊200,該BIOS可到達記憶體建構部分。初始 化工作能以特殊序列而由BIOS選取(方塊205),此是因 記憶體類型與使用模式而定。利用RDRAMs的一系統初 始化序列的具體實施例更詳細内容將參考圖5 - 9討論。 如在方塊2 10所示,特殊初始化工作的資料(如有任何 存在)可儲存在資料暫存器114,而且具其他控制資訊的 初始化運算元本身可儲存在控制暫存器112。在一些具 體實施例中,BIOS可藉由寫到週邊元件互連(PCI)建構暫 存器而執行此功能。或者,其他暫存器可使用,或在或 不在MCH内的一般目的記憶體可以是控制暫存器。事實 -9 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 538342 A7 B7 五、發明説明(7 ) 上,控制暫存器可在記憶體初始化前能存取MCH的任意 儲存位置,而可儲存IOPs 6¾足夠位元及任何其他所需的 控制資訊。 在適當的初始化工作及/或控制資訊在控制暫存器112 内程式化時,初始化工作便可自動開始。例如,當初始 化運算元載入控制暫存器112時,在方塊215表示的初 始化工作執行可透過設定一開始的初始化工作(110)位元 達成。 初始化工作的完成能以足以警示或通知BIOS完成初始 化工作的任何方式發信。例如,當初始化工作完成時, MCH可自動清除110位元。如果BIOS探詢110位元,它 便可決定初始化工作是否如在方塊220所示完成。如果 初始化工作未完成,BIOS便可持續探詢110位元。如果 初始化工作完成,BIOS可在方塊205以初始化序列而選 取下一初始化工作。 輸入裝置190可接受來自一電腦儲存裝置192(例如, 一光碟或磁碟或其他儲存裝置)或來自一網路或通信介面 194的程式指令。造成系統實施揭露技術的BIOS碼(亦 即,電腦指令)能以數種方法而在非揮發性記憶體1 85内 程式化。當系統可藉由輸入裝置190製造或經由一電腦 可讀媒體稍後傳遞時,BIOS便可程式化。 在BIOS稍後傳遞的情況中,該等指令可經由一電腦可 讀媒體傳遞。隨著一適當界面裝置190,一電子信號或 一實體載體是一電腦可讀媒體。例如,電腦儲存裝置 -10- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 538342 A7 B7 五、發明説明(8 192是在一具體實施例的電腦可讀媒體。運送電腦指令的 一載波196是在另一具體實施例的一電腦可讀媒體。該 載波196可透過使用已知或其它可用的通信技術而調變 或處理’以包含可由輸入裝置190解碼的指令。在任何 情況中’該等電腦指令可經由一電腦可讀媒體傳遞。 圖3是描述一記憶體控制器中樞(MCH)300的詳細說 明。特殊暫存器名稱、位置、大小、欄位定義、與初始 化工作的細節是在下面的一具體實施例提供。其他的具 體實施例對於在技藝中熟諳此技者是顯然的。下面一些 操作包括由Rambus的64/72 Mbit資料單及直接RAC資 料文獻所疋義的特殊命令。這些定義是在適當控制信號 傳送給RAC時,Rambus RAC本身可傳送給RDRAMs的 操作。如下所述,MCH 300的具體實施例可透過先前不 能取用硬體及新方法或序列而唤醒已知的RAC命令。 在此具體實施例中,MCH 300係包括一裝置暫存資料 (DRD)暫存器314。該DRD暫存器314是在PCI結構空間 的位址偏移90-9lh,預設值是0000h(16個位元),而且 暫存器是一讀/寫暫存器。DRD暫存器的欄位是在表1列 出0 DRD暫存器的一具體實施例 位元 描述 15:0 暫存器資料(RD):位元15:0包含IOP執行時,要寫至一 RDRAM暫存器的16位元資料,或從一 RDRAM暫存器讀取的資 料。當RICM暫存器的IIO位元從1轉變成0時,資料將會有 -11 - 本纸張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 538342 A7 B7 五、發明説明(9 ) 效。____ MCH 3 00亦包括一 RDRAM初始化控制管理(RICM)暫 存器312。該RICM暫存器是在PCI結構空間的位址偏移 94-96h,預叹值是000000^(24個位元),而且暫存器是一 讀/寫暫存器。用於此具體實施例的RICM暫存器攔位是 在表2列出。 位元 一 “ 节什命的一兴髖貫施例 描述 ~ 23 敢初初始化工作(110):當設定成1時,由IOP欄位(下面)所 指足的初始化工作執行便可開始。在完成執行之後,MCH會 將no位元清除成〇。一軟體程式應檢查此位元在寫入之前^ 否為〇。當IIO位元清除成〇到時候,來自指定所讀 取的一暫存器資料操作的資料在DRD暫存器會署有敎的。。 22:21 保留·运些位元不用於正常的初始化工作。 20 初始化%成(1C) ·在RDRAM記憶體陣列的初始化完成之後, BI〇s會將此位元設定為1。 19 廣播,址(BA):當BA設定為1時,該初始也工作(I〇P)便會一 在通道廣播給所有的裝置。當BA設定為1時,SDA攔位 面)便不使用。 17:9 裝$暫存态位址(DRA):此欄位係指定鲁存器讀與寫操作的暫一 存器位址。 8:4 争列裝置/通道位址(SDA):這5位元欄位係的指定如下所示: • RDRAM暫存器讀、RDRAM暫存器寫RDRAM組重置、 RDRAM清除重置、與RDRAM設定快速時脈模式ιορ命令的 RDRAM裝置之串列裝置id。 •關機登入、關機退出、暫停登入、暫時結束、電流校準與電 流校準及取樣IOP命令的裝置Π3。 ” •更新與預充電IOP命令的排列位址。 18,3:0 初始化操作碼(IOP):此欄位係指定要在RDRAM裝置或MCH RAC上完成的初始化工作。 -12- 538342 A7 B7 五、發明説明(1G ) 位元[18,3:0] 00000 0000 1 000 1 0 000 1 1 00 100 00101 00110 001 1 1 至0 1 操作指定 RDRAM暫存器讀 RDRAM暫存器寫 RDRAM組重置 RDRAM清除重置 RDRAM組快速時脈模式 保留 RDRAM溫度校準致能,然後夠溫度校準 1 1保留
1 0000 1 000 1 10010 10011 10 100 10 10 1 10110 10111 11000 11001 11010 11011 RDRAM核心初始化 RDRAMSIO 重置 RDRAM關機退出 RDRAM關機登入 RDRAM π電流校準”與”電流校準+取樣” MCH RAC手動電流校準 從DRD暫存器將資料載入MCH RAC控制暫 存器 初始化MCH RAC RDRAM暫時登入 RDRAM暫時結束 RDRAM更新 RDRAM預充電 所有相關的組合皆保留。 在IOP欄位所指定操作上的更多細節是在下表3顯示。 而且,在圖3的描述是包括一 RDRAMIOP執行電路 325的初始化控制電路320。透過控制電路320執行的各 種不同IOPs細節是在表3列出。在表3中,廣播位址 (BA)欄位(位元19)與SDA欄位(位元8:4)是在下列之中 任一者列出: -13- 本紙張尺度適用中國國家榡準(CNS) A4規格(210 X 297公釐) 裝
538342 A7 B7
N E :此欄位對於初始化工作不發生作用。 0 :此欄位在此初始化工作係設定為〇。 1 :此欄位在此初始化工作係設定為1。 X ·此襴位應程控適於特殊的初始化工作。 表3 : IOP操作細節 位元 [1 8,3:0] 操作名稱 BA SDA 細節 00000 RDRAM暫存 器讀 0 X 此IOP係執行由SDA與DRA襴 ,所指定RDRAM暫存器的連續 讀。當IIO位元清除為〇時,此資 料讀取可在DRD暫存器使用。 0000 1 RDRAM暫存 器寫 X X 此I0P係執行由SDA與DRA爾 位所指定RDRAM暫存器的連續 寫入。寫資料可在DRD暫存器g 供。在通道上的所有RDRAM裝 置的寫操作可藉著將BA攔位設定 為1而執行。 000 1 0 RDRAM組重 置 X X 此糸執行在由SDA攔位所岳 定一 RDRAM裝置中的一重置位 兀之連續設定。 重置位元的設定會開始一段時 間,用以RDRAM裝置可重置及 準備回應於所有其他定義的操 作。設定清除IOP可在主動模式 置於RDRAM 〇 000 1 1 RDRAM清除 重置 X X 此IOP係在由SDA攔位所指定一 RDRAM裝置中執行重置位元的^ 連續清掃。 清除重置操作可將裝置置於關機 狀態。在RDRAM裝置允許結束 此關機狀態之前,最少4個SCK 週期必須在SIO請求封包之後通 過。在設定重置操作之後,涪哈 -14- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 538342
重置操作不可在大於16個SCK週 期之前送出。 0 0 10 0 RDRAM組快 速時脈模式 X X 設定快速時脈模式操作係準備 RDRAM裝置,以便在使用 RDRAM 時脈(RCLK)的 RSL 信 號上傳輸及接收資料。_ 0 0 110 RDRAM溫度 校準致能,然 後溫度校準 1 X 只要接收此IOP,MCH便會在 “溫度校準” SIO請求封包之後立 即將lf溫度校準致能’,SIO請求送 出給所有的RDRAMS。 1 0 0 0 0 RDRAM核心 初始化 (參考圖4) 供效 無效 只要接收此IOP命令,MCH便會 執行如下所示: 1·廣播關機退出。 2.在通道上初始化所有rdram 裝置的全部RDRAM核心。 3·廣播溫度校準致能與溫度校準 4.廣播暫停登入(如果DRAMC暫 存器的位元6(PBS)是1)。 5·如果在使用此命令將rjcm暫 存器的1C位元(位元20)設定為 1,那麼在此命令完成之後,MCH 便初始化RDRAM更新、RDRAM 在電流校準、RDRAM溫度校 準、與RDRAMDLL更新邏輯。 1 0 0 0 1 RDRAM SIO 重置 無效 無效 此IOP可將一 SIO接腳初始化序 列傳送給所有的RDRAMS。當此 操作發生時,在RDRAM上的 SIOO接腳的建構如同輸入,而且 SI01接腳的建構如同輸出。此 外’ SIO重複器位元係設定為i。 10010 RDRAM關機 退出 X X 只要接收此IOP,MCH便初始化 由SDA與BA欄位所指定 RDRAM裝置的一關機序列。 SDA欄位應包含裝置1]:)而不是串 列裝置ID。 10011 RDRAM關機 X X 只要接收此IOP,MCH便將一關 -15- 裝 訂
線 本纸張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 538342
登入 機登入PCP封包傳送給由SDA與 BA攔位所指定的RDRAM裝置。 SDA攔位應包含裝置ID而不是率 列裝置ID。 10 100 RDRAM “電 流校準”與 “電流校準+ 取樣” X X 只要接收此IOP,MCH便將一電 流校準與取樣SCP封包之後的三 個校準SCP封包傳送給由SDA攔 位所指定的RDRAM裝置。 10 10 1 MCH RAC 的 手動電流校準 無效 無效 只要接收此IOP,MCH便初始化 MCH RAC的手動電流校準操作。 10110 從DRD暫存 器將資料載入 MCH RAC 控 制暫存器 無效 ”、、ΛΑ*» 只要接收此IOP,MCH便從DRD 暫存器將資料載入MCH RAC控 制暫存器。 10 111 RDRAM MCH RAC 無效 無效 只要接收此IOP,MCH便初始化 MCH RAC。MCH RAC 初始化係 包括電源開啟序列、MCH RAC的 電流校準與溫度校準。在執行此 命令之後,MCH甚至在1C位元 未設定為1之時初始化MCH RAC 的週期性電流與溫度校準。 1 looo RDRAM暫時 登入 X X 只要接收此IOP,MCH便將一暫 時登入PCP封包傳送給由SDA與 BA欄位所指定的RDRAM裝置。 SDA攔位應包含裝置ID而不是串 列裝置ID。 11001 RDRAM暫時 退出 X X 只要接收此IOP,MCH便初始化 由SDA與BA攔位所指定 RDRAM裝置的暫時結束序列。 SDA攔位應包含裝置ID而不是串 列裝置ID。 11010 RDRAM更新 1 X 只要接收此IOP,MCH便將一更 新PCP封包傳送給所有RDRAM 裝置的指定排列。排列位址是由 SDA攔位指定。 TTo 11 RDRAM預充 1 X 只要接收此IOP,MCH便可將一 16- 中國國家標準(CNS) A4規格(210 χ 297公釐) 538342 A7 B7 電 預充電PCP封包傳送給所有 RDRAM裝置的指定排列。排列 位址是由SDA欄位指定。 五、發明説明(14 ) 回應接收RDRAM核心初始化IOP( 10000b)而由的初始 化控制電路320的一具體實施例進行的運算細節是在圖 4顯示。在方塊400中,一廣播關機退出命令是在匯流 排送出。然後,根據方塊405,透過方塊410至470所示 的序列可於位址〇至3 1重複16次。這些數目適於具有 128個電流校準位準與多達32個排列的一記憶體子系 統。在其他具體實施例中,可使用一不同次數之重複, 例如,如果大量或較少目前校準位準可使用。同樣地, 不同數量的排列可使用在不同系統。 在方塊410中,無運算(NOP)被執行以確保關機退出 完成,而且更新運算(REFA命令)可方塊415正確執行。 在方塊420中,在方塊425和430的兩更新運算(REFA) 後沒有另一運算命令可執行。三個無運算命令可在方塊 435執行,允許在一更新預充電(REFP)命令發生前能有 足夠時間通過。在方塊445的另一無運算命令後,另一 更新預充電(REFP)命令可在方塊450執行。 一校準(CAL)命令然後可在方塊455執行。此命令可 校準(驅動)目前所示裝置的IOL的電流。如方塊460和 465所示,此運算可重複兩次。然後,如方塊470所示, 一取樣(S AMR)命令可執行。該取樣命令會可更新目前指 示裝置的IOL電流。此程序可重複,直到32個兩排的所 有16次重複執行為止。 -17- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 538342 A7 B7 五、發明説明(15 ) 初始化序列 隨著上述初始化工作、暫存器、與相關硬體,一系統 可被初始化。例如,在圖 5所示實施一 Rambus Direct RDRAM通道的系統可被初始化。在此系統中,一記憶體 控制器500(亦稱為一記憶體控制中樞或MCH)可使用串 列介面信號SCK、CMD與SIO,以便讀及寫記憶體裝置 結構暫存器,並且在通道上執行其他初始化工作。該記 憶體控制器亦可在通道上將特殊ROW/COLUMN封包初 始化。 該記憶體控制器包括一 Rambus ASIC單元(RAC) 530、 一控制電路520、與多種暫存器。該等暫存器包括一初 始化暫存器5 1 5,而可用來初始化系統記憶體、與關機 復原暫存器5 10。該等關機復原暫存器包含操作記憶體 通道的時序與其他資訊。換句話說,該等關機復原暫存 器僅是在關閉記憶體控制器500之後需要復原的暫存 器,以便恢復對記憶體通道的存取。該等暫存器可以是 PCI建構暫存器。 該記憶體通道包括RIMM模組560、565、與570,該 等模組是透過一控制與資料匯流排532與一串列匯流排 542而連接到MCH 500。控制與資料匯流排532可由一電 阻端 533而終止,而且一直接Rambus時脈產生器 (DRCG)580可在MCH 500的通道的遠端上提供,以便在 信號線582上提供時脈信號。 此外,系統包括一輸入/輸出控制中樞(ICH)505,該中 -18- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 538342 A7 B7 五、發明説明(16 ) 樞係將MCH是耦合到一輔助匯流排506。ICH具有一般 目的輸出( GPOS),而可用來控制各種不同的系統功能’ 例如設定DRCG 580的頻率。包含基本輸出入系統的一 非揮發性記憶體585是耦合到輔助匯流排506、及一電池 備援隨機取記憶體體590。電池備援記憶體590可儲存 MCH關機暫存器510的關機復原結構值592,所以1^(^ 可重新開始存取RDRAM通道,而無需執行下述的整個 初始化序列。 簡言之,初始化處理概述如下所示。在電源啟動重置 後,在一通道RIMMs上,來自串列提供偵測(SPD)資料 的結構資訊可被讀取。例如,一儲存裝置、SPD記憶體 572 可在 RIMM 570 上儲存 RDRAMs 573、574、576、和 577的結構資訊。該等記憶體控制器結構暫存器可使用來 自SPD資訊的適當值而程式化,然後,RDRAM裝置IDs 可程式化,以使每個RDRAM裝置可由記憶體控制器單 獨識別及存取。一旦一裝置被初始化,它便可使用。 每個RDRAM裝置具有2個識別碼,這些碼可在通 道、串列裝置ID、與群裝置ID上用來唯一選取一裝 置。這兩個IDs可用於RDRAM通道的個別操作。當記憶 體控制器是在RDRAM通道的SCK、SIO、與CMD信號 上傳送初始化工作時,該串列裝置ID可用來選取裝置。 當在RDRAM通道的RQ[7:0]信號上傳送ROW封包與 COLUMN封包時,群裝置ID可由記憶體控制器選使用, 以便取一裝置。在裝置可由初始化工作(I(3PS)與 _ -19- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 538342 A7 B7 五、發明説明(17 ) ROW/COLUMN封包重置之後及個別定址之前,串歹J裝置 ID與群裝置ID可被程式化。 更詳細閱讀Rambus通道的初始化處理,一特殊序列可 可通道上達成RDRAM裝置的正確操作。圖6是描述在 一具體實施例中的正確通道初始化流程圖,而且表4是 列出在此初始化流程中所使用的一些變數。 表4 :初始化所使用的變數 名稱 寬度 (位元) 描述 RIMMMax 2 出現RIMMs的最大數目。 0 沒有出現RIMMs 1-3 出現 1-3 個 RIMM(s) RIMMCount 2 在初始化期間所使用的計數器,以選取一 RIMM 〇 RIMMDeviceCount 5 在一特殊RIMM中的RDRAM裝置數 目。 MemberMax 5 在通道0-31上所出現的裝置最大數目 在通道上出現的1-32個RDRAM裝置 MemberCount 5 在群裝置ID計算期間所使用的計數襄Γ 以指示已指定群ID的裝置數目。 SeriallDCount 5 在通道上用來選取裝置的串列裝置ID索 引。 μ 0-31映射至串列裝置^…“。 FroupDeviceDCount 5 在群裝置ID計算期間所使用的群裝置ID 索引·,以便將一群裝置ID指定給下一 RDRAM裝置。 0-31映射至群裝置ID〇-31 RIMMDeviceConfig No 8 表不RDRAM技術定義的位元組。石1 定義係符合GAR暫存器。 DRAMC onflglndex 3 映射至由MCH所支援的DRAM技ϋ ,二在群裝置ID計算以一技術降冪順序 將群1ds指定給RDRAMs期間使用。 -20- 538342 A7 B7
MchTrdly 3 在通這平均程序期間的最大Mch Trdly暫 時儲存。位元定義係符合在“⑶奶丁暫 存器中MCH的TRDLY攔位。 DeviceT estAddress 32 在通迢平均化期間用來測試一 裝置的32位元中央虛理輩分仿咁。 Templndex 8 查期間所使用的暫1^^]一。_ 在方塊602, --—- 系統重置會發生。MCH可重置它所有狀 五、發明説明(18 態及準備初始化。在方塊604,系統的記憶體模組建構 可確認。該BIOS可讀取SPD資料,以決定記憶體建 構。如果只出現RIMMs,該RDram初始化序列可使用 方塊608處理。如果混合記憶體模組出現,一錯誤便會 告知使用者,而且系統會如606所示停止。 该時脈產生器是在方塊6 0 8開始。此操作可藉由軟體 查詢在主機板上出現的每個RIMM模組的SPD資料及決 定所有RIMMs運算的一通道頻率而完成。drcg 580可 透過來自ICH 505的一般目的輸出(亦即,如圖5所示 的GP0X)而設定成適當頻率。在一具體實施例中,該 BIOS會在此步驟與MCH RAC初始化之間等待至少8微 秒。 如方塊610所示,MCH RAC接著可被初始化。來自 DRCG的通道時脈應在MCH RAC初始化前應該穩定。 MCH RAC初始化可透過執行MCH RAC初始化I〇p達 成。RAC初始化I0P可執行基本初始化,以準備記憶體 控制器的内部RAC可正常操作。 在一具體實施例中,該BIOS可於110位元提供5微秒 的暫停時間,以便在MCH RAC初始化I0P之後清除。 -21 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 538342 A7 B7 五、發明説明(19 ) 如果110位元未在5微秒後由MCH清除,該BIOS便會 報告錯誤·,而且通道不能使用。由於MCH RAC初始化 IOP的完成,所以在MCH清除110位元後,一額外的5 微秒延遲便會加入。此允許MCH時脈的足夠時間可穩定 及鎖定。而且,在一些具體實施例中,RAC的一匯流排 在其他操作開始前需要清除。此可透過執行MCH RAC 控制暫存器負載IOP (DRDOOOOOh)達成。它亦可在一些 具體實施例中·初始化序列的一稍後點上執行RAC初始 如方塊612所示,許多MCH結構暫存器然後可被初始 化。在一具體實施例中,分頁策略暫存器RMC閒置計時 器(PGPOLRIT)欄位(MCH052h)是設定成〇〇ib,以確保 在通道平均化(討論(channel levelization)期間沒有頁被關 閉。PGPOL RIT欄位可設定主匯流排時脈的數目,而在 所有開啟頁關閉前,記憶體控制器可保持在閒置狀態, 而且零值是表示在記憶體控制器開始關閉頁前將會是一 無限的潛伏期。 此外,在一些具體實施例中,工作管理可根據定義的 RDRAM狀態而將RDRAMs組群。為了要減少工作功 率,RDRAM裝置可分成稱為’’Pool八”和’’p0〇l Βπ的兩管 理。在一具體實施例中,多達8個裝置可同時在Pool A 中。在此具體實施例中,在Pool A之8個之中每次可多 達4個在主動讀/寫或主動狀態,而且在p〇〇1 a的裝置 可在主動讀/寫、主動、或備用狀態。 _ -22- 本纸張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 538342 A7 _ B7 五、發明説明(20 ) 在Pool A的裝置最大數量是可程式化,而且可透過 RDRAM電力管理暫存器(RPMR)暫存器(MCH053h)的一 PAC欄位指定。不是在P〇〇l A的全部裝置皆是Pool B的 成員。在Pool B的裝置,不是在備用,就是在暫停狀 態。在Pool B的裝置狀態可透過一 DRAM控制(DRAMC) 暫存器(MCH051h)的一 PBS欄位所指定。在一具體實施 例中,RPMR暫存器是設定成00h,只選取1裝置的Pool A,而且 p0〇l B運算是設定於備用運算(MCH 051h[6]=0) 〇 其次,如方塊614所示,額外通道初始化可執行。此 包括藉由使用SI0重置I0P而執行一 SI0(串列介面)重 置’並且允許SIO重置序列完成的足夠延遲。此外,需 要為適當運算而初始化的其他暫存器可在此點上設定。 在一些具體實施例中,SIO重置如Direct RDRAM 64/72 Mbit資料文獻(執行廣播SIO暫存器寫IOP : TEST77, DRA =4Dh,DRDOOOOh)的第 37 頁中指定之後,一丁est77 暫存器需以寫入一零值。 串列裝置ID指定 如方塊620所示,串列裝置識別值(ID)可接著指定。 大體上,軟體可以唯一識別在通道上的每一裝置,以允 許個別裝置的初始化工作。每個RDRAM的串列裝置ID 是以位元4-0而儲存在 RDRAM INIT暫存器(索引 21 h)。在SIO重置後,串列裝置ID的預設值在通道的所 有RDRAM中是lFh。而且,在重置後,串列重複器 -23- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 538342 A7 B7 五、發明説明(21 ) (SRP位元(RDRAM021h[7])是設定成 1,以允許每個 RDRAM可將在SIOO上接收的SIO資料傳遞給RDRAM 的SI01接腳,而將SIO封包傳送給下一 RDRAM裝置。 既然所有裝置於重置後具有相同串列裝置ID,所以一個 別裝置不能在指定唯一序列ID前存取。 透過一具體實施例執行的串列裝置計算的進一步細節 是在圖7顯示。在方塊700,變數SeriallDCount是設定 成0。其次,如方塊705所示,在通道上的所有裝置的 SI0重複器可被關閉(廣播SI0暫存器寫ΙΟΡ· INIT, DRA=2lh,DRD=00lFh)。此運算會造成所有串歹J裝置ID 設定成〇 1 fh。SIO重複器位元可設定為0 ;如此,只有 在SI0通道上的第一裝置可被存取。 從方塊710開始,處理迴繞於通道的所有裝置,並將 唯一 ID指定給每一裝置。目前裝置的序列ID是設定成 SedallDCount,而且SI0重複器位元可被致能(SI0暫存 器寫 IOP : INIT,SDCA=lFh,DRA=21h,DRD=0080h + SeriallDCount)。其次,該裝置是否實際出現且是否正常 在系統中工作可如方塊715所示而測試。RDRAM INIT 暫存器可被讀取,以決定剛寫入的相同值是否正確讀回 (SIO 暫存器讀 ΙΟΡ· INIT,SDCA=SeriallDCount,DRA = 21h) 0 如果資料符合(如方塊720的測試),seriallDcount便會 增量(方塊725),而且SeriallDCount可被檢查,以決定 裝置(例如,32)的最大數量是否提供IDs(方塊730)。如 -24 - 本紙張尺度適用中國國家襟準(CNS) Α4Λ格(210X 297公釐) 538342 A7 B7 五、發明説明(22 ) 果seriallDCount仍然指示一有效序列ID,下一裝置便可 在方塊705識別。 如果seriallDCount超過最大允許值,或如果資料未在 方塊720符合,那麼最後裝置便提供一 ID,而且追蹤裝 置總數量的一變數可如方塊 735所示而設定成 seriallDCount。最後,若要關閉超過最後允許裝置的任何 額外裝置,具最高序列ID的RDRAM的SIO重複器會關 閉。因此,任何額外的裝置(亦即,不正確功能裝置或裝 置超過例如3 2的最大值)不會接受命令,因此應不會回 應。當一額外檢查時,RIMMs的SPD資訊可以被檢查以 決定最後裝置計數是否正確。 群裝置ID指定 請即參考圖6,在唯一序列ID指定,而且最後裝置 SI0輸出關閉後,群IDs可根據如方塊630所示的記憶體 裝置大小而指定。在一具體實施例中,MCH可支援多達 32個裝置及8個群。每群具有多達4個裝置及具有一群 邊界存取暫存器(GBA),以定義群ID及每群的最高與最 低位址。因此,每個GB A暫存器可使用一群ID及一 9 位元最高位址界限值而程式化。未分群具有等於先前群 及群大小零的值。 此外,圖8 A - 8 C的流程圖是描述在方塊630所示的群 裝置IDs處理的一具體實施例。如圖8 A的方塊800所 示,許多變數可被初始化。變數 SeriallDCount、 GroupDevicelDCount、RIMMCount、RIMMDeviceCount、 -25- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 538342 A7 _B7_.__ 五、發明説明(23 ) 與 RIMMDeviceConfigNo 可初始化成 0 。 一 DRAMConfigindex變數可初始化成指示由MCH所支援最 大核心技術的一值。 如方塊805所示,資料是從識別該模組核心技術的一 模組(模組編號RIMMCount)的SPD記憶體讀取。此資 訊包括每個裝置的列數目、每個裝置的欄數目、每個裝 置的排列數目,及是否該等排列為非獨立或獨立的。其 次,如方塊810所示,RIMMDeviceConHgNo是透過將從 SPD讀取的核心技術值轉換成在一群結構(GAR)暫存器 類似值而設定。 其次,如方塊815所示,RIMMDeviceCount變數可設 定成由RIMM的SPD記憶體所指定的裝置數量。隨後, 裝置IDs可指定如方塊820所示的指定與相關暫存器 值。此外,在一具體實施例中,在方塊820所示處理細 節是在圖8B顯示。 大體上,計算處理可將在一 RIMM上的RDRAM裝置 數量加到第一序列ID,然後向下計算,直到RIMM完成 為止。因此,如方塊 822 所示,會測試 RIMMDeviceConfigNo 是否等於 DRAMConfigindex,以決 定群裝置ID是否已以一特殊核心技術而指定給所有裝 置。如果他們不相等,所有裝置具有群IDs,而且 SeriallDCount 可 設定成 SeriallDCount 力口 上 RIMMDeviceCount(如方塊830所示),而且處理會返回如 方塊832所示的圖8A。此外,如果RIMMDeviceCount是 -26- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 538342 A7 B7 五、發明説明(24 ) 0(如方塊824的測試)、或MemberCount是0(如方塊826 的測試),·如方塊832所示,沒有更多裝置可提供群ID, 而且處理會返回圖8A。 如果 RIMMDeviceCount 與 MemberCount 不是 0,一 GroupDevicelDCount可使用如方塊 828所示等於 SeriallDCount目前值的序列ID而指定給RDRAM的群裝 置ID。然後,目前群邊界位址暫存器(GBA)可更新,以 便將此新增的裝置反映給如方塊830所示的群。此可透 過將表示裝置大小的一值加入在GB A暫存器中儲存的先 前值而完成。 然後,GroupDevicelDCount能與方塊832的4相比較 (每群的裝置最大數量)。如果群組已滿,該群的MCH群 建構暫存器(GAR)可如方塊834所示更新。GAR的更新 可正確表示群結構(亦即,排列數量與DRAM技術(大 小))。在方塊 836,SerialDevicelDCount 可被增量, MemberCount 會減量,GroupDevicelDCount 會增量,而 且RIMMDeviceCount會減量。處理然後返回方塊824。 請即參考圖 8A , 如果 RIMMDeviceCount 或 MemberCount是0,RIMMCount便會如方塊850所示而 增量。如果RIMMCount是如方塊855的測試而小於最大 RIMMCount,那麼處理便返回方塊 805。如果 RIMMCount到達最後RIMM,程序便會如方塊860所示 在圖8C中持續。 請即參考圖· 8C,如果MemberCount是0 (如方塊865 -27- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 538342 A7 B7 五、發明説明(25 ) 的測試),裝置ID計算處理便會結束。然而,如果 MemberCount不是0,下一 MCH群的選取可如方塊870 所示開始計算在下一 DRAM技術中的裝置。 GroupDevicelDCount可透過加3及執行結果值與OFFFCh 的邏輯AND運算而更新。 如果GroupDevicelDCount是通道(例如,如方塊872測 試的32)所允許的一最大裝置數目,那麼群組ID計算處 理可結束。然而,如果只有較少裝置被提供群組ID碼, DRAMConjfiglndex可設定成如方塊874所示透過MCH所 支援的下一最小核心技術。如果DRAMConfiglndex表示 以沒有支援較小的核心技術(例如,如方塊876的測試, DRAMConfiglndex是0 ),那麼ID計算處理可結束。如 果有更多核心技術,seriallDCount與RIMMCount可如方 塊878所示重新設定成〇,而且處理會返回在圖8A的方 塊 805 〇 下面虛擬碼是表示可在一具體實施例中用來執行由圖 6的方塊630所示群ID計算的運算。 630·列出MCH裝置群。 630.1. 繞回RIMMSPD記憶體及在RIMMS上將該等裝置 分群。最大技術裝置必須以最低的群分群,當群編號增 加時,技術大小便會減少。 630.1.1. 設定 MemberCount^MemberMax 63 0· 1 ·2·設定SeriallDCount=0。這是串列裝置ID計數器 630.1.3·設定 GroUpDeviceIDCount=0·這是群裝置 ID 計數 _ -28- 本紙張尺度適用中國國家標準(CNS) A4規格(2i〇X297公釐) 538342 A7 B7 五 發明説明(26 ) 器 630.1.4. 設定 RIMMCount=0·這是 RIMM 計數器 630.1.5. 設定 RIMMDeviceCount=0.這是在一 RIMM 上的裝 置數目計數器。 630.1.6. DRAMConfiglndex=由MCH所支援的最大技術 63 0.1 ·7_計算 RIMM#RIMMCount 的核心技術 630.1.7.1· RIMMDeviceConfigNo=從 RIMMs SPD 讀取的 核心技術。 630.1.8. RIMMDeviceCount=在 RIMM 的 RDRAM 裝置數 目 #RIMMCount,其是從 RIMM 的 SPD EEPROM 讀取。 63 0· 1.9.指定RIMM的群裝置ID及程式MCH GAR與 GBA暫存器。 630.1.630.1.如果 RIMMDeviceConfigNo !=DRAMConfiglndex, 便跳至630.1.10 630.1.9.2.如果 RIMMDeviceCount=0,便跳至 630.1.10 630·1·9·3·如果 MemberCount=0,便跳至 630. 1.10 630.1.9.4. SIO 暫存器寫 IOP.、DEVID、SDCA= SeriallDCount、DRA=40h、DRD = GroupDeviceIDCount 〇 630.1.9.5·程式 MCH GBA[GroupDevicel.DCount SHR 2]=MCH GBA[GroupDeviceIDCount SHR 2 - 1] + RIMM#RIMMCount 裝置大小。 630·1·9·6·如果 GroupDevicelDCount 和 011b = 0 630·1·9·6·1·程式 MCH GAR[GroupDeviceIDCount SHR 2]= RIMMDeviceConfigNo -29- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 538342 A7 B7 五、發明説明(27 ) 630.1.9.7. 增量 GroupDevicelDCount 630.1.9.8. 增量 SeriallDCount 630.1.9.9. 減量 MemberCount 630.1.9.10. 漸減1111^1^〇6¥卜6(]〇111^ 630.1.9.1 1.到步騾 630.1.9.2 63 0.1.10.增量1111^%(:〇111^ 630.1.1 1·如果 RIMMCount<RIMMMax,到步驟 630.1.7 630.1.12. 如果1^611^61*(1:〇111^=0然後跳至步驟10 630.1.13. 選擇下一 RDRAM技術的下一群。 630.1.13.1. GroupDevicelDCount (GroupDevicelDCount + 011 b) AND Oil b 630.1.14. 如果〇1*〇叩<^¥卜610(3〇11111=32然後跳至步驟10 63 0.1.15. DRAMConfiglndex=下一最小 DRAM 技術 630.1.16. 如果 DRAMConHglndex=0,然後跳至步騾 10 630.1.17. SeriallDCount=0 630.1.18. RIMMCount=0 630.1.19. 到步驟630.1.7.這將會開始下一最小RDRAM技 術的RIMMs搜尋。 請即參考圖6,在指定群ID後,個別RDRAM裝置可 如步驟640所示離開關機模式,並且進入正常操作的快 速時脈模式。在MCH與RDRAMs的個別RDRAM時序暫 存器可被程式化。REFB與REFR RDRAM控制暫存器亦 可初始化(廣播SIO暫存器寫IOP。REFB,DRA=41h, DRDOOOOh ;廣播 SIO 暫存器寫 IOP.REFR,DRA=42h, -30- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 裝 訂
線 538342 A7 B7 五、發明説明(28 ) DRD = 0000h)。 該等RDRAM裝置可藉由執行一廣播組重置IOP而重 新設定,而且在一些具體實施例中,此可在每個重置後 使用延遲兩次完成。RDRAMs可透過執行一廣播RDRAM 關機退出IOP而顯現關機,而且快速時脈模式可透過執 行一廣播RDRAM組快速時脈模式初始化IOP而進入。 隨後,RDRAM核心可如方塊642所示而被初始化。 RDRAM核心初始化的一具體實施例進一步細節是在圖9 顯示。如方塊900所示,RDRAM裝置可透過將一中間值 寫到適當RDRAM暫存器(廣播SI0暫存器寫I0P.CCA, DRA=43h,DRD=0040h ;廣播 SI0 暫存器寫 I0P.CCB, DRA = 44h,DRD0040h)而可準備供電流校準。40H在一 具有127個可能電流校準位準之具體實施例中可以是一 適當的中間值,其具有127個可能的電流校準位準。因 為校準值只是大約校準值整個範圍的一半便可關閉,在 此中間值上的啟始會限制所需校準週期的總數。 然後,預充電操作可在每個RDRAM裝置的每個排列 上執行。若要執行預充電操作,MCH能以2數完該等排 列,先預充電奇數排列,然後偶數排列。一排列索引可 在方塊905設定成0。一廣播預充電I0P然後可如方塊 910所示執行。排列索引值可如方塊915所示每次增量 2,而且廣播預充電可重複於偶數排列,直到排列索引發 現等於在方塊920中的排列最大數量(例如,32)為止。 只要到達排列的最大數量,排列索引設便可設定成 -31 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 538342 A7 B7 五、發明説明(29 ) 1,而且所有奇數排列可被預充電。只要排列索引超過排 列的最大數量,RDRAM核心初始化IOP可如方塊940所 示執行六次。 通道平均化 請即參考圖6,在方塊642的RDRAM核心初始化後,
通道便可如方塊 644所示而平均化。此過程涉及將 RDRAM讀取回應時間與從RDRAM到所有RDRAMs的 MCH之傳遞延遲的加總平均化。換句話說,只要該通道 是平均化,所有RDRAMs可在相同的匯流排週期數量中 在記憶體控制器上提供資料。 下列虛擬碼是表示實施在方塊644所示平均化處理的 一具體實施例執行的一連串步驟。 644.平均Rambus通道 644·1·階段1 :決定MCH TRDLY攔位值。
644· 1 · 1 · SeriallDCount=MemberMax 644.1.2. MchTrdly=0 644.1.3·程式 MCHRDT : TRDLY 欄位= MchTrdly。 644.1 ·4·計數32位元位址,以測試平均化的RDRAM裝 置。 644·1·4·1· SIO 暫存器讀 IOP.DEVID,SDCA=SeriallDCount, DRA=40h
644.1.4.2· DRD(MCH090h [15:0])目前包含 RDRAM 的裝 置ID 644.1.4.3. DeviceTestAddress=MCH GBA[(DRD SHR 2)-1] -32- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 538342 A7 B7 五、發明説明(30 ) SHL 23+((DRD AND 011b) *以位元組為單位的裝置大小 (從 GAR[DRD SHR 2]) 644·1·5·在位址 DeviceTestAddress,以 TestPattern 執行 OWORD寫操作。 644.1.6.在位址 DeviceTestAddress,執行 QWORD 讀操作 644·1·7·如果所讀取的資料! =TestPattern 644.1.7.1. 增量 MCHRDT : TRDLY 欄位。 644.1.7.2. 如果1^(:11110丁:丁10^丫攔位< =4那麼跳至步 驟 644.1.5. 644· 1 ·8·否則(如果所讀取的資料=TestPattern) 644· 1 ·8· 1 · MchTrdly=從 MCHRDT : TRDLY 欄位所讀取的 資料 644·1·8·2·如果 MchTrdly=4 然後跳至步騾 644.2 644.1.9·減量 SeriallDCount 644.1.10·如果 SeriallDCount>=0 那麼到步驟 644.1.3 644.2·階段2 :決定RDRAM的平均時序值 644.2.1. SeriallDCount=MemberMax 644·2·2·計算32位元位址,以測試平均化的RDRAM裝 置。 644.2.2.1. SIO 暫存器迴路讀取。DEVID,SDCA= SeriallDCount,DRA=40h
644·2·2·2· DRD(MCH090h[l 5 : 01)目前包含 RDRAM 的裝 置ID 644.2.2.3. DeviceTestAddress=MCH GBA[(DRD SHR 2)- -33- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 538342 A7 B7 五、發明説明(31 ) 1]SHL 23 + ((DRD AND 011b) *以位元組為單位的裝置大 小(從 GAR[DRD SHR 2]) 644·2·3·在位址 DeviceTestAddress,以 TestPattern 執行 QWORD窝操作。 644·2·4·在位址 DeviceTestAddress,執行 QWORD 讀操作 644.2.5·如果所讀取的資料=TestPattern那麼跳至步驟 644.2.8 644·2.6·如果 RDRAMs 的 TCDLY 欄位 <Max TCDLY(來自 SPD) 644.2.6.1.根據 TCDLY 支持.表格,增量 RDRAMs TCDLY 暫存器(TDAC與TRDLY)。 644·2·6·2·跳至步驟 644.2.3 644.2.7. 標記要關閉的RDRAM裝置。 644.2.8. 減量861^11〇0〇11111 644·2·9·如果 SeriallDCount〉=0 那麼到步驟 644.2.2 在完成平均化後,一具體實施例可如方塊646所示的 電池備援記憶體590中儲存許多關機復原記憶體初始化 值。明顯地,在適當值由初始化常式決定後,此操作便 可在任何其他階段執行。該等值可儲存,以保留由此點 的初始化處理所決定的初始化資訊。 當系統進入一低電源狀態(例如,暫時停止隨機存取 記憶體)時,MCH的電力便可移除。因此,如果初始化 資訊未保留,整個初始化處理便必須重複。儲存主要初 始化資訊於一非揮發性記憶體可有效地從例如一低功率 -34- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 538342 A7 B7 五、發明説明(32 ) 狀態加速唤醒。儲存此資訊的困難度會因記憶體子系統 直到這些值復原為止不發揮功能而提高。 可寫入的任何非揮發性記憶體可用來儲存適當的初始 化資訊;然而,在許多電腦系統出現的電池備援記憶 體,也可以是另一方便選擇。在一具體實施例中,下面 的暫存器是儲存在記憶體590。 • MCH群結構(GAR)暫存器(〇40-047h):這些暫存器是 表示每群的裝置結構,例如排列數量與DRAM技術(大 小)。 • MCH RDRAM時序暫存器RDT (050h):此暫存器是定 義在通道中所有裝置··的時序參數。 一· MCH DRAM控制(DRAMC)暫存器(051h):此暫存器 包括Pool B(Pool B)操作選擇(PBS)位元;指定MCH的一 操作模式的一記憶體傳輸中樞提供位元(MTHP);及一空 隙存取整體致能位元,其可在建立空隙範圍與轉換表格 之前避免從任何埠存取一空隙。 • MCH分頁策略(PGPOL)暫存器( 052h):此暫存器是指 定分頁策略屬性包括一 DRAM更新率(DRR)及一 RMC閒 置計時器(RIT)。DRR欄位可調整該DRAM更新率,而 且RIT攔位可決定主匯流排時脈週期數量,其中記憶體 控制器可在關閉所有開啟頁之前保持在閒置狀態。 • MCH RPMR(053h):此暫存器包括一 Device Napdown Timer(DNT)欄位、一 Active Devices in Pool A (ADPA)欄 位、一 Device Napdown Enable (DNE)欄位、及一 Pool A -35- 本紙張尺度適用中國國家標準(CNS) A4規格(210 x 297公釐)
裝 訂
線 538342 A7 B7 五、發明説明(33 )
Capacity (PAC)欄位。在Pool A的現階段使用裝置推向 Pool B前,該DNT欄位可將主時脈數量指定給該記憶體 控制器。ADPA欄位是定義每次在主動讀/寫或主動狀態 中,在Pool A的RDRAM裝置的最大數量。不是在主動 讀/寫或主動狀態的Pool A的裝置是在備用狀態。DNE 位元(當設定成1 )允許通道非主動計數器可計數連續的 不動作時間。當計數器值超過由DNT的指定臨界時,最 近來自Pool A未使用裝置可推向Pool B。PAC攔位是定 義可每次在Pool A存在的最大RDRAM裝置數量。不是 部分Pool A的裝置是屬於Pool B。 • MCH群邊界存取(GBA)暫存器(060-6Fh) : GBA暫存 器包含一群ID及表示該群的上限位址的一值。 • MCH結構暫存器MCHCFG(OBE-BFh):該等暫存器包 含 Rambus Frequency & DRAM Data Integrity Mode 欄位。 而且,在此點上,關機結構選項可被程式化。在一具 體實施例中,自我更新與低功率自我更新選項可被設定 (對於美個SeriallDCount:SIO暫存器寫IOP.INIT而言, SDCA=SeriallDCount,對於 DRA=21h 而言,DRD=400h(LSR, 如 SPD 有支援)+200h(PSR)+80h(SRP))。 在數個暫存器可於正常操作程式化後,正常操作可如 方塊650哲示而開始。既然頁結束計時器可於平均化有 效關閉,所以頁策略暫存器是設定成正常操作(PGPOL RIT欄位(MCH 052h [2:0])至00lb),而且電力管理特徵 可經由RPMR暫存器(MCH053h)而在此點上啟動。如果 -36- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 538342 A7 B7 五、發明説明(34 )
Pool B Select位元(MCH051h)是配置供NAP運算,一廣 播NAP登入IOP便可執行,而將所有裝置置於NAP狀 態。在設定110位元的相同輸入/輸出指令中,同樣是將 RICM的1C位元設定成1,所以MCH的正常操作便可開 始。 當退出一低功率狀態時將通道復原 在正常操作持續一段時間後,系統可如圖1 0的方塊 1 0 0 0所示,由於系統不動作或另一理由而進入一低功率 狀態,所以系統會進入一低功率狀態。系統進入的一狀 態是一暫時停止RAM狀態,其中MCH會遺失在它暫 存器中儲存的值。在進入S TR狀態後,造成系統退出 S T R的一事件可如方塊 1 0 1 0所示而被感測。因此, B I 0 S可啟動M C Η及其他系統元件。M C Η的建構暫存 器可在此處理中自動重新設定成一預設值。 因此,若要重新存取在記憶體通道上的記憶體裝置, 需要至少一些建構暫存器值。BIOS可使ICH 505存取電池 備援記憶體590,及復原下面列出的暫存器(儲存在圖6的 方塊646)。 • MCHGAR暫存器(040-047h) • MCHRDT (050h) • MCH DRAMC (051h) • MCH PGPOL (052h) • MCH RPMR(053h) • MCH GBA 暫存器(060-6Fh) -37- 本紙張尺度適用中國國家標準(CNS) A4規格(210 x 297公釐) 538342 A7 B7 五、發明説明(35 ) • MCH 結構暫存器 MCHCFG (OBE-BFh) 在將值復原到暫存器後,當進入STR狀態時,MCH便 可重新存取在記憶體中儲存的項目,包括例如儲存的處 理器本字的項目。記憶體裝置可在STR狀態上執行自我 更新,所以其他資料不會遺失。 然後,時脈產生器可如方塊1040所示開始。適當的 Rambus通道頻率可從MCH MCHCFG暫存器(在方塊1030 復原的MCH OBEH [11])讀取。在時脈允許穩定後,MCH RAC可如方塊1050所示而初始化。此可透過執行MCH RAC初始化IOP而完成。此外,DRD暫存器可載入 OOOOh,而且MCH RAC控制暫存器負載IOP可執行,以便 初始化在RAC(如方塊610的討論)的匯流排。 然後,電流校準可如方塊10 6 0所示執行。此可如方塊 642與圖9的討論而執行。然而,在方塊940所示的最後重 複中,只要完成電流校準,RICM暫存器的1C位元可被設 定,允許正常操作可立即開始。因此,既然通道平均 化、SPD詢問、ID指定、與許多其他初始化工作可避 免,所以當系統最初啟動時,來自STR序列的復原可實 質快於整個初始化序列。 最後,揭露當退出一低功率狀態時,用以復原一記憶 體裝置通道之方法及裝置。雖然一些具體實施例已連同 附圖描述及顯示,但是可了解到此具體實施例只是說 明,而不是對本發明的限制,而且,既然各種不同其他 修改可由在技藝中熟諳此技者研讀而發生,所以本發明 -38- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 裝 訂
538342 A7 B7 五、發明説明(36 ) 並未侷限於在此所示及描述的特殊結構與配置。 -39- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
Claims (1)
- A BCD 538342 申請專利範圍 禋万忒,具包含 將來自一記憶體控制器中複數個儲存位置的複數 個記憶體初始化值儲存至一記憶體中,該記憶體可 在一關機狀怨期間維持該等值,該等複數個記憶體 初始化值對於存取一系統記憶體係為必需的; 進入該關機狀態;及 當退出菘關機狀態時,復原位於該記憶體控制器 中複數個儲存位置的複數個記憶體初始化值。 2· 2中請專利範圍帛i項之方法’其中進人該關機狀 態包含進入一暫時停止隨機存取記憶體狀態。 3.如申請專利範圍帛!項之方法,其中儲存該等複數 個初始化包含在一電池備援記憶體中儲存複數個初 始化值。 4_如中請專利範„丨項之方法,其中儲存該等複數 個初始化值包含: 在記憶體中儲存至少一結構暫存器值,該記憶體 可在關機狀態期間維持該等值,至少一結構值是表 示至少一記憶體裝置的記憶體組織。 5.如申請專利範圍第丨項之方法,其中儲存至少一結 構暫存器值包含: 儲存複數個RDRAM群結構暫存器值。 6 .如申請專利範圍第1項之方 伽m“入 負万去’其中儲存該等複數 個初始化值包含: 在1&己憶體中儲存一時序暫在 斤$存為值,該記憶體可在 -40- 本紙張尺度適用中國國家標準(CNS) Α4規格(21〇 X 297公釐)A8 B8=期時持該等值,該時序暫存器值是表示 口 m己憶體控制器的複數個記憶體裝置的時序 1罝〇如申請專利範圍第 個初始化值包含: 項之方法,其中儲存該等複數 、在"己^ f豊中儲存一記憶體裝置控㈣暫存器值,該 :己憶體可在關機狀態期間維持該等值,該記憶體裝 」工制暫存器值具有一管理(p〇〇1)選擇攔位、一記憶體轉移中樞提供欄位、及—空隙存取准許搁位。 如申請專利範圍第!項之方法,其中儲存該等複數 個初始化值包含: 訂 在记憶fa中儲存一頁策略值,該記憶體可在關機 狀怨期間維持該等值。 如申,專利|已圍帛i項之方法,其中儲存該等複數 個初始化值包含·· 在記憶體中儲存一功率管理暫存器,該記憶體可 在關機狀態期間維持該等值。 1 〇.如申叫專利範圍第1項之方法,其中儲存該等複數 個初始化值包含: 在記憶體中儲存至少一群邊界存取值,該記憶體 可在關機狀態期間維持該等值。 11·如申請專利範圍第1項之方法,其中儲存該等複數 個初始化值包含: 在記憶體中儲存一頻率值,該記憶體可在關機狀 -41 - 本紙張尺度適用中國國家標準(CNS) ΑΪ^^297公釐) 538342 A8 B8 C8.態期間維持該等值 12·如申請專利範圍第 個初始化值包含: 項足万法,其中儲存該等複數 在$己fe體中儲存一資料完整模式值 在關機狀態期間維持該等值。 該記憶體可 13.如申請專利範圍第1項之方法, 態包含: 其中進入該關機狀 關閉該記憶體控制器的電力。 14·如申請專利範圍第1項之方法,其進一步包含: 感測一暫時停止結束事件;及 啟動該記憶體控制器。 15·如申請專利範圍第丨項之方法,其中在該記憶體控 制器中的複數個儲存位置是建構暫存器,其中啟動 該記憶體控制器包含將所有結構暫存器重新設定成 一預設狀態。 16·如申請專利範圍第1項之方法,其進一步包含: 當該等複數個初始化運算元載入一記憶體控制器 控制暫存器時,可透過執行複數個初始化操作而返 回正常操作。 1 7·如申請專利範圍第1項之方法,其中返回正常操係 進一步包含: 開始一時脈產生器; 執行一記憶體介面初始化工作;及 執行複數個記憶體裝置的核心初始化。 -42- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐)裝 53834218.如申請專利範圍第1項之方法,其進一步包含: 執行從一中間校準值開始的一電流校準序歹y。 a如申請專利範圍第【項之方法,其中執行一電流校 準序列包含: · 將在一記憶體控制器的儲存位置中 ♦ ^ 初始化運算元程式化;及執行透過該電流校準初始化運算元所指示的一電 流校準初始化工作。 2〇.如申請專利範圍第i项之方法,其中執行該電流校 準包含: 將一核心初始化工作執行六次。 21 ·如申請專利範圍第1項之方法,其進一步包冬: 設定一設定初值完成位元;及 復原正常記憶體存取操作。 22. —種系統,其包含: 一處理器; -記憶體控制器,其是以到處㈣,該記憶體 控制器具有一控制暫存器; -記憶體匯流排,其具有_合的複數個記憶體裝 置’該記憶體匯流排是隸合到該記憶體控制器; 一記憶體,其可在一關機狀態期間維持該等值; -額外1己憶體裝置’其是耦合到該記憶體控制 器’該額外記憶體裝置可在初始化複數個記憶體裝 置之前存取該記憶體控制器,該額外記憶體裝置包 -43- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 538342 A8 B8 C8 D8 申請專利範圍 .含複數個指令,如由系統執行,可使系統執行·· 將來自在記憶體控制器中複數個儲存位置的複數 個€憶體初始化值儲存到記憶體,該記憶體可在一 關機狀態期間維持該等值,複數個記憶體初始化值 需要存取在該記憶體匯流排上的複數個記憶體裝 置; 進入該關機狀態;及 當退出關機狀態時,復原在記憶體控制器中的複 數個儲存位置的複數個值;及 返回正常操作。 23, 如申請專利範圍第22項之系統,其中該記憶體控制 器可進一步包含耦合的一控制電路,以便在複數初 始化運算元於返正常操作處理期間載入該控制暫存 器時,可執行複數個初始化工作。 24. —種包含具有儲存複數傭指令的一機器可讀媒體之 物件,如果可透過機器執行,可使機器執行: 將來自在一記憶體控制器中複數個儲存位置的複 數個記憶體初始化值儲存到一記憶體,該記憶體可 在一關機狀態期間維持該等值,該等記憶體初始化 值必需存取一系統記憶體; 進入該關機狀態;及 當退出該關機狀態時,復原在該記憶體控制器中 複數個儲存位置的複數個初始化值。 25·如申請專利範圍第2 4項之物件,其中該機器可讀媒 -44- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公爱) 538342 8 8 8 8 A B c D 六、申請專利範圍 .體是一儲存裝置。 26.如申請專利範圍第2 4項之物件,其中該機器可讀媒 體是一載波。 -45- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)申請曰期 1 // f 案 號 ^//f/4cy 類 別 ι^Λί (以上各襴由本局填註)—— _ Λ\ 4: 士厶古承 煩請委員明示月所提之 修正本有無變更實質内客是否准予修i£o 中文說明書修正本(9〇年Η月) 專利説明書 538342 一、S名稱 中 文 用以退出低功率狀態時復原記憶體裝置通道之方法及裝置 英 文 A METHOD AND APPARATUS FOR RESTORING A MEMORY DEVICE CHANNEL WHEN EXITING A LOW POWER STATE 姓 名 1·威廉 A.史提芬 WILLIAM A. STEVENS 2·普希雅 K·尼則 PUTHIYA K. NIZAR -、發明又 相Ί _ 1 國 籍 均美國 住、居所 1.美國加州佛桑市伊柯諾庭道U1號 2·美國加州艾耳多拉杜希耳斯市達文路1762號 姓 义 (名稱f 美商英特爾公司 INTEL CORPORATION 國籍 美國 三、申請人 美國加州聖塔卡拉瓦市米遜大學路2200號 F·湯姆士·當烈二世 F. THOMAS DUNLAPJR. 裝 i 線 i
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/186,049 US6230274B1 (en) | 1998-11-03 | 1998-11-03 | Method and apparatus for restoring a memory device channel when exiting a low power state |
Publications (1)
Publication Number | Publication Date |
---|---|
TW538342B true TW538342B (en) | 2003-06-21 |
Family
ID=22683455
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW088119147A TW538342B (en) | 1998-11-03 | 1999-11-20 | A method and apparatus for restoring a memory device channel when exiting a low power state |
Country Status (9)
Country | Link |
---|---|
US (1) | US6230274B1 (zh) |
EP (1) | EP1127307B1 (zh) |
CN (1) | CN1288530C (zh) |
AU (1) | AU1221400A (zh) |
BR (1) | BR9915827A (zh) |
DE (1) | DE69931653T2 (zh) |
HK (1) | HK1036862A1 (zh) |
TW (1) | TW538342B (zh) |
WO (1) | WO2000026753A1 (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8726048B2 (en) | 2004-07-27 | 2014-05-13 | Intel Corporation | Power management coordination in multi-core processors |
TWI459400B (zh) * | 2012-04-17 | 2014-11-01 | Phison Electronics Corp | 記憶體儲存裝置、及其記憶體控制器與電源控制方法 |
TWI512623B (zh) * | 2013-12-26 | 2015-12-11 | Phison Electronics Corp | 休眠模式啓動方法、記憶體控制電路單元及儲存裝置 |
TWI774284B (zh) * | 2020-08-12 | 2022-08-11 | 台灣積體電路製造股份有限公司 | 記憶體裝置以及操作其的方法及設備 |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6389505B1 (en) * | 1998-11-19 | 2002-05-14 | International Business Machines Corporation | Restore tracking system for DRAM |
TW425506B (en) * | 1999-06-11 | 2001-03-11 | Via Tech Inc | Voltage switching device for suspending to RAM mode |
US6636943B1 (en) * | 1999-07-30 | 2003-10-21 | Hewlett-Packard Development Company, L.P. | Method for detecting continuity modules in a direct Rambus DRAM subsystem |
US6886105B2 (en) * | 2000-02-14 | 2005-04-26 | Intel Corporation | Method and apparatus for resuming memory operations from a low latency wake-up low power state |
US6633987B2 (en) * | 2000-03-24 | 2003-10-14 | Intel Corporation | Method and apparatus to implement the ACPI(advanced configuration and power interface) C3 state in a RDRAM based system |
US6691237B1 (en) * | 2000-08-08 | 2004-02-10 | Dell Products, L.P. | Active memory pool management policies |
US6535411B2 (en) | 2000-12-27 | 2003-03-18 | Intel Corporation | Memory module and computer system comprising a memory module |
US7058732B1 (en) * | 2001-02-06 | 2006-06-06 | Cypress Semiconductor Corporation | Method and apparatus for automatic detection of a serial peripheral interface (SPI) device memory size |
US7017052B2 (en) * | 2001-11-16 | 2006-03-21 | Lenovo Pte. Ltd. | Method and system for reducing boot time for a computer |
US7000133B2 (en) * | 2002-03-22 | 2006-02-14 | Intel Corporation | Method and apparatus for controlling power states in a memory device utilizing state information |
US7284136B2 (en) * | 2003-01-23 | 2007-10-16 | Intel Corporation | Methods and apparatus for implementing a secure resume |
DE102004032237A1 (de) * | 2004-07-02 | 2006-01-26 | Infineon Technologies Ag | Konfiguration von Bauelementen bei einem Übergang von einem Niedrigleistungs-Betriebsmodus in einen Normalleistungs-Betriebsmodus |
US7664970B2 (en) * | 2005-12-30 | 2010-02-16 | Intel Corporation | Method and apparatus for a zero voltage processor sleep state |
WO2006057049A1 (ja) | 2004-11-26 | 2006-06-01 | Kabushiki Kaisha Toshiba | カードおよびホスト機器 |
CN100371858C (zh) * | 2005-02-24 | 2008-02-27 | 英业达股份有限公司 | 一种存储器电源备援系统 |
CN101539771B (zh) * | 2008-03-21 | 2012-09-19 | 鸿富锦精密工业(深圳)有限公司 | 主设备对从设备的自动定址系统 |
US8443211B2 (en) * | 2009-01-05 | 2013-05-14 | Marvell World Trade Ltd. | Hibernation or suspend using a non-volatile-memory device |
US8117428B2 (en) * | 2009-06-04 | 2012-02-14 | Texas Instruments Incorporated | Apparatus and method for automatically saving and restoring pad configuration registers implemented in a core power domain |
JP5150591B2 (ja) | 2009-09-24 | 2013-02-20 | 株式会社東芝 | 半導体装置及びホスト機器 |
JP5674919B2 (ja) * | 2011-03-04 | 2015-02-25 | ルネサスエレクトロニクス株式会社 | 電源瞬停による不揮発性メモリの誤動作を防止する半導体装置 |
WO2012126345A1 (zh) * | 2011-03-23 | 2012-09-27 | 联想(北京)有限公司 | 计算机的启动方法、启动装置、状态转换方法和状态转换装置 |
IN2012DE00977A (zh) | 2012-03-30 | 2015-09-11 | Intel Corp | |
US9424896B2 (en) * | 2012-06-22 | 2016-08-23 | Nxp B.V. | Method and system for fast initialization of a memory unit |
US9535483B2 (en) * | 2012-12-19 | 2017-01-03 | Intel Corporation | Adaptively disabling and enabling sleep states for power and performance |
JP6524618B2 (ja) * | 2013-09-09 | 2019-06-05 | 株式会社リコー | 電子機器、制御方法およびプログラム |
US9785223B2 (en) * | 2014-12-25 | 2017-10-10 | Intel Corporation | Power management in an uncore fabric |
TWI569144B (zh) * | 2015-02-02 | 2017-02-01 | 慧榮科技股份有限公司 | 資料儲存裝置及其斷電事件判斷方法 |
DE102015226837A1 (de) * | 2015-12-30 | 2017-07-06 | Dialog Semiconductor B.V. | Initialisierung von Speicher in einem Computersystem |
US9891683B2 (en) * | 2016-02-15 | 2018-02-13 | Wipro Limited | Methods and systems for memory initialization of an integrated circuit |
US10452561B2 (en) | 2016-08-08 | 2019-10-22 | Raytheon Company | Central processing unit architecture and methods for high availability systems |
CN106951026B (zh) * | 2017-03-06 | 2019-06-28 | 南京国电南自电网自动化有限公司 | 一种基于单时钟系统的夏令时实现方法 |
US11664062B2 (en) * | 2020-07-24 | 2023-05-30 | Advanced Micro Devices, Inc. | Memory calibration system and method |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4224506A (en) * | 1978-03-24 | 1980-09-23 | Pitney Bowes Inc. | Electronic counter with non-volatile memory |
US4236207A (en) * | 1978-10-25 | 1980-11-25 | Digital Equipment Corporation | Memory initialization circuit |
US4994934A (en) * | 1989-12-01 | 1991-02-19 | Abb Power T & D Company Inc. | Microcomputer based reclosing relay |
US5204964A (en) * | 1990-10-05 | 1993-04-20 | Bull Hn Information Systems Inc. | Method and apparatus for resetting a memory upon power recovery |
US5355490A (en) * | 1991-06-14 | 1994-10-11 | Toshiba America Information Systems, Inc. | System and method for saving the state for advanced microprocessor operating modes |
US5560023A (en) * | 1994-09-07 | 1996-09-24 | International Business Machines Corporation | Automatic backup system for advanced power management |
US5737748A (en) * | 1995-03-15 | 1998-04-07 | Texas Instruments Incorporated | Microprocessor unit having a first level write-through cache memory and a smaller second-level write-back cache memory |
US5757365A (en) * | 1995-06-07 | 1998-05-26 | Seiko Epson Corporation | Power down mode for computer system |
-
1998
- 1998-11-03 US US09/186,049 patent/US6230274B1/en not_active Expired - Lifetime
-
1999
- 1999-10-22 EP EP99971532A patent/EP1127307B1/en not_active Expired - Lifetime
- 1999-10-22 CN CNB99815394XA patent/CN1288530C/zh not_active Expired - Fee Related
- 1999-10-22 AU AU12214/00A patent/AU1221400A/en not_active Abandoned
- 1999-10-22 BR BR9915827-2A patent/BR9915827A/pt not_active Application Discontinuation
- 1999-10-22 WO PCT/US1999/024755 patent/WO2000026753A1/en active IP Right Grant
- 1999-10-22 DE DE69931653T patent/DE69931653T2/de not_active Expired - Lifetime
- 1999-11-20 TW TW088119147A patent/TW538342B/zh not_active IP Right Cessation
-
2001
- 2001-11-06 HK HK01107757A patent/HK1036862A1/xx not_active IP Right Cessation
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8726048B2 (en) | 2004-07-27 | 2014-05-13 | Intel Corporation | Power management coordination in multi-core processors |
TWI459400B (zh) * | 2012-04-17 | 2014-11-01 | Phison Electronics Corp | 記憶體儲存裝置、及其記憶體控制器與電源控制方法 |
TWI512623B (zh) * | 2013-12-26 | 2015-12-11 | Phison Electronics Corp | 休眠模式啓動方法、記憶體控制電路單元及儲存裝置 |
TWI774284B (zh) * | 2020-08-12 | 2022-08-11 | 台灣積體電路製造股份有限公司 | 記憶體裝置以及操作其的方法及設備 |
US11417370B2 (en) | 2020-08-12 | 2022-08-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory device |
US11790958B2 (en) | 2020-08-12 | 2023-10-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory device |
Also Published As
Publication number | Publication date |
---|---|
DE69931653D1 (de) | 2006-07-06 |
US6230274B1 (en) | 2001-05-08 |
AU1221400A (en) | 2000-05-22 |
HK1036862A1 (en) | 2002-01-18 |
EP1127307A4 (en) | 2003-02-26 |
CN1288530C (zh) | 2006-12-06 |
WO2000026753A1 (en) | 2000-05-11 |
DE69931653T2 (de) | 2007-06-14 |
BR9915827A (pt) | 2001-08-14 |
EP1127307B1 (en) | 2006-05-31 |
CN1332863A (zh) | 2002-01-23 |
EP1127307A1 (en) | 2001-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW538342B (en) | A method and apparatus for restoring a memory device channel when exiting a low power state | |
US6636957B2 (en) | Method and apparatus for configuring and initializing a memory device and a memory channel | |
US6532526B2 (en) | Method and apparatus for configuring a memory device and a memory channel using configuration space registers | |
US9645829B2 (en) | Techniques to communicate with a controller for a non-volatile dual in-line memory module | |
CN1307532C (zh) | 利用与非闪速存储器的引导系统及其方法 | |
US20080010418A1 (en) | Method for Accessing a Non-Volatile Memory via a Volatile Memory Interface | |
KR20190004302A (ko) | 자동 리프레시 상태 머신 mop 어레이 | |
US7221531B2 (en) | Staggered spin-up disable mechanism | |
US20080010419A1 (en) | System and Method for Issuing Commands | |
CN101960430A (zh) | 混合非易失性存储器 | |
WO2007062259A2 (en) | Command decoder for microcontroller based flash memory digital controller system | |
US7162625B2 (en) | System and method for testing memory during boot operation idle periods | |
CN101960529B (zh) | 电容节能验证 | |
CN115516563B (zh) | 用于dram的刷新管理 | |
CN101206626A (zh) | 对共用总线进行控制的方法和设备 | |
CN115668377A (zh) | 用于dram的刷新管理 | |
US20080007569A1 (en) | Control protocol and signaling in a new memory architecture | |
EP0055623B1 (en) | Direct memory-access mode for a high-speed memory system | |
CN117099071A (zh) | 存储器控制器功率状态 | |
US6370651B1 (en) | Synchronizing user commands to a microcontroller in a memory device | |
US10978133B2 (en) | Memory device and memory system comprising the same | |
CN113867835B (zh) | 用于dsp动态加载的装置及方法 | |
JP2896148B2 (ja) | 制御情報のリードライト制御方式 | |
JPH02105654A (ja) | 初期設定回路 | |
JPS6190244A (ja) | メモリ・アクセス方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |