TW531854B - Wafer level fan-out packaging process - Google Patents

Wafer level fan-out packaging process Download PDF

Info

Publication number
TW531854B
TW531854B TW090123655A TW90123655A TW531854B TW 531854 B TW531854 B TW 531854B TW 090123655 A TW090123655 A TW 090123655A TW 90123655 A TW90123655 A TW 90123655A TW 531854 B TW531854 B TW 531854B
Authority
TW
Taiwan
Prior art keywords
patent application
wafer
die
type diffusion
scope
Prior art date
Application number
TW090123655A
Other languages
English (en)
Inventor
Wen-Kuen Yang
Wen-Bin Yang
Original Assignee
Advanced Chip Eng Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Chip Eng Tech Inc filed Critical Advanced Chip Eng Tech Inc
Priority to TW090123655A priority Critical patent/TW531854B/zh
Application granted granted Critical
Publication of TW531854B publication Critical patent/TW531854B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Description

531854 修正 案號 90123655 五、發明說明（1) 發明領域： 本發明與一種半導體封裝有關，特別是有關於利用擴 散型（fan out)晶圓型態封裝製程製作封裝之方法。 發明背景 隨著 程上出現 展，伴隨 如，由語 之記憶元 之趨勢仍 演進，電 下，1C半 使得封裝 來越快。 裝體之内 作過程中 功能測試 電子元件尺寸的縮小化後，在積體電路的製造過 許多新挑戰。且由於電腦以及通訊技術之蓬勃發 需要的是更多不同種類與應用之電子元件。例 音操作之電腦界面或其他通訊之界面均需要許多 件以及不同類型之半導體元件。是故，積體電路 然會朝向高積集度發展。隨著半導體技術之快速 子產品在輕薄短小、多功能速度快之趨勢的推動 導體的I/O數目不但越來越多密度亦越來越高， 元件的引腳數亦隨之越來越多，速度的要求亦越 半導體晶片通常個別地封於塑膠或陶瓷材料之封 。封裝體之結構必須可以保護晶片以及將晶片插 所產生之熱散出，傳統之封裝亦被用來作為晶片 時之用。 早期之封裝技術主要以導線架為主之封裝技術，利用 引腳做為訊號之輸入以及輸出。而在高密度輸入以及輸出 端之需求之下，導線架之封裝目前已不符合上述之需求。 目前，在上述之需求之下，封裝也越做越小以符合目前之 趨勢，而高密度輸出/輸入端（I /〇)之封裝也伴隨球矩陣排
第5頁
IV 531854 案號90123655 年月日 修正 -—----—- '—-~ --- 五、發明說明（2), 列封裝技術（b a 1 1 g r i d a r r a y ;以下簡稱B G A封裝）之發展 而有所突破，因此，I C半導體承載的封裝趨向於利用球矩 陣排列封裝技術（BGA)。BGA構裝的特點是，負責I/O的引 腳為球狀較導線架封裝元件之細長引腳距離短且不易受損 變形，其封裝元件之電性的傳輸距離短速度快，可符合目 前及未來數位系統速度的需求。例如，於美國專利U. S. Patent No. 5629835，由 Mahulikar等便提出一種 BG A之結 構，發明名稱為 n METAL BALL GRID ARRAY PACKAGE WITH IMPROVED THERMAL CONDUCTIVITY’，。又如美國專利 U. S. Patent No· 5, 2 3 9, 1 9 8揭露一種封裝形式，此封裝包含一 組裝於印刷電路板上之基板，基板利用F R 4材質組成，該 基板上具有一導電線路形成於基板之一表面。 此外，目前已經有許多不同型態之半導體封裝，不論 是哪一種型態之封裝，絕大部分之封裝為先行切割成為個 體之後再進行封裝以及測試。而美國專利有揭露一種晶圓 型態封裝，請參閱，US 5 3 2 3 0 5 1，發明名稱為 "Semiconductor wafer level package’·。此專利在切割 晶粒之前先行進行封裝，利用玻璃當作一黏合材質使得元 件封於一孔中。一遮蓋之穿孔做為電性連結之通道。因 此’晶圓型態封裝為半導體封裝之一種趨勢。另外所知之 技術將複數晶粒形成於半導體晶圓之表面，玻璃利用黏著 物負貼附於晶圓之表面上。然後，沒有晶粒的那一面將被 研磨以降低其厚度，通常稱做背面研磨（b a ^ k
531854 _ 案號 90123655_ 年月 日 修正 五、發明說明（3) grinding)。接著，晶圓被蝕刻用以分離Ic以及暴露部分 之黏著物質。 此外，以往之封裝技術領域中，I / 0紹墊部分是接於 晶粒的表面，由於晶粒面積有限，I / 〇銘墊在該有限面積 下，將限制其鋁墊數目。再者，I / 0鋁墊之間距過小將會 造成δίΐ $虎間的耦合（s i g n a 1 c 〇 u p 1 i n g )或訊號間的干擾。 由於晶圓型態封裝將成為封裝技術之趨勢，本發明的 主要特徵是取代以往晶粒表面上I / 〇植球的位置，以擴散 型（fan out)方式，將接觸點往外擴散以提升較大的 來植入做為I /0之植球，因此，其優點包含可以增加" 球的數目，亦即增加更多ί /〇，或是 才 趨勢下，保持I/O之最小間距（pit ^化之 成的訊缺；说f · Ί p tch)以防止過於接近所造 乂们 Λ 號干擾（Slgnal c〇upi ing)盥锃 ^ 造成的銲端抵拉〃 ^ 知錫接頭過於接近所 取妁紅錫橋接（solder bridge)問題。 發明目的及概述： 本發明之目的為提供一晶圓型態擴散型封裝之方法 製 鲁 程。本發明之另-目的為提供-種晶圓型態封裳以及其 本發明之晶圓型態封奘制 圓經過篩選通過品質管後.王^ 3 k供，將切割過之 貝s制後的晶圓，選取好的晶粒 aa
531854 ___案號 90123655_ 年 月 日_修正 五、發明說明（4) (d i e )，透過吸取與放置的動作重新排列於一新的破璃底 座。並經由黏著劑（adhesion)將各個晶粒黏著於上述底座 上。晶粒擺至於玻璃底座上，使晶粒間的距離（p i t c h )加 大，其目的是希望在後續封裝過程中多出來的空間能夠容 納擴散型（f a η 〇 u t )圓錫球陣列（b a 1 1 a r r a y )。此擴散型 封裝技術可以提昇I / 0數目，或是在晶粒尺寸縮小情形 下，仍保持其理想間距（p i t ch )以防止I / 〇間之訊號干擾。 將進行封裝之晶圓正面（或第一表面）具有做為輸入輸出之 金屬墊’例如銘墊（I/O pad or aluminum pad)，該金屬 墊是做為内連線（inter connect)之用，而且是利用光罩 (mask)經過校準（aiignment)、曝光與顯影（devel〇per)過 程形成於晶圓的上面。先.行在晶圓與鋁墊的上面透過旋轉 塗佈機（spin coater)旋塗（spin coating)—層 BCB絕緣 層。接著，去除部分的BCB，形成第一開口（opening)以曝 露出下方的金屬鋁墊。接著，於鋁墊表面形成一化鎳/化 金（Ni/Au)膜層。接著，再將晶圓切割以形成個別之晶粒 單體。接著’將上述之晶粒經由篩選與品質檢驗合格後經 由.具有吸附與放置功能的機械將晶粒配置於玻璃底座上面 以黏著物固定，並予以固化。 接著’全面性地填充一層第一環氧樹脂（Ερ〇χγ)於玻 璃底座、晶粒、BCB與開口的鋁墊的上面。然後，經過光 阻型餘刻或化學藥劑以移除鋁墊上方的第一環氧樹脂，形 成苐一開口暴露紹墊。接著，在爐（〇ven )内予以固化此第 環氧树月曰。接著’用輝錫（s 〇 1 d e r )以網印（p r i n t e r )技
531854 _案號 90123655 五、發明說明（5) 術填滿該第二開口。 然後，再上一層鈦/銅（T i / C u )於銲錫（s 0 1 d e r )的上 面。接著，在鈦/銅層上面以朝外擴散（fan 〇ut)的方式， 電鍍（plating)—定面積的銅導線，銅導線的位置，一端 是與鋁墊切齊，另一端以水平向方向朝外擴散（fan 〇ut) 的方式牽引導線。在定義銅導線之光阻去除前，先電.鑛一 化鎳或化金’之後去除光阻。然後钱刻鈦/銅。接著，全 面性地塗佈（coating)—層第二環氧樹脂（ep〇xy)於銅導線 與下層環氧樹脂的上面，並以固化之步驟利用紫外線照射 或加熱處理以硬化上述之第二環氧樹脂。
然後，去除銅導線上面的部分第二環氧樹脂（ep〇xy) 並形成第三開口 ，其位置儘可能位於銅導線的外側（遠離 鋁墊的一邊）以利於製作擴散型（fan out) I/O結構。 接下來的步驟是，在第三開口上面形成一層鎳（N i )層，接 著在第三開口處’鎳（N i )層的上面，透過網印技術或植球 技術，植入焊錫球（s ο 1 d e r b a 1 1 )，焊錫球經過此一封裝 過程設計後的位置，並不在金屬墊的正上方，而是水平向 側沿伸到金屬墊的側邊上。最後，完成切割晶粒與底座坡 璃的步驟。 本發明之結構如下： 一種晶圓型態擴散型封裝包含：絕緣基座；晶粒配置 於該絕緣基座之上，其中晶圓包含複數個鋁墊形成於其 上；BCB層，塗佈於晶粒表面，並具有複數第一開口暴露
531854 案號 90123655 A_ 曰 修正 五、發明說明（6) 複數鋁墊；銲錫填充於第一開口；第一環氧樹脂，塗佈於 晶粒、絕緣基座以及BCB層之上；銅導線配置於第一環氧 樹脂並與銲錫連接；第二環氧樹脂塗佈於銅導線之上並具 有第二開口暴露部分之銅導線；錫球配置於第二環氧樹脂 之上並填入該第二開口與該銅導線連接。 其中更包含銅種子層形成於第一鲜錫之上’銅種子層 包含鈦/銅（T i / C u )或鎳/銅（N i / C u )。其中更包含阻障或黏 著層形成於鋁墊之上，阻障或黏著層之材質組成包含鎳/ 金（Ni/Au)。而錫球與該銅導線之介面包含鎳（Ni)。本發 明將上述結構之封裝稱為ACE BGA。 發明詳細說明： 本發明揭露一種晶圓型態封裝（w a f e r 1 e v e 1 packaging, WLP)以及製作晶圓型態封裝之方法，詳細說 明如下，所述之較佳實施例只做一說明非用以限定本發 明，首先參閱圖一，將經過測試以及切割過之晶圓經過篩 選通過品質管制後的晶粒，選取測試合格之晶粒（d i e : 1 a，透過吸取與放置裝置將其重新排列配置於一新的玻璃 底座1 (該底座可以是玻璃、陶瓷或矽晶），並經由黏著劑 (adhe s i on )將各個晶粒黏著於上述底座1上，該黏著劑厚 度大約1 0// m，該固化黏著劑的過程是利用旋塗機（sp i η c o a ΐ e r )進行黏著動作。晶粒擺至於玻璃底座上，晶粒間
第10頁 531854 案號 90123655 A：_η
五、發明說明（7) 的距離（Pitch)加大，其目的是希望在後續封裝 一 有充足之空間能夠容納擴散型（fan out)圓錫中具 array)。此擴散型封裝技術可以提昇I/O數目:（bal1 粒尺寸縮小情形下，仍保持其理想間距（Pitchj = f f 間之訊號干擾。封裝的大小面積取決於後續”止= I^Cfan 〇ut)ffl^,^,J(ball array),p；^Ί大小而定在另一實施例中，該玻璃基座效果，如圖二所示。tor)lb配置於曰曰粒之側，以提升攄波 以下所述封裝過程是從具有金屬墊（metal pad)的單 一晶粒開始其封裝過程· 圖三中’將進行封裝之晶圓2正面（或第一表面）具有做為 輸入輸出之金屬塾，例如鋁墊（I/〇 pad 〇r aluminum pad)4，該金屬塾是做為内連線（inter c〇nnect)之用，利 用光罩（mask)經過校準（alignment)、曝光與顯影 (developer)過程，將金屬墊形成於晶粒的上面。接著， 在晶圓上透過旋轉塗佈機（sp in coat er)旋塗（spin c o a t i n g )—層B C B絕緣層8於晶粒2與鋁墊4的上面以保護晶 粒，BCB的厚度大約為5 —1〇μ m。 接著，經過光罩（mask)校準（alignment)、曝光與顯 影（developer )過程以去除部分的BCB 8，形成第一開口 (open ing) 9以曝露出下方的金屬鋁墊4，值得注意的是， 此切割道（scribe 1 ine)上亦被暴露且大於其切割道之寬
第11頁 531854
二二：：：：：：夂及BCB，⑹圖四所示。之後以電鑛 方式形成化鎳或化金11於鋁墊4之上。 五、發明說明（8) 經過切割，如圖五表+，脸菇杳（ 業經切割形成晶粒）經由筛選盘品質产晶粒2a(此處晶圓 φ &只口口貝知驗合格後經由呈有 吸附與放=功能的機械將晶粒2a擺置於破填底座6上面， 亚透過黏著劑7黏著於玻璃底座6上面 ^ 予以固化（curing)。 接者在爐（oven)内 接者’全面性地在破殖處/¾ β、a如。 甘敬嘴底压b日日粒2a、BCB 8與開口 的紹墊4的上面全面性地填充一声第_班 1 _ 丹兄 m ^ 墩虱樹脂（E P 0 X Y ) 1 〇。接著，如圖六至圖七所示，經過光阻型蝕刻或化學藥 劑以移除鋁墊4上方的第一環氧樹脂i 〇，形成第二/開口 /、 13，亚曝露出下方的鋁墊4。接著，在爐（〇M㈧内予以固 化，此第一環氧樹脂10,其厚度大約為10-25// m之間（這 裡的厚度指的是在晶粒表面上的厚度）。 接著’接著將剩餘的環氧樹脂，以R I E電漿清潔晶粒 2a表面。至於上述的剩餘的環氧樹脂則以1 〇表示。上述 之鎳/金（Ni/Au)或化鎳層1 1可做為阻障層或是黏著層之功 用〇 接著，在鎳/金（Ni/Au)或化鎳層U1上方的第二開口 13 内利用銲錫（solder) 12以網印（printer)技術填滿該第二 開口 13。接著，以紅外線（IR)迴流（ref 1〇w)固化（curing) 此銲錫（s ο 1 d e r ) 1 2，然後，全面性地濺鍍一層鈦/銅 (丁1/(：11)19於剩餘的環氧樹脂1〇與銲錫（3〇1(^1^12的上 面’以作為銅種子層（seeding iayer)，如圖八所示。
第12頁 531854 修正 曰 案號 90123g^ 五、發明說明（9) 接著，如圖九所示，以光阻（未圖示）定義銅導線圖 案，利用電鍍方式形成銅導線於鈦/銅（Ti/Cu)i_上面， —端對準第二開口銲錫12的内端（晶粒的内側邊），而另一 1以水平向方向朝外擴散（fan out)的方式（晶粒的内側 ，）’明確的講’也就是說銅導線14的位置，―端是與铭 卞4切齊，另一端^水平向方向朝外擴散（fan 〇ut)來牽引 ¥各，其與下層ί哀氧樹脂i Q及鮮錫i 2的接觸面積較铭塾4 的開口來的大，其目的主要是用來增加1/〇的植球區域面 積’接著/，=導線14上面形成一層化錄（Νι)層或化金層 1 7以做為後縯銲錫植球的黏著層，再移除光阻。&暾 露於剩餘環氧樹脂1()的上面部分鈦/銅（Ti/Cu) i9f示本 接著，如圖十所示，全面性地塗佈（c〇ating)一層 環氧樹脂（叩〇”）16於銅導線14、鎳（1)層17與下屏曰产一 脂10的上面’並以固化之步驟利用紫外線照射‘：二 =理以硬化上述之第二環氧樹脂（ep〇xy)，防止銅 被氧化。 兮 接著，如圖十一所示，去除銅導線14與鎳（N 面的部分第二環氧樹脂（e p 〇 X y ) 1 6並形成第三開口 第二開口 1 5的位置是在銅導線1 4與鎳（N i )層1 7的上 ' 儘可能位於銅導線1 4的外側（遠離鋁墊4的一邊）以 且 作擴散型（f a η 〇 u t ) I / 0結構。 ；t 接著，如圖十二所示，接著在第三開D 15處， 層1 7的上面’透過網印技術或植球技術植入焊錫球” (solder ball) 18’由圖中明顯可見，焊錫球“經過此一
第13頁 531854 修正
901236RR 曰 五、發明說明（10) 封裝過程設計後的位晉 * . 罝’並不在金屬墊4的正上方，而是 水平向側伸到金屬墊4的側邊上。 ^ ^ 士囡十—所示’再經過紅外線（I R )迴流（r e f 1 〇 w ) 烘烤（c u r i n g )環氧掩日匕 曰m @ a、 一 t乳树月曰’晶圓再傳送至晶圓型態測試裝 置中進行晶圓型態測續， 田 · 八 例如攻後測試（f i n a 1 t e s 11 n g ) 以及切割（sawer)過葙，# ^叫 / . · 社’亚切割晶粒與晶粒間切割線 s c r 1 b e 1 1 n e ) 2 0與破璃基座6，以分離個別之封裝體。 本發明之製程較先前技術簡單，在未分割前以晶圓型 態進行測言式’且在測試後可以沿著切割道切割成個別之晶 粒，以吸取放置裝置被置於玻璃基板之上完成晶圓型態擴 散型封裝（wafer level fan 〇ut packaging)。 圖十四所示，為鎳/金（Ni/Au)或化鎳層u、鈦/銅（Ti/Cu) 或鎳/銅（Ni/Cu)19、鎳（Ni)層17各黏著層（glue layer)與 阻障層，在内連線的各個位置示意圖。 圖十五所示，為單一晶粒的晶圓型態擴散型封裝（wafer level fan out packaging)成型的剖面圖。本發明也能將 晶粒電谷2b納入封裝過程，圖十六所示，即為電容2]^植入 到玻璃基座上與單一晶粒的晶圓型態擴散型封裝（wa f e r level fan out packag i ng )的成型咅j面圖。在另一實；^ {列 中，本發明也能將多晶粒（mult i-chip)或多種被動元件整 合納入封裝過程，圖十七所示，即為多晶粒（multi—chip) 的封裝過程中晶圓型態擴散型封裝（wafer levei fan out packaging)的剖面圖，圖中2a、2c即代表不同之晶粒，此 種封裝方式可將多晶粒與多種被動元件整合封裝，形成系
第14頁 531854 a__修正 ___案號 90123655 五、發明說明（11) 統式封裝（system in package)。 本發明的主要特徵是植基 散型（f a η 〇 u t )方式將晶粒表 伸，其優點可以增加I / 0植球 點距（pi tch)過於接近所造成 本發明的主要優點如下： 於晶圓型態封裝，並使用擴 面上I / 0植球的位置側向延 的數目；可以減少由於接觸 的訊號干擾問題。 !.如圖：所示，本發明之晶圓型態封裝之成本較傳統技術 低，再藉由已測試及切割過之晶圓經過篩選，將通過品質 官制後的晶粒’選取好的晶粒（d i e )，透過吸取與放置的
動作重新排列於一新的玻璃底座，可以減少製作成本完 擴散型封裝。 70 2 .由於尺寸縮小原則，晶粒（i p)亦隨之縮小，而為了使 得晶粒間的距離（pi tch)仍然保持理想的距離（以不影響到 訊號傳遞耦合為原則），在本發明中是以晶圓型態擴散型 封裝（wafer level fan out packaging)，將 1/〇線向月外擴 月欠’並將連線拉到晶粒外的區域，以增加銲錫圓球的數目 及維持理想晶粒間的距離（Pitch)。 3 ·本發明可以應用到8吋與1 2吋晶圓的封裝過程。 4 ·本發明可以整合晶粒與電容於同一封裝單體。
5·本發明能將多晶粒（mult i-chip)或多種被動元件整合於 同一單體，例如中央處理器、DRAM, SRAM等等在封^ &座 的封裝過程。 、_ 、
6·本發明能將環氧樹脂中之銲錫當作緩衝區（buffer zone)，在後續製程中，減少不同層之間，由於材質使用
第15頁
531854 _案號90123655_年月曰 修正_ 五、發明說明（12) 的不同所引發的應力不平衡問題，增加其可靠度 (reliability)0 7.本發明的底座是玻璃，其材質與晶粒底材相同，由於材 質中均含有矽材質，兩者具有同樣的熱力膨脹係數 (thermal coefficient of expans i on, TCE)5 不會產生 應‘力不平衡現象。 8 .本發明的底座可以使用玻璃、灰石與矽晶（g 1 a s s， ceramic, silicon)以改善其可靠度。 9.本發明的封裝機械都是以現有機械設備進行封裝，可以 省去額外添購的費用。 1 0 .本發明可以增加銲錫圓球的數目，其中有些銲錫圓球 當作樣本假輸出輸入端（dummy ball)，此dummy ball雖無 訊號傳遞之功能卻可供作緩衝區（b u f f e r ζ ο n e )以減弱不 同材質間的應力，減少封裝時晶粒龜裂的現象發生。 本發明以較佳實施例說明如上，而熟悉此領域技藝 者，在不脫離本發明之精神範圍内，當可作些許更動潤 飾，其專利保護範圍更當視後附之申請專利範圍及其等同 領域而定。
第16頁 531854 案號 90123655 年 月 曰 修正 圖式簡單說明 圖式簡單說明： 本發明的較佳實施例將於往後之說明文字中輔以下列 圖形做更詳細的闡述： 圖一為晶圓級封裝單一晶粒由晶圓切割後厚擺置於玻璃底 座之示意圖。 圖二為晶圓級封裝具有電容的晶粒由晶圓切割後擺置於玻 璃底座之示意圖。 圖三所顯示為本發明中具有金屬墊的晶粒的表面上形成一 層BCB保護層之示意圖。 圖四所顯示為本發明中去除部分BCB保護層之示意圖。 圖五所顯示為本發明中，晶粒經過吸附與放置後黏至於底 座之示意圖。 圖六所顯示為本發明中，全面性地填充一層第一環氧樹脂 之示意圖。 圖七所顯示為本發明中，經過光阻型蝕刻或化學藥劑以移 除鋁墊上方的第一環氧樹脂之示意圖。 圖八所顯示為本發明中，用銲錫（s ο 1 d e r )以網印 (p r i n t e r )技術填滿該第二開口之示意圖。 圖九所顯示為本發明中，顯示為透過校準、曝光與顯影電 鍍（plating)—定面積的銅導線之示意圖。。 圖十所顯示為本發明中，為全面性地塗佈（c 〇 a t i n g )—層 第二環氧樹脂（e p o x y )之示意圖。 圖十一所顯示為本發明中，去除銅導線上面的部分第二環
第17頁 531854 __案號90123655_年月日__ 圖式簡單說明 氧樹脂（e ρ ο X y ) 1 6並形成第三開口之示意圖。 圖十二所顯示為透過網印技術或植球技術，植入焊錫球之 示意圖。 圖十三所顯示為切割晶粒與晶粒間切割線與玻璃基座之示 意圖。 圖十四所顯示為晶粒上各阻障層的相關位置示意圖。 圖十五所顯示為單一晶粒的晶圓型態擴散型封裝成型的剖 面圖。 圖十六所顯示為電容植入到玻璃基座上與單一晶粒的晶圓 型態擴散型封裝的成型剖面圖。 圖十七所顯示為為多晶粒的封裝過程中晶圓型態擴散型封 裝的剖面圖 元件符號對照 晶 粒 1 a 電 容 lb 晶 圓 2 晶 粒 2 a 電 容 2b 晶 粒 2 c 鋁 墊 4 玻 璃 底座 6 黏 著 劑 7 BCB絕緣層 8
第18頁 531854 _案號90123655_年月日 修正 圖式簡單說明 環氧樹脂 1 0 剩餘的環氧樹脂1 0 ’ 化鎳/化金 11 銲錫 12 第二開口 13 銅導線 14 環氧樹脂 16 鎳層 17 焊錫球 18 鈦/銅 19 晶粒間切割線 2 0
第19頁

Claims (1)

  1. 531854 案號 90123655 年 月 曰 修正 六、申請專利範圍 申請專利範圍： 1. 一種晶圓型態擴散型封裝之製程，該晶圓型態擴散型封 裝之製程包含： 提供具有複數晶粒形成於其上之晶圓； 測試該晶圓上之複數晶粒並標έ己合格之晶粒， 旋塗BCB絕緣層以保護該晶粒； 去除部分的該BCB層，形成第一開口以曝露出該晶粒上之 金屬結墊； 切割該晶圓以分離該複數晶粒， 經篩選通過品質管制後的晶粒，透過吸取與放置的動作重 新排列配置黏著於一絕緣底座之上； 全面性地填充一層第一環氧樹脂於該絕緣底座、該晶粒、 該BCB與該第一開口的該鋁墊上； 蝕刻以移除該鋁墊上方的該第一環氧樹脂，形成第二開 口 ； 固化該第一環氧樹脂； 濺鍍一阻障層於該該鋁墊的上； Φ 以網印（p r i n t e r )技術用銲錫在該阻障層上並填滿該第二 開口； 形成銅種子層於銲錫及第一環氧樹脂之上； 利用一光阻電鍍一定面積的銅導線於該銲錫與該阻障層之 上； 形成化鎳或化金於銅導線之上；
    第20頁 531854 _案號 90123655_年月日__ 六、申請專利範圍 去除光阻； 全面性地塗佈（c 〇 a t i n g )—層第二環氧樹脂（e ρ ο X y )於該銅 導線之上； 固化上述之該第二環氧樹脂； 去除該銅導線上部分該第二環氧樹脂並形成第三開口； 植，入焊錫球於該第三開口；以及 切割該絕緣基座用以分離個別封裝單體。 2. 如申請專利範圍第1項之晶圓型態擴散型封裝之製程， 其中在形成上述銅導線之前更包含丨賤鍛一銅種子層於該銲 錫與該第一環氧樹脂上面。 3. 如申請專利範圍第1項之晶圓型態擴散型封裝之製程， 其中該黏著晶粒於該底座的過程，更包含在爐内予以固化 該黏著劑。 4. 如申請專利範圍第1項之晶圓型態擴散型封裝之製程， 其中該B C B絕緣層之厚度大約為5 - 2 5 # m。 5. 如申請專利範圍第1項之晶圓型態擴散型封裝之製程， 其中該蝕刻該第一環氧樹脂，以形成該第二開口的過程， 是藉由光阻型蝕刻或化學藥劑進行。 6. 如申請專利範圍第5項之晶圓型態擴散型封裝之製程，
    第21頁 531854 _案號 90123655_年月日__ 六、申請專利範圍 其中形成上述第二開口之後，更包含以R I E電漿清洗晶粒 表面。 7. 如申請專利範圍第1項之晶圓型態擴散型封裝之製程， 該阻障層之材料包含鎳/銅或化鎳層。 8. 如申請專利範圍第1項之晶圓型態擴散型封裝之製程， 完成上述網印（p r i n t e r )技術後，更包含以紅外線（I R )迴 流固化該銲錫。 9. 如申請專利範圍第2項之晶圓型態擴散型封裝之製程， 其中上述之銅種子層包含鈦/銅。 1 0.如申請專利範圍第1項之晶圓型態擴散型封裝之製程， 其中固化該第二環氧樹脂之步驟係包含利用紫外線照射或 加熱處理。 11.如申請專利範圍第1項之晶圓型態擴散型封裝之製程， 其中上述植入於該第三開口的之焊錫球係採用網印技術或 植球技術。 1 2.如申請專利範圍第1項之晶圓型態擴散型封裝之製程， 其中更包含電容配置於該晶粒之側並排於該玻璃底座上。
    第22頁 531854 _案號 90123655_年月日_ifi_ 六、申請專利範圍 1 3.如申請專利範圍第1項之晶圓型態擴散型封裝之製程， 其中更包含另一晶粒配置於該晶粒之側並排於該玻璃底座 上，形成多晶粒（m u 11 i - c h i p )封裝結構，該另一晶粒包含 但不限於CPU，DRAM, SRAM等元件。 1 4.如申請專利範圍第1項之晶圓型態擴散型封裝之製程， 其中上述絕緣底座包含玻璃。 1 5.如申請專利範圍第1項之晶圓型態擴散型封裝之製程， 其中上述絕緣底座包含陶瓷。 1 6 .如申請專利範圍第1項之晶圓型態擴散型封裝之製程， 其中上述絕緣底座包含矽晶。 1 7. —種晶圓型態擴散型封裝，包含： 絕緣基座； 晶粒，配置於該絕緣基座之上，其中該晶圓包含複數個鋁 墊形成於其上； BCB層，塗佈於該晶粒表面，並具有複數第一開口暴露該 複數鋁墊； 銲錫，填充於該第一開口； 第一環氧樹脂，塗佈於該晶粒、該絕緣基座以及該BCB層 之上； 銅導線，配置於該第一環氧樹脂並與該銲錫連接；
    第23頁 531854 案號 90123655 年月曰 修正 六、申請專利範圍 第二環氧樹脂，塗佈於該銅導線之上，並具有第二開口暴 露部分之該銅導線；及 錫球，配置於該第二環氧樹脂之上並填入該第二開口與該 銅導線連接。 1 8 .如申請專利範圍第1 7項之晶圓型態擴散型封裝，其中 更包含銅種子層形成於該第一銲錫之上。 1 9 .如申請專利範圍第1 8項之晶圓型態擴散型封裝，其中 上述銅種子層包含欽/銅（Ti/Cu)。 2 0 .如申請專利範圍第1 8項之晶圓型態擴散型封裝，其中 上述銅種子層包含錄/銅（Ni/Cu)。 2 1.如申請專利範圍第1 7項之晶圓型態擴散型封裝，其中 更包含阻障或黏著層形成於該鋁墊之上。 2 2.如申請專利範圍第21項之晶圓型態擴散型封裝，其中 該阻障或黏著層包含鎳/鋁（N i / A 1 )。 Φ 2 3 .如申請專利範圍第1 7項之晶圓型態擴散型封裝，其中 該錫球與該銅導線之介面包含鎳（N i )。 ’ 2 4 .如申請專利範圍第1 7項之晶圓型態擴散型封裝，其中
    第24頁 531854 _案號90123655_年月日_i^L·_ 六、申請專利範圍 更包含一電容配置於該晶粒之側。 2 5 .如申請專利範圍第1 7項之晶圓型態擴散型封裝.，其中 更包含另一晶粒配置於該晶粒之側。
TW090123655A 2001-09-25 2001-09-25 Wafer level fan-out packaging process TW531854B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW090123655A TW531854B (en) 2001-09-25 2001-09-25 Wafer level fan-out packaging process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW090123655A TW531854B (en) 2001-09-25 2001-09-25 Wafer level fan-out packaging process

Publications (1)

Publication Number Publication Date
TW531854B true TW531854B (en) 2003-05-11

Family

ID=28787797

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090123655A TW531854B (en) 2001-09-25 2001-09-25 Wafer level fan-out packaging process

Country Status (1)

Country Link
TW (1) TW531854B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7514767B2 (en) 2003-12-03 2009-04-07 Advanced Chip Engineering Technology Inc. Fan out type wafer level package structure and method of the same
US7898058B2 (en) 2001-12-31 2011-03-01 Megica Corporation Integrated chip package structure using organic substrate and method of manufacturing the same
US7977763B2 (en) 2002-01-19 2011-07-12 Megica Corporation Chip package with die and substrate
US8119446B2 (en) 2001-12-31 2012-02-21 Megica Corporation Integrated chip package structure using metal substrate and method of manufacturing the same
US8535976B2 (en) 2001-12-31 2013-09-17 Megica Corporation Method for fabricating chip package with die and substrate
US9030029B2 (en) 2001-12-31 2015-05-12 Qualcomm Incorporated Chip package with die and substrate
TWI629750B (zh) * 2013-07-31 2018-07-11 應用材料股份有限公司 用於雷射刻劃製程中之雷射聚焦平面測定的方法與系統

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7898058B2 (en) 2001-12-31 2011-03-01 Megica Corporation Integrated chip package structure using organic substrate and method of manufacturing the same
US8119446B2 (en) 2001-12-31 2012-02-21 Megica Corporation Integrated chip package structure using metal substrate and method of manufacturing the same
US8471361B2 (en) 2001-12-31 2013-06-25 Megica Corporation Integrated chip package structure using organic substrate and method of manufacturing the same
US8535976B2 (en) 2001-12-31 2013-09-17 Megica Corporation Method for fabricating chip package with die and substrate
US8835221B2 (en) 2001-12-31 2014-09-16 Qualcomm Incorporated Integrated chip package structure using ceramic substrate and method of manufacturing the same
US9030029B2 (en) 2001-12-31 2015-05-12 Qualcomm Incorporated Chip package with die and substrate
US9136246B2 (en) 2001-12-31 2015-09-15 Qualcomm Incorporated Integrated chip package structure using silicon substrate and method of manufacturing the same
US7977763B2 (en) 2002-01-19 2011-07-12 Megica Corporation Chip package with die and substrate
US8492870B2 (en) 2002-01-19 2013-07-23 Megica Corporation Semiconductor package with interconnect layers
US7514767B2 (en) 2003-12-03 2009-04-07 Advanced Chip Engineering Technology Inc. Fan out type wafer level package structure and method of the same
TWI629750B (zh) * 2013-07-31 2018-07-11 應用材料股份有限公司 用於雷射刻劃製程中之雷射聚焦平面測定的方法與系統

Similar Documents

Publication Publication Date Title
TWI533412B (zh) 半導體元件封裝結構及其形成方法
TWI417995B (zh) 具有晶粒埋入式以及雙面覆蓋重增層之基板結構及其方法
US20080157303A1 (en) Structure of super thin chip scale package and method of the same
US7655501B2 (en) Wafer level package with good CTE performance
US8178964B2 (en) Semiconductor device package with die receiving through-hole and dual build-up layers over both side-surfaces for WLP and method of the same
US8178963B2 (en) Wafer level package with die receiving through-hole and method of the same
TWI420640B (zh) 半導體封裝裝置、半導體封裝結構及其製法
US20080191335A1 (en) Cmos image sensor chip scale package with die receiving opening and method of the same
JP2008258582A (ja) ダイ受入れキャビティを備えたウェハレベル・イメージセンサパッケージおよびその方法
US20080274579A1 (en) Wafer level image sensor package with die receiving cavity and method of making the same
US20080191333A1 (en) Image sensor package with die receiving opening and method of the same
US20080116564A1 (en) Wafer level package with die receiving cavity and method of the same
US20080217761A1 (en) Structure of semiconductor device package and method of the same
US20080261346A1 (en) Semiconductor image device package with die receiving through-hole and method of the same
US20080157358A1 (en) Wafer level package with die receiving through-hole and method of the same
JP2008258621A (ja) 半導体デバイスパッケージの構造、および半導体デバイスパッケージ構造の形成方法
JP2009010352A (ja) ダイ収容スルーホールを備えたｃｍｏｓ撮像素子チップスケールパッケージおよびその方法
KR20080064087A (ko) 다이 수용 관통홀을 갖는 웨이퍼 레벨 패키지 및 그 방법
JP2009016839A (ja) 除去可能な保護膜を利用する画像センサパッケージ及び該画像センサパッケージの作製方法
TW200828564A (en) Multi-chip package structure and method of forming the same
US20110180891A1 (en) Conductor package structure and method of the same
TW200845343A (en) Semiconductor device package having multi-chips with side-by-side configuration and the method of the same
KR102520346B1 (ko) 임베딩된 코어 프레임을 사용하는 패키지의 휨 제어
TW531854B (en) Wafer level fan-out packaging process
US20110031607A1 (en) Conductor package structure and method of the same

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent