TW527722B - Non-volatile memory device and fabrication method thereof - Google Patents

Non-volatile memory device and fabrication method thereof Download PDF

Info

Publication number
TW527722B
TW527722B TW091105279A TW91105279A TW527722B TW 527722 B TW527722 B TW 527722B TW 091105279 A TW091105279 A TW 091105279A TW 91105279 A TW91105279 A TW 91105279A TW 527722 B TW527722 B TW 527722B
Authority
TW
Taiwan
Prior art keywords
line
polycrystalline silicon
substrate
volatile read
patent application
Prior art date
Application number
TW091105279A
Other languages
English (en)
Inventor
Tung-Cheng Kuo
Chien-Hung Liu
Shyi-Shuh Pan
Shou-Wei Hung
Original Assignee
Macronix Int Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix Int Co Ltd filed Critical Macronix Int Co Ltd
Priority to TW091105279A priority Critical patent/TW527722B/zh
Priority to US10/134,223 priority patent/US6680227B2/en
Application granted granted Critical
Publication of TW527722B publication Critical patent/TW527722B/zh
Priority to US10/643,335 priority patent/US6818956B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

527722 五、發明說明（1) 本發明是有關於一種唯讀記憶體及其製造方法，且特 別有關於一種非揮發性唯讀記憶體及其製造方法。 目前非揮發性唯讀記憶體的作法是在基底上先形成一 捕捉層（Trapping Layer)，捕捉層之材質是由氧化石夕/氮 化石夕/氧化石夕（Oxide-Nitride-Oxide，簡稱ΟΝΟ)複合層所 構成之堆疊式（S t a c k e d )結構，以此種材質作為捕捉層之 唯讀記憶體稱為氮化石夕唯讀記憶體（N i t r i d e R e a d 0 η 1 y M e m o r y，簡稱N R 0 M )。然後，再於此氧化石夕/氮化石夕/氧化 矽（0 N 0 )層上形成複晶矽閘極，最後在氧化矽/氮化矽/氧 化矽（0 N 0 )層兩側之基底中形成源極區與汲極區。
在非揮發性氮化矽唯讀記憶體（NR0M )的製造過程 中所使用的電漿會使得電荷沿著金屬移動，發生所泛稱的 天線效應（A n t e η n a E f f e c t)，當瞬間的電荷不平衡，將使 得電荷被打入氧化石夕/氮化石夕/氧化石夕（0 N 0 )層之中造成程 式化的現象（Programming Effect)，進而導致啟始電壓 (Threshold Voltage)過高的問題。一般啟始電壓的分布 由0. 3V〜0. 9V ，其差異甚大。
習知解決天線效應所造成的程式化問題的方法，係在 基底中形成與字元線電性連接的二極體。當瞬間的電荷達 到一定值則藉由電崩潰之方式將電荷釋放。然而，當電壓 小於二極體的崩潰電壓時，電荷仍可能陷入於氧化矽/氮 化矽/氧化矽（0 N 0 )層之中，而造成元件被程式化的問題。 而且採用此種方式，會降低輸入之電壓，而影響寫入的速 度。
第5頁 527722 五、發明說明（2) 因此，本發明之目的是提供一種非揮發性唯讀記憶體 及其製造方法，以防止電漿造成記憶體的損害。 本發明之再一目的是提供一種非揮發性唯讀記憶體及 其製造方法，可避免瞬間的電荷不平衡，使得電荷被打入 氧化矽/氮化矽/氧化矽（Ο N 0 )層之中造成程式化的現象。 本發明之另一目的是提供一種非揮發性唯讀記憶體及 其製造方法，以避免啟始電壓過高。 本發明之又一目的是提供一種非揮發性唯讀記憶體及 其製造方法，可防止習知為了解決天線效應所造成的程式 化問題，而導致的輸入電壓降低，進而影響寫入速度的缺 點。 根據上述與其它目的，本發明提出一種非揮發性唯 讀記憶體，其結構係有一字元線形成於一基底上，而字元 線包括一金屬層與一複晶石夕線’另外有一捕捉層位於字元 線與基底之間，以及有一形成於基底上的複晶矽保護線， 且此複晶矽保護線電性連接至字元線與位於基底之接地摻 雜區，其中，複晶矽保護線之阻值高於字元線。 本發明另外提出一種非揮發性唯讀記憶體的製造方 法，係於一基底中形成一非揮發性唯讀記憶胞，再於基底 上形成一複晶矽保護線，此一複晶矽保護線與非揮發性唯 讀記胞之字元線連接，且其阻值高於字元線。然後，於基 底中形成一接地摻雜區，再於基底上形成一接觸窗，而此 接觸窗連接接地摻雜區與複晶矽保護線。接著，於基底上 形成一金屬内連線。當所有製程結束後，施加一高電流，
527722 五、發明說明（3) 以燒斷複晶矽保護線。 本發明另外提出一種非揮發性唯讀記憶體的製造方 法，提供一具有一隔離區域的基底，然後於基底上形成一 層捕捉層。接著，於基底上依序形成一複晶矽層與一矽化 金屬層。隨後圖案化上述各層，以形成非揮發性唯讀記憶 體之字元線（W 〇 r d L i n e ) 與其下的複晶石夕線，使部分複晶 矽線的厚度降低，以於隔離區域上方形成一複晶矽保護 線。之後，於基底上形成一介電層覆蓋上述各元件。隨後 於介電層中分別形成一個連接至金屬矽化層與一個連接至 基底中的摻雜區域的接觸窗。當所有製程結束後，施加一 南電流，以燒斷複晶碎保護線。 本發明係主要提供一種電性連接基底及字元線之複晶 矽保護線的製作方法，可將製程中所產生之電荷導入基底 中，避免對非揮發性唯讀記憶體所使用之氧化矽/氮化矽/ 氧化矽（ΟΝΟ)捕捉層造成損傷或造成程式化的現象。在製 造完成後可以利用南電流將此複晶石夕保護線燒斷’使記憶 體元件可以正常運作。因此，瞬間不平衡的電荷可以由基 底流走，以避免捕捉氧化矽/氮化矽/氧化矽（0 Ν 0 )層所造 成的啟始電壓過高的問題。 由於複晶矽保護線的阻值高於字元線，因此，當製程 結束之後（F a b - 0 u t )，可以使用高電流將複晶石夕保護線燒 斷。因此，本發明之元件在進行操作時，並不會降低輸入 之電壓而使得寫入的速度變慢。 為讓本發明之上述和其他目的、特徵、和優點能更明
527722 五、發明說明（4) 作詳細 顯易懂，下文特舉較佳實施例，並配合所附圖式 說明如下： 圖式之標號說明： 1 0 0，2 0 0 :基底 102： 104, 105a 1 05b 106， 108, 110, 112 1 14 116 118 120 206 2 1 0 非揮發性唯讀記憶胞 2 0 4 :捕捉層 :複晶矽層 :金屬層 2 0 8 :字元線 2 0 2 :隔離區域 214 ： 216 ： 218a 2 2 0 ： 212： 複晶珍線 光阻層 2 0 6 a :複晶矽保護線 接地摻雜區 介電層 ，2 1 8 b :接觸窗 金屬内連線 部位 第一實施例 為了防止於製作非揮發性唯讀記憶體（N i t r i d e Read Only Memory ，簡稱NROM)期間，因電漿所造成之天 線效應（A n t e η n a E f f e c t)，因此本發明提供一種非揮發性 唯讀記憶體的製造方法。 第1 A圖至第1 E圖是依照本發明之第一實施例一種非揮
第8頁 527722 五、發明說明（5) 發性唯讀記憶體的製造流程剖面圖。 請參照第1 A圖’於一基底丨〇 〇中形成一非揮發性唯讀 記憶胞1 02，而非揮發性唯讀記憶胞丨〇2包括一層捕捉層 (Trapping Layer)104與其上的字元線1〇6，其中捕捉層 1 04之材質例如是由氧化矽/氮化矽/氧化石夕 (Oxide_Nitride-Oxide ’簡稱〇N〇)複合層所構成之堆疊式 (S t a c k e d )結構’以此種材質作為捕捉層i 〇 $之唯讀記憶體 稱為氮化矽唯讀記憶體（Nitride Read 〇nly Mem〇ry，簡
稱NROM)，而字元線i〇6包括一複晶矽線1〇58與一金屬層 1 0 5 b ’而m金屬層1 〇 5 b之材質例如是矽化鎢（w s丨j。而於基 底1 0 0上运包括一個用以區隔記憶胞區與周邊電路區的隔 離區域1 0 8，譬如場氧化層。 ^ 接著，請參照第1 β圖，於基底1 0 0上形成一複晶矽保 Α線1 lj i此一複晶矽保護線丨丨〇與非揮發性唯讀記憶胞 1 〇 2之_字兀線1 0 6連接，且其阻值高於字元線1 〇 6之阻值， 亦即複晶石夕保護線丨丨〇之阻值高於字元線丨〇 6的複晶矽線 1 0 5 a之阻值。此外’複晶石夕保護線1 1 〇經由隔離區域1 〇 8延 伸至周邊電路區。 、後’請參照第1 C圖，於基底1 〇 〇之周邊電路區中形 1 t接地推雜區1 1 2，且至少部分複晶矽保護線1 1 〇位於接 地摻雜區1 1 2上。
接著’請參照第1 D圖，於基底1 0 0上形成一層介電層 ^ 4 ’再於介電層114中形成一接觸窗116，而此接觸窗116 運接接地摻雜區1 1 2與複晶矽保護線1 1 0。
第9頁 527722 i五、發明說明（6) 最後，請參照第1 E圖，於基底1 0 0上形成一金屬内連 線1 1 8。待完成所有製程後，施加一高電流，以燒斷複晶 矽保護線1 1 〇，而從其燒斷部位1 2 0隔離開記憶胞區與周邊 電路區。因此，具有本發明之複晶矽保護線1 1 0的元件在 操作時，並不會降低輸入之電壓而使得寫入的速度變慢。 第二實施例 本發明之第二實施例提供另一種非揮發性唯讀記憶體 的製造方法，如第2A圖、第2B圖、第3A圖、第3B圖、第4A 圖與第4B圖所示。 請參照第2 A圖與第2 B圖，提供具有如場氧化層之隔離 區域2 0 2的基底2 0 0，然後於基底2 0 0上形成一層捕捉層 2 〇 4，其中捕捉層2 0 4之材質例如是由氧化矽/氮化矽/氧化 矽（Ο N 0 )複合澹所構成之堆疊式結構。接著，於基底2 0 0上 依序形成一複晶矽層與一矽化金屬層。隨後圖案化上述各 層，以形成非揮發性唯讀記憶體之字元線（Word Line) 2 0 8與其下的複晶矽線2 0 6，其中，位於隔離區域2 0 2上方 的複晶矽線2 0 6與字元線2 0 8之圖案尺寸較其他部位小，而 字元線2 0 8之材質例如矽化鎢（WSix)。 然後，請參照第3 A圖與第3 B圖，於基底2 0 0上形成一 圖案化光阻層2 1 0 ，其中部分位於隔離區域2 0 2上方的字元 線2 0 8被暴露出來。接著，以光阻層2 1 0為蝕刻罩幕，去除 暴露出的字元線2 0 8，並持續蝕刻其下的複晶矽線2 0 6，使 隔離區域2 0 2上方的部分複晶矽線2 0 6的厚度降低，以於部 位212形成一複晶矽保護線2 0 6 a。
527722 五'發明說明（7) 最後，請參照第4 A圖與第4 B圖，去除光阻層2 1 0 ，再 於基底2 0 0中形成一摻雜區域2 1 4。然後，於基底2 0 0上形 成一介電層216覆蓋上述各元件，並於介電層216中分別形 成一個連接至字元線208與一個連接至基底200中的摻雜區 域214的接觸窗2 18a與218b。之後，再進行後續内連線製 程，例如於介電層216上形成一連接接觸窗218a的金屬内 連線2 2 0。當所有製程結束後，施加一高電流，以燒斷複 晶矽保護線2 0 6 a，而通常燒斷部位係複晶矽保護線2 0 6 a最 窄的部位2 1 2。 因此，本發明的特徵包括： 1 .本發明利用電性連接基底及字元線之複晶矽保護 β 線，在含有電漿的後續製程中，雖屬於高壓的環境，但所_ 產生的電荷量少，因此，瞬間不平衡的電荷可以經由此一 複晶矽保護線流向基底，故能避免對非揮發性記憶體所使' 用之氧化矽/氮化矽/氧化矽（ΟΝΟ)複合層造成損傷或程式 化，而導致啟始電壓（Threshold Voltage)過高的問題。 2 .本發明藉由複晶矽保護線以避免對非揮發性唯讀記 憶體之捕捉層造成損傷或造成程式化的現象。而且，在製 造完成後可以利用高電流將此複晶矽保護線燒斷，使記憶 體元件可以正常運作。 3 .本發明之複晶矽保護線的阻值因為高於字元線，因 此當製程結束之後（F a b - 0 u t)，可使用高電流將複晶矽保_ 護線燒斷。因此，具有本發明之複晶矽保護線的元件在操 作時，並不會降低輸入之電壓而使得寫入的速度變慢。
527722
第12頁 527722 圖式簡單說明 第1 A圖至第1 E圖是依照本發明之第一實施例一種非揮 發性唯讀記憶體的製造流程剖面圖； 第2 A圖與第2 B圖係顯示本發明之第二實施例一種非揮 發性唯讀記憶體形成複晶矽矽化金屬字元線的製造流程上 視圖與剖面圖； 第3 A圖與第3 B圖是依照本發明之第二實施例一種非揮 發性唯讀記憶體形成一複晶矽保護層的製造流程上視圖與 剖面圖；以及 第4 A圖與第4 B圖是依照本發明之第二實施例一種非揮 發性唯讀記憶體内連線的製造流程上視圖與剖面圖。
第13頁

Claims (1)

  1. 527722 六、申請專利範圍 1. 一種非揮發性唯讀記憶體，其結構包括： 一字元線形成於一基底上，該字元線包括一金屬層與 一複晶矽線； 一捕捉層位於該字元線與該基底之間；以及 一複晶矽保護線形成於該基底上，且電性連接該字元 線以及位於該基底之一接地摻雜區， 其中，該複晶矽保護線之阻值高於該字元線。 2 .如申請專利範圍第1項所述之非揮發性唯讀記憶體， 其中該複晶矽保護線之阻值高於該字元線之該複晶矽線之 阻值。 3. 如申請專利範圍第1項所述之非揮發性唯讀記憶體， 其中該複晶矽保護線係藉由一接觸窗與該接地摻雜區連 接。 4. 如申請專利範圍第1項所述之非揮發性唯讀記憶體， 其中該捕捉層包括氧化矽/氮化矽/氧化矽複合層。 5 .如申請專利範圍第1項所述之非揮發性唯讀記憶體， 其中該金屬層之材質包括矽化鎢。 6 .如申請專利範圍第1項所述之非揮發性唯讀記憶體， 其中該複晶矽保護線係位於該基底的一隔離區域上。 7. 如申請專利範圍第6項所述之非揮發性唯讀記憶體， 其中該隔離區域包括場氧化層。 8. 如申請專利範圍第1項所述之非揮發性唯讀記憶體， 其中至少部分該複晶矽保護線位於該接地摻雜區上。 9 . 一種非揮發性唯讀記憶體的製造方法，包括：
    第14頁 527722 六、申請專利範圍 於一基底中形成一非揮發性唯讀記憶胞； 於該基底上形成一複晶矽保護線，該複晶矽保護線與 該非揮發性唯讀記胞之一字元線連接，且其阻值高於該字 元線； 於該基底中形成一接地摻雜區；以及 於該基底上形成一接觸窗，該接觸窗連接該接地摻雜 區與該複晶矽保護線。 1 0 .如申請專利範圍第9項所述之非揮發性唯讀記憶體的 製造方法，其中更包括施加一高電流，以燒斷該複晶矽保 護線。
    1 1 .如申請專利範圍第9項所述之非揮發性唯讀記憶體的 製造方法，其中該複晶矽保護線係位於該基底的一隔離區 域上。 1 2 .如申請專利範圍第1項所述之非揮發性唯讀記憶體的 製造方法，其中至少部分該複晶矽保護線形成於該接地摻 雜區上。 1 3 . —種非揮發性唯讀記憶體的製造方法，該方法包括： 提供一基底，該基底具有一隔離區域； 於該基底上形成一捕捉層； 於該基底上形成一複晶矽層； 於該複晶矽層上形成一矽化金屬層；
    圖案化該捕捉層、該複晶碎層與該石夕化金屬層，以形 成一字元線與一複晶矽線，其中位於該隔離區域上方的該 複晶矽線與該字元線之圖案尺寸較其他部位小；
    第15頁 527722 i六、申請專利範圍 去除該隔離區域上方的該字元線以及部分該複晶矽 線，以形成一複晶矽保護線，其中該複晶矽保護線的厚度 較該複晶矽線的厚度薄； 於該基底中形成一摻雜區域； 於該基底上形成一第一接觸窗，該第一接觸窗連接該 摻雜區域與該複晶矽保護線；以及 於該基底上形成一第二接觸窗，該第二接觸窗連接該 字元線。 1 4.如申請專利範圍第1 3項所述之非揮發性唯讀記憶體的 製造方法，其中更包括施加一高電流，以燒斷該複晶石夕保 護線。 1 5 .如申請專利範圍第1 3項所述之非揮發性唯讀記憶體的 製造方法，其中該捕捉層包括氧化矽/氮化矽/氧化矽複合 層。 1 6 .如申請專利範圍第1 3項所述之非揮發性唯讀記憶體的 製造方法，其中該矽化金屬層之材質包括矽化鎢。 1 7.如申請專利範圍第1 3項所述之非揮發性唯讀記憶體的 製造方法，其中去除該隔離區域上方的該字元線以及部分 該複晶矽線之該步驟，包括： 於該基底上形成一圖案化光阻層，使位於該隔離區域 上方的部分該字元線暴露出來； 以該圖案化光阻層作為蝕刻罩幕，蝕刻去除暴露出的 吕亥子兀線， 持續蝕刻位於該字元線下的該複晶矽線，使該隔離區
    527722 六、申請專利範圍 域上方的部分該複晶矽線的厚度降低；以及 去除該圖案化光阻層。 1 8.如申請專利範圍第1 3項所述之非揮發性唯讀記憶體的 製造方法，其中該隔離區域包括場氧化層。 1 9 .如申請專利範圍第1 3項所述之非揮發性唯讀記憶體的 製造方法，其中至少部分該複晶矽保護線形成於該摻雜區 域上。
    第17頁
TW091105279A 2002-03-20 2002-03-20 Non-volatile memory device and fabrication method thereof TW527722B (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW091105279A TW527722B (en) 2002-03-20 2002-03-20 Non-volatile memory device and fabrication method thereof
US10/134,223 US6680227B2 (en) 2002-03-20 2002-04-25 Non-volatile memory device and fabrication method thereof
US10/643,335 US6818956B2 (en) 2002-03-20 2003-08-15 Non-volatile memory device and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW091105279A TW527722B (en) 2002-03-20 2002-03-20 Non-volatile memory device and fabrication method thereof

Publications (1)

Publication Number Publication Date
TW527722B true TW527722B (en) 2003-04-11

Family

ID=28037873

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091105279A TW527722B (en) 2002-03-20 2002-03-20 Non-volatile memory device and fabrication method thereof

Country Status (2)

Country Link
US (2) US6680227B2 (zh)
TW (1) TW527722B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW531872B (en) * 2002-04-12 2003-05-11 Macronix Int Co Ltd Non-volatile memory capable of preventing antenna effect and fabrication thereof
US7136304B2 (en) 2002-10-29 2006-11-14 Saifun Semiconductor Ltd Method, system and circuit for programming a non-volatile memory array
US7178004B2 (en) 2003-01-31 2007-02-13 Yan Polansky Memory array programming circuit and a method for using the circuit
US6909131B2 (en) * 2003-05-30 2005-06-21 Macronix International Co., Ltd. Word line strap layout structure
US6869843B2 (en) * 2003-06-27 2005-03-22 Macronix International Co., Ltd. Non-volatile memory cell with dielectric spacers along sidewalls of a component stack, and method for forming same
US6869844B1 (en) * 2003-11-05 2005-03-22 Advanced Micro Device, Inc. Method and structure for protecting NROM devices from induced charge damage during device fabrication
US6949423B1 (en) * 2003-11-26 2005-09-27 Oakvale Technology MOSFET-fused nonvolatile read-only memory cell (MOFROM)
US7160773B2 (en) * 2004-05-05 2007-01-09 Spansion Llc Methods and apparatus for wordline protection in flash memory devices
US7317633B2 (en) * 2004-07-06 2008-01-08 Saifun Semiconductors Ltd Protection of NROM devices from charge damage
US7638850B2 (en) 2004-10-14 2009-12-29 Saifun Semiconductors Ltd. Non-volatile memory structure and method of fabrication
US7402868B2 (en) * 2004-11-01 2008-07-22 Spansion L.L.C. System and method for protecting semiconductor devices
US7445966B2 (en) * 2005-06-24 2008-11-04 International Business Machines Corporation Method and structure for charge dissipation during fabrication of integrated circuits and isolation thereof
US7804126B2 (en) 2005-07-18 2010-09-28 Saifun Semiconductors Ltd. Dense non-volatile memory array and method of fabrication
US7808818B2 (en) 2006-01-12 2010-10-05 Saifun Semiconductors Ltd. Secondary injection for NROM
US7692961B2 (en) 2006-02-21 2010-04-06 Saifun Semiconductors Ltd. Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection
US7760554B2 (en) 2006-02-21 2010-07-20 Saifun Semiconductors Ltd. NROM non-volatile memory and mode of operation
US7701779B2 (en) 2006-04-27 2010-04-20 Sajfun Semiconductors Ltd. Method for programming a reference cell
US9196624B2 (en) * 2012-07-10 2015-11-24 Cypress Semiconductor Corporation Leakage reducing writeline charge protection circuit

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4132005A1 (de) * 1991-09-26 1993-04-01 Merck Patent Gmbh Kombination enthaltend wachstumsfaktoren und polyelektrolyte
EP0614223B1 (en) * 1993-02-17 1999-10-13 STMicroelectronics S.r.l. Non-volatile memory with protection diode
US5691234A (en) * 1995-08-03 1997-11-25 United Microelectronics Corporation Buried contact method to release plasma-induced charging damage on device
US6432726B2 (en) * 1997-03-31 2002-08-13 Artisan Components, Inc. Method and apparatus for reducing process-induced charge buildup
US6337502B1 (en) * 1999-06-18 2002-01-08 Saifun Semicinductors Ltd. Method and circuit for minimizing the charging effect during manufacture of semiconductor devices
TW507369B (en) * 2001-10-29 2002-10-21 Macronix Int Co Ltd Silicon nitride read only memory structure for preventing antenna effect
US6583007B1 (en) * 2001-12-20 2003-06-24 Saifun Semiconductors Ltd. Reducing secondary injection effects

Also Published As

Publication number Publication date
US6818956B2 (en) 2004-11-16
US6680227B2 (en) 2004-01-20
US20040037147A1 (en) 2004-02-26
US20030178652A1 (en) 2003-09-25

Similar Documents

Publication Publication Date Title
TW527722B (en) Non-volatile memory device and fabrication method thereof
TW507369B (en) Silicon nitride read only memory structure for preventing antenna effect
US7517737B2 (en) Structures for and method of silicide formation on memory array and peripheral logic devices
US7091130B1 (en) Method of forming a nanocluster charge storage device
US7547942B2 (en) Nonvolatile memory devices and methods of fabricating the same
US7348241B2 (en) Cell structure of EPROM device and method for fabricating the same
KR19990075948A (ko) 셀프-얼라인 소오스 공정을 이용하는 비휘발성 메모리 장치의제조 방법
US7045424B2 (en) Method of fabricating local SONOS type gate structure and method of fabricating nonvolatile memory cell having the same
CN112349723A (zh) 集成电路及其形成方法
US20080017917A1 (en) Non-volatile memory and fabricating method thereof
US6642113B1 (en) Non-volatile memory capable of preventing antenna effect and fabrication thereof
TW527723B (en) Non-volatile memory and fabrication thereof
US7948035B2 (en) Decoding system capable of charging protection for flash memory devices
JP2005538549A (ja) 自己整合不揮発性メモリセルの製造方法
US20070128796A1 (en) Method for manufacturing non-volatile memory
US6869843B2 (en) Non-volatile memory cell with dielectric spacers along sidewalls of a component stack, and method for forming same
US6943119B2 (en) Flash process for stacking poly etching
KR100620219B1 (ko) 메모리 소자의 제조방법
US20070278560A1 (en) Nonvolatile semiconductor storage device having silicide in control gate electrode
JP2000200844A (ja) 選択的シリサイド化方法
TW569402B (en) Method of forming an embedded memory
KR100342822B1 (ko) 플래쉬 메모리 소자의 제조 방법
JP3159153B2 (ja) 不揮発性半導体記憶装置およびその製造方法
JPH08306808A (ja) 不揮発性半導体記憶装置
JP2014140069A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent