TW523759B - Circuit architecture with extended general purpose input/output pin - Google Patents

Description

523759 五、發明說明（1) 【發明領域】 本發明是有關於一種扒 具有通用輸出入接腳之電電路，且特別是有關於一種 【發明背景】 架構。 有傾 又以 行。 商莫 取市 率， 向於 多媒 因此 不絞 場佔有率。 因此一台操 較一台操作程序 台操作 小覷。 具有高 多樣化 體設備 ’在這 盡腦汁 能做 值則 出一 不可 一 台 大的控制處理單 一般是以特殊應 Integrated C i r 元’以符合設計 器進行影像掃瞄 出等動作，也正 控制十分複雜。 出入(General GPI 0) 接腳作為 的趨勢。 ，也就是 個競爭激 地想創造 以掃描器 作間易， 複雜的掃 簡易而又 度競爭力 元來負責 用積體電 c u i t，以 需求。在 、影像處 因為如此 在眾多接 Purpose 資料的出 般電腦 而近年 能擷取 烈的多 出最能 為例， 使用起 描器更 功能強 系統所 來，在 聲音或 媒體設 吸引消 由於現 來方便 能得到 大的掃 搭配 電腦 影像 備市 費者 代人 順手 消費 描器 的掃描器，必然具 複雜的運算工作， 路（App1i cat i on 下簡稱ASIC )來作 實際應用上，ASIC 理、放大、縮小及 ，AS 1C的接腳（pin 腳當中，研發人員 Input Output pin 入口 ，以進行資料 的週邊設備也 週邊設備當中 的設備最為流 場上，各家廠 的商品，以爭 凡事講求效 的掃描器必定 者的青睞，若 ，其市場的價 有一顆功能強 就目前而言， Specific 為控制處理單 可用來使掃瞄 資料輪入、輪 )數目眾多/ 可利用通用輸 ，以下簡稱 的傳輪。舉例

第4頁 523759 五、發明說明（2) ί Γ$τ’Λ Ϊ使用者按下掃描器的功能按鍵時，掃π哭偭7 fGPIO接腳將此輸入信號饋入ASI(：並加以田二2可藉 ΪΞ對ίί入信號加以反應；當然，若掃描器需要= f出’一樣可利用As丨C將資料由Gp 要將貝料 續的資料處理工作。 υ接腳运出，以進行後 Φ沾i Γ ^今的掃描器市場競爭激烈，是以各家廠芮张仏 、田裔除了要具備基本的掃描功能之外，還㊉i供 ;前的掃描器也可提供影印、傳真及傳送 ΐ沾以提升掃描器的附加價值。需要注意的是，i ί掃二 ;ί:加功J:給使用者相當的便利’但在掃描器'的硬： 二3 部也因此而需要增加ASIC的GPI0接腳數目’以滿 疋夕功犯的設計需求。例如說，掃描器原本使用具有丨〇 〇 個接腳的AS I C，而在扣除必要功能所用的接腳後了只剩下 6j固接^腳可做為GP 10接腳；但由於功能按鍵的增加，使得 掃私益需要更多的（例如10個）GPI〇接腳，所以製造廠商需 要使用具有104個接腳的ASIC。但是，由於封裝技術的限 制’使得特殊應用積體電路的接腳數無法隨心所欲的增 加，譬如僅能以1 0 0個，1 2 5個接腳…的方式增加。因此， 廢商勢必得使用具有125個接腳的特殊應用積體電路來作 為知描器的特殊應用積體電路，因此不但浪費了沒使用到 的接腳，而且使用接腳數多的特殊積體電路還會增加成 本，使產品的產業利用性降低。

第5頁

523759 五、發明說明（3) 【發明目的 有鑑於 通用輸出入 能，降低生 根據本 接腳之電路 器，其中， 接腳及緩衝 之用，則可 到充電信號 能，使輸入 入控制處理 緩衝器之用 理單元的輸 視為控制處 故可稱此等 架構。 為讓本 懂，下文特 明如下： 及概述 此，本 接腳之 產成本 發明的 架構， 控制處 器電性 先將輸 進行再 信號能 單元； ，則可 出信號 理單元 電路架 發明 電路 〇 目的 包括 理單 連接 入信 補充 利用 同樣 利用 饋入 與記 構為 的目的就是在提供一種具有延伸式 架構，以擴充既有的GP I 0接腳功 ，提出一種具有延伸式通 有控制處理單元、記憶體 元的資料接腳係與記憶體 ，若此緩衝器作為輸入信 號暫存於緩衝器内，當記 之時，可利用控制信號將 記憶體充電的空檔將此輸 的道理，若此緩衝器作為 記憶體進行再補充的空檔 緩衝器並將其輸出。職是 憶體連接的接腳具有GPIO 具有延伸式通用輸出入接 用輸出入 及緩衝 的記憶體 號緩衝器 憶體接收 緩衝器致 入信號饋 輸出信號 將控制處 之故，可 之功能， 腳之電路 ❹ 發明之上述目的、特徵、和優點能更明顯易 舉一較佳實施例，並配合所附圖式，作詳細說

體120具有需要再補充（refresh)的特性，例如動態隨機 存取記憶體（Dynamic Random Access Memory，DRAM)， 因，充電信號RC會以一固定週期對記憶體丨2 〇充電，以維 持記憶體1 2 0内所儲存的資料，使其不致流失。 523759 五、發明說明（4) 中控制處理單元1 1 0例如是特殊應用積體電路 (Application Specific Integrated Circuit, ASIC )，並與記憶體1 2 0電性連接。如圖所示，控制處理單元 110 具有資料接腳 Pl，P2，P3，P4，P5，P6，P7，P8，並 分別與記憶體120中的記憶體接腳MP1，MP2，MP3，MP4， MP5， MP6， MP7， MP8連接。需要注意的是，圖式中的記憶 一般而言，控制處理單元丨丨〇與記憶體丨2 〇之間的匯d 排係用來進行記憶體1 2 〇與控制處理單元1丨〇之間的資料浪 輸，但是，當充電信號RC對記憶體120進行再補充之時， 記憶體1 2 0與控制處理單元丨丨〇之間並不會傳輸資料，故由 匯流排會處於閒置的狀態。而本發明便是利用記憶體 抑-1 Ϊ巧空槽’藉由匯流排將輸入信號饋入控制處理 t i H 接腳，或將控制處理單元11 〇的輸出信號肩 ί ’如ϊ 一來’便可視為此等電路架構具有哀 中式腳，其具體實施方式將於下文中加以說明。 ηρ. =應用上，可將緩衝器130的接腳ΒΡ1，ΒΡ2， cS Ξ ΐ ί Φ ί ϊ來自於控制處理單元1 10的控制信號 CS可盘ϋ t =二需要注意的是，在設計上控制信泰 /、充電L唬RC同步，因此當記憶體12〇進行充電時，

Φ

523759 五、發明說明（5) 控制信號CS便會將緩衝器130致能（enable)，令緩衝器 UO進入活動（active)狀態。而在緩衝器130處於活動狀態 的這段時間裡，控制處理單元1 1 〇亦可偵測到緩衝器1 3 0各 接腳的狀態變化，若先前緩衝器1 3 0中有暫存一輸入信號 S i ’當緩衝器1 3 0被致能後便可將輸入信號s i饋入控制處 理單元1 1 0中，使控制處理單元1 1 〇相應於輸入信號S i進行 後續的資料處理工作。也就是說，此時可將緩衝器1 3 0視 為一個輸入信號緩衝器，而控制處理單元1 1 〇會將資料接 腳Pi，P2, P3，P4所接收到的信號當作輸入信號來處理。 ^ 以緩衝器1 3 0為一個輸入信號緩衝器為例，當使用者 按下開始掃瞄的按鍵後，緩衝器1 3 〇會接收到一個表示開 始掃瞄的輸入信號Si，而且緩衝器130會先將此輸入信號 Sl儲存（latch)起來，待記憶體120接收到充電信號RC並開 始充電的同時，控制處理單元1 1 〇亦會將控制信號CS饋入 緩衝器1 3 0使其致能，進而將輸入信號s i饋入控制處理單 元1 1 0之資料接腳P 1，而後，控制處理單元1 1 〇便可針對輸 入信號S i加以處理。簡單地說，資料接腳p丨在記憶體1 2 〇 充電的時間内是作為控制處理單元11 〇接收輸入信號S i的 接腳，而由於一般按鍵的時間長度（例如約為l〇〇_400ms )較s己憶體的充電週期（例如約為7 m s )要來得長，因此輸 入信號S i —定可以被控制處理單元1 1 〇偵測到。再者，緩 衝器1 3 0必須是一個能被外部信號，例如是控制信號c S所 控制其活動狀態的緩衝器130，例如型號為74HC/HCT244的 缓衝器即是。

第8頁 523759 五、發明說明（6) 另一方面，可將緩衝器140的接腳BP 5， BP 6, BP 7， BP8分別與控制處理單元no的資料接腳p5，p6，p7，p8電 性連接，並接收來自於控制處理單元丨丨〇的控制信號cs， 如圖式中所繪示。當記憶體120進行充電時，控制信號cs 便會將緩衝器140致能，令緩衝器14〇進入活動狀態。而在 緩衝器1 4 0處於活動狀態的這段時間裡，控制處理單元1 1 〇 可將輸出信號So自資料接腳P5饋入緩衝器14〇中，並藉由 緩衝器140將輸出信號So輸出。也就是說，此時可將緩衝 器1 4 0視為一個輸出信號緩衝器，例如型號為T c 7 4 / H c 3 7 4 的缓衝器即是，而將控制處理單元11〇之資料接 p6 P7， P8視為信號的輸出端。 g二地，，由令此等電路架構可利用記憶體進行再補 充時错产既有的匯&排進行資料傳輸，亦即控 110之貢料接腳除了可用來存取記憶體12〇之 利用記憶體120進行再補充時充當GPI0接腳之用，故可稱 此等電路為具有延伸式GPI0接腳之電路架構。 是，饋人緩衝器130， 140之控制印铁Γς二3 :要f二f ΐ ί Ϊ 270所發出，亦可由其他元件所發出而達到相 同之功能。

rL 接之降 入數而 出腳進 輸接， 用總腳 通的接 式路入 伸電出 延體輸 有積用 具加通 之增之 露要路 揭需電 所不體 例在積 施以加 實可增 述，地 j上構性 果明架彈 效發路， 明本電下 發之況 腳情 ♦

第 頁 523759 五、發明說明（7) 低生產成本，提高產業利用性。 綜上所述，雖然本發明已以一較佳實施例揭露如上， 然其並非用以限定本發明，任何熟習此技藝者，在不脫離 本發明之精神和範圍内，當可作各種之更動與潤飾，因此 本發明之保護範圍當視後附之申請專利範圍所界定者為 準。 Φ

第10頁 523759 圖式簡單說明 【圖式之簡單說明】 第1圖繪示依照本發明一較佳實施例所提供的具有延 伸式通用輸出入接腳之電路架構示意圖。 【圖式標號說明】 110 120 130 130 RC : CS : 控制處理單元 記憶體 緩衝器 緩衝器 充電信號 控制信號 ❿

第11頁

Claims (1)

1. 523759 六、申請專利範圍 1. 一種具有延伸式通用輸出入（General Purpose Input Output, GPI0)接腳之電路架構，包括： 一記憶體，配置有一記憶體接腳，且該記憶體係藉由 一充電信號維持該記憶體内所儲存的貧料， 一控制處理單元，該控制處理單元具有一資料接腳， 且該資料接腳係與該記憶體接腳電性速接；以及 一緩衝器，與該資料接腳電性連接，用以接收一輸入 信號並依據與該充電信號同步之一控制信號將該輸入信號 饋入該控制處理單元。 2. 如申請專利範圍第1項所述之具有延伸式通用輸出 入接腳之電路架構，其中該控制處理單元係特殊應用積體 電路（Application Specific Integrated Circuit, ASIC )。 3. 如申請專利範圍第1項所述之具有延伸式通用輸出 入接腳之電路架構，其中該緩衝器之型號為 74HC/HCT244 。 4. 如申請專利範圍第1項所述之具有延伸式通用輸出 入接腳之電路架構，其中該記憶體係動態隨機存取記憶 體。 5. 如申請專利範圍第1項所述之具有延伸式通用輸出 入接腳之電路架構，其中該控制信號係由該控制處理單元 所發出。 6. —種具有延伸式通用輸出入接腳之電路架構，包 括：

   第12頁 523759 六、申請專利範圍 一記憶體，配置有一記憶體接腳，且該記憶體係藉由 一充電信號維持該記憶體内所儲存的資料； 一控制處理單元，該控制處理單元具有一資料接腳， 且該資料接腳係與該記憶體接腳電性連接；以及 一缓衝器，與該資料接腳電性連接，用以輸出自該控 制處理單元所饋入之一輸出信號，其中，該緩衝器係依據 與該充電信號同步之一控制信號輸出該輸出信號。 7. 如申請專利範圍第6項所述之具有延伸式通用輸出 入接腳之電路架構，其中該控制處理單元係特殊應用積體 電路。 8. 如申請專利範圍第6項所述之具有延伸式通用輸出〇 入接腳之電路架構，其中該緩衝器之型號為TC 74/HC 374。 9. 如申請專利範圍第6項所述之具有延伸式通用輸出 入接腳之電路架構，其中該記憶體係動態隨機存取記憶 體。 10. 如申請專利範圍第6項所述之具有延伸式通用輸 出入接腳之電路架構，其中該控制信號係由該控制處理單 元所發出。

   第13頁