TW521407B - Under bump structure, wafer and the manufacture method - Google Patents

Under bump structure, wafer and the manufacture method Download PDF

Info

Publication number
TW521407B
TW521407B TW091101571A TW91101571A TW521407B TW 521407 B TW521407 B TW 521407B TW 091101571 A TW091101571 A TW 091101571A TW 91101571 A TW91101571 A TW 91101571A TW 521407 B TW521407 B TW 521407B
Authority
TW
Taiwan
Prior art keywords
pads
insulating layer
wafer
scope
patent application
Prior art date
Application number
TW091101571A
Other languages
English (en)
Inventor
Jr-Shiang Shiu
Shr-Guang Chen
Jia-Hung Jeng
Min-Lung Huang
Original Assignee
Advanced Semiconductor Eng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Eng filed Critical Advanced Semiconductor Eng
Priority to TW091101571A priority Critical patent/TW521407B/zh
Priority to US10/351,667 priority patent/US20030141591A1/en
Application granted granted Critical
Publication of TW521407B publication Critical patent/TW521407B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0236—Shape of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

521407 A7 __ B7 五、發明説明（i ) 發明領域 本發明主要係關於一種晶圓之結構，詳言之，係關於一 種凸塊下結構及其製造方法。 發明背景 現今電子相關產品走向多功能化，故彼此電性連接亦日 漸複雜，除可在已製成之晶粒間相互連結外，在晶圓上進 行各單位之連結，已成現今晶圓製造之趨勢。 參看圖1之凸塊下結構1，其包含一晶圓表面1 1，該晶圓 表面1 1包含複數個銲墊1 1 1。各該銲墊丨丨1周圍之該晶圓表 面1 1上，覆蓋有一保護層12。該等保護層12通常係由絕緣 材質製成，用以保護並隔離該晶圓表面1 1，其相應於各該 銲墊1 1 1之位置形成一包含複數個斜面1 2 2之第一開孔 121，以顯露各該銲塾ill，其中各該斜面122與各該銲塾 1 1 1間之夾角為一第一鈍角Θ!，且該保護層1 2與該晶圓表 面1 1之夾角為一第-直角Θ 2 ;俾使於該凸塊下結構1上設置 一凸塊（未示）以進一步做為設置一導線（未示）之用，需於 該銲墊111及該保護層12上覆蓋一凸塊下金屬層14。 為達成連接兩該銲塾111之目的，業界以該單一凸塊下金 屬層1 4覆蓋兩該銲墊1 1 1、該保護層1 2及該晶圓表面1 1。 該凸塊下金屬層1 4之形成方法通常係採金屬錢鍍，雖由於 該第一鈍角Θ i可於金屬濺鍍時形成良好的結構；然而另一 方面’於金屬 '歲艘時’鏡液無法均勾地分佈於該第一直角 02，容易使該凸塊下金屬層14在相應於該保護層12與該晶 圓表面1 1連接之位置產生斷裂（如圖1所示），而無法順利達 • 4 _ 本紙張尺度適用中國國家標準(CNS) Α4規格(210X 297公釐) " ' ----- 2 五、發明説明（ 成連結兩該銲塾111之功用。為解決此問題，業界遂改以電 鍍<万法，然而其成本較高且操作較複雜。 ^ 本|明乃開發一新穎且4進步性之凸塊下結構及 其製造方法，以解決凸塊下金屬層斷裂之問題。 發明概诚 :發明《目的在於提供一種凸塊下結構，其包含具複數 個銲墊之一晶圓表面，該等銲墊周圍之該晶圓表面上覆蓋 有複數個保護層；一絕緣層覆蓋於該晶圓表面及該等保護 層上，且各孩保護層及該絕緣層相應於各該銲墊之位置具 有第一開孔，以顯露各該銲墊；一凸塊下金屬層，其係 覆盍於該絕緣層、該等銲塾及該等保護層上，並用以連接 各咸銲墊。本發明可解決先前技術中連接兩銲墊之凸塊下 金屬層於金屬濺鍍製造時產生之斷裂現象。 本發明之另一目的在於提供一種製造凸塊下結構之方 法，其步驟包含： (a) 提供一晶圓，並於該晶圓之一晶圓表面提供複數個 銲墊，且於該等銲墊周圍之該晶圓表面上設置複數 個保遵層，其中各該保護層相應於各該銲整之位置 具有一第一開孔，以顯露出各該銲墊； (b) 於步驟（a)之該等銲墊、二相鄰銲墊保護層間之該 晶圓表面及該等保護層上設置一絕緣層； (C)於步驟（b)上之該絕緣層上，相應於各該第一開孔 之位置蝕刻以顯露出各該銲墊；及 (d )於步驟（c )之該等銲墊、該等保護層及該絕緣層上 __ -5- 本紙張尺度適用巾關家標準(CNS) A4規格(21GX297公釐) 521407
形成一凸塊下金屬層 之銲墊。 用以連接各該第一 開孔顯露 邏_式簡要說明 示意圖；及 施例製作方法之 圖1顯π先前技術之凸塊下結構局部剖面 圖2 a至2 d顯示本發明凸塊下結構較佳實 步驟局邵剖面示意圖。 1件符號說明 1 凸塊下結構 2 凸塊下結構 11 晶圓表面 12 保護層 14 凸塊下金屬層 2 1 晶圓表面 22 保護層 23 絕緣層 24 凸塊下金屬層 111 銲墊 121 第一開孔 122 斜面 211 銲塾 221 第一開孔 222 斜面 θι 第一 ί屯角 θ2 第一直角 發明詳細說明 本發明所言之一「凸塊下結構」包含位於一晶圓上複數 個彼此電性相連接之複數個銲墊及其下之電子元件，通常 單一晶圓上可具有多個該等凸塊下結構。 1佳具體實施例 參看圖2 d之凸塊下結構2，其包含通常位於一晶圓之一晶 圓表面21，而該晶圓表面21包含複數個銲塾211。為保護 並隔離該晶圓表面21，該凸塊下結構2各該銲塾211周圍之 -6 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 521407 A7 B7 五、發明説明（ 該晶圓表面2 1上設置有複數個保護層22。為了能以金屬濺 鍍方式於該銲墊211及該保護層22上形成一凸塊下金屬層 24，本發明於該晶圓表面2丨及該等保護層22上覆蓋一絕緣 層2 3，其中各該保護層2 2及該絕緣層2 3相應於各該銲墊1 j 之位置具有一第一開孔221以顯露各該銲墊211，且各該第 一開孔2 2 1包含該保護層2 2及該絕緣層2 3所形成之複數個 斜面222 ’其中各該斜面222與各該銲墊211間之夾角為一 第一鈍角Θ i，使該等欲彼此電性連接之銲墊2丨丨之間，可藉 由該絕緣層2 3形成結構上之連接，俾方便之後電性連接之 處理。電性連接該等銲墊211係以該單一凸塊下金屬層24 叹置於讀等銲塾2 1 1、該等保護層2 4及該絕緣層2 3上，用 以連接各該第一開孔221所顯露之各該銲墊211。 製造方法 本發明凸塊下結構2之製造方法，請分別依序參看圖以至 2d ： 參看圖2 a，提供一晶圓（未示），該晶圓通常為已完成晶 圓内製造之一半成品，而包含複數個彼此欲電性相連或不 相連之凸塊下結構，其中本發明即針對製造彼此欲相連之 凸塊下結構2。本發明製造方法首先係於該晶圓之一晶圓表 面2 1上提供複數個銲墊2 1 1，此銲墊之材質較佳係包含铭 或銅，且該等銲墊211周圍之該晶圓表面21上設置有複數 個保護層22以保護並隔絕該等銲墊211周圍之該晶圓表面 21，其中各該保護層22相應於各該銲墊21 1之位置具有一 包含複數個斜面222之第一開孔221，且各該斜面222與各 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 521407 A7 ____Β7 五、發明説明（5 ) 該銲墊211間之夾角為一第一鈍角θι。 參看圖2b，於圖2a之該凸塊下結構之該等銲墊211、兩 相鄰保護層2 2間之該晶圓表面2 1及該保護層2 2上設置一絕 緣層2 3，該絕緣層2 3較佳係以鍍膜或沈積方式形成，並填 滿圖2a中之#亥弟一開孔221並連續延仲於二相鄰銲墊211之 保護層2 2之間，而形成一平面，該絕緣層2 3之材質為一絕 緣之材質，較佳係包含聚亞醯胺類，更佳係包含二乙烯基 碎氧燒-雙苯并環丁婦。 參看圖2 c，其係於圖2 b之該絕緣層2 3上，相應於各該第 一開孔2 2 1之位置蝕刻以顯露出各該銲墊2 1 1。此蝕刻之方 式可於欲蝕刻之位置進行曝光，並以顯影方式進行蝕刻。 參看圖2 d，其係於圖2 c之該銲墊2 1 1、保護層2 2及絕緣 層23上以金屬歲鍍形成一凸塊下金屬層24，並覆蓋於圖2a 及圖2c中之該第一開孔221，該凸塊下金屬層24之材質為 一具導電性之材質，可電性連接該等銲墊2n之間及外部之 電路。 本發明之優點在於該絕緣層2 3之提供，於金屬濺鍍時， 可提供該凸塊下金屬層24良好的結構支撐，因本發明中該 凸塊下金屬層2 4之轉折皆為純角，可使錢鍍層完整覆蓋， 而免除先前技術中，因該保護層12與該晶圓表面間之該 第一直角Θ 2之存在，而使賤鍵層無法均勻地分佈所產生斷 裂（如圖1所示），並順利完成銲整間之連接，同時，更加強 了該凸塊下金屬層24連接時之機械強度，使得該凸塊下結 構2之結構更穩固。 -8 _ 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) ---- 521407
多個本發明之凸塊下結構可同時位於一晶圓上，以符入 大量製造之需要，同時於本發明之該凸塊下金屬層上可二 置-凸塊以進一步做為設置一導線之用，該凸塊之材質可 為包含錫及/或鉛。本發明凸塊下結構之鮮塾數量、尺寸、 開孔形狀、蝕刻及設置方式可為此技術中已知之任何設 計。藉該絕緣層之設計而可以金屬賤鍍方式形成該可連接 之凸塊下金屬層，即為本發明所欲保護者。 上述實施例僅為說明本發明之原理及其功效，而非限制 本發明。因此，習於此技術之人士對上述實施例所做之修 改及變化仍不達背本發明之精神。本發明之權利範園應如 後述之申請專利範圍所列。 __ _-9-
本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐）

Claims (1)

  1. 521407 A8 B8 C8 D8 六、申請專利範圍 1 ·. 一種凸塊下結構，.包含： 一晶圓表面，其包含複數個銲墊； 複數個保護層，其係分別覆蓋於該等銲墊周圍之該晶 圓表面上； 一絕緣層，其係覆蓋於該晶圓表面及該等保護層上， 且各該保護層及該絕緣層相應於各該銲塾之位置具有 一第一開孔，以顯露各該銲墊；及 一凸塊下金屬層，其係覆蓋於該絕緣層、該等銲塾及 該等保護層上，並用以連接各該銲塾。 2 ·根據申請專利範圍第1項之凸塊下結構，其中各該第一 開孔包含該保護層及該絕緣層所形成之複數個斜面， 且各該斜面與各該銲墊間之夾角為一第一鈍角。 3·根據申請專利範圍第1項之凸塊下結構，其中該銲塾之 材質係包含鋁。 4·根據申請專利範圍第1項之凸塊下結構，其中該銲螯之 材質係包含銅。 5 .根據申請專利範圍第1項之凸塊下結構，其中該絕緣層 之材質係包含聚亞醯胺類。 6 .根據申請專利範圍第1項之凸塊下結構，其中該絕緣層 之材質係包含二乙晞基矽氧烷-雙苯并環丁埽。 7 ·根據申請專利第1項之凸塊下結構，進一步包含複 數個凸塊，各丨塊係設置於各該凸塊下金屬層上。 8 · 一種晶圓，據申請專利範圍第1項之凸塊下結 構。 電, •10- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 521407 A8 B8 C8 D8 申請專利範圍 9·1^製造可連接之凸塊下結構之方法，其步驟包含： 提供一晶圓，並於該晶圓之一晶圓表面提供複數 ^固銲墊’且於該等銲墊周圍之該晶圓表面上設置複 數個保護層，其中各該保護層相應於各該銲墊之位 置具有一第一開孔，以顯露出各該銲墊； 國_l§〇i 宅 藤 糸步驟（a)之該等銲墊、二相鄰銲墊保護層間之 該晶圓表面及該等保護層上設置一絕緣層； 於步驟（b)上之該絕緣層上，相應於各該第 iL之位置蝕刻，以顯露出各該銲墊；及 開 πΤ；κ i_ιΓ 於步騾（c)之該等銲墊、該等保護層及該絕咸層 -开y成一凸塊下金屬層，用以連接各該開孔顯露之 1〇·根據申請專利範圍第9項之方法，其中步驟（b)係以塗 佈之方法设置該絕緣層。 ' 1 1 ·根據申請專利範圍第9項之方法，其冲步驟係於該 第開孔之位置以曝光及顯影方法蝕刻，以顯露出各 該銲墊。 1 2 ·根據申請專利範圍第9項之方法，其中步驟⑷係以金 屬濺鍍方式設置該凸塊下金屬層。 至 1 3 ·根據_請專利範圍第9項之方法，其中各該第一開孔包 含該保護層及該絕緣層所形成之複數個斜面，I各^ 斜面與各該銲墊間之夾角為一第一鈍角。 邊 14·根據中請專利範圍第9項之方法，其中該絕緣層之材所 係包含聚亞醯胺類。 貝 本紙張尺度適财H S家鮮(CNS) A4規格(210 X 297公釐) -11 - 521407 8 8 8 8 A B c D 申請專利範圍 15.·根據申請專利範圍第9項之方法，其中該絕緣層之材質 係包含二乙烯基矽氧烷-雙苯并環丁晞。 12- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
TW091101571A 2002-01-30 2002-01-30 Under bump structure, wafer and the manufacture method TW521407B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW091101571A TW521407B (en) 2002-01-30 2002-01-30 Under bump structure, wafer and the manufacture method
US10/351,667 US20030141591A1 (en) 2002-01-30 2003-01-27 Under bump structure and process for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW091101571A TW521407B (en) 2002-01-30 2002-01-30 Under bump structure, wafer and the manufacture method

Publications (1)

Publication Number Publication Date
TW521407B true TW521407B (en) 2003-02-21

Family

ID=27608807

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091101571A TW521407B (en) 2002-01-30 2002-01-30 Under bump structure, wafer and the manufacture method

Country Status (2)

Country Link
US (1) US20030141591A1 (zh)
TW (1) TW521407B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005009358B4 (de) * 2005-03-01 2021-02-04 Snaptrack, Inc. Lötfähiger Kontakt und ein Verfahren zur Herstellung
US20070001301A1 (en) * 2005-06-08 2007-01-04 Yongqian Wang Under bump metallization design to reduce dielectric layer delamination
US7858438B2 (en) * 2007-06-13 2010-12-28 Himax Technologies Limited Semiconductor device, chip package and method of fabricating the same
US9099364B1 (en) 2014-08-15 2015-08-04 Powertech Technology Inc. MPS-C2 semiconductor device having shorter supporting posts
CN111640731B (zh) * 2020-06-01 2022-04-01 厦门通富微电子有限公司 一种半导体器件及其制作方法
CN217035625U (zh) * 2020-11-17 2022-07-22 Pep创新私人有限公司 半导体结构

Also Published As

Publication number Publication date
US20030141591A1 (en) 2003-07-31

Similar Documents

Publication Publication Date Title
TW448524B (en) Electronic component, semiconductor device, manufacturing method therefor, circuit board and electronic equipment
TWI313492B (en) Method for fabricating low resistance, low inductance interconnections in high current semiconductor devices
CN101013686B (zh) 互连衬底、半导体器件及其制造方法
TWI241700B (en) Packaging assembly with integrated circuits redistribution routing semiconductor die and method for fabrication
JP4544876B2 (ja) 半導体装置の製造方法
TW459358B (en) Semiconductor device having a guard ring
US8722529B2 (en) Double solid metal pad with reduced area
US11646248B2 (en) Semiconductor device having a lead flank and method of manufacturing a semiconductor device having a lead flank
JP3459234B2 (ja) 半導体装置およびその製造方法
TW201227898A (en) Package substrate and fabrication method thereof
TW521407B (en) Under bump structure, wafer and the manufacture method
TW201242447A (en) Single layer BGA substrate process
TWI333265B (en) Window manufacture method of semiconductor package type printed circuit board
TWI459514B (zh) A substrate for selectively exposing a solder for an integrated circuit package and a method of manufacturing the same
JP2011014644A (ja) 配線基板およびその製造方法
TW201023314A (en) Semiconductor chip packaging structure
CN101188204B (zh) 半导体器件及其制造方法
TWI260753B (en) Semiconductor device, method of manufacturing thereof, circuit board and electronic apparatus
JP2003188209A (ja) 半導体装置とその製造方法
JP2010016395A (ja) 半導体装置の製造方法
TWI305406B (en) Method for fabricating a packaging substrate
TW200425442A (en) Semiconductor chip package structure and method
JP2002050715A (ja) 半導体パッケージの製造方法
US6335226B1 (en) Digital signal processor/known good die packaging using rerouted existing package for test and burn-in carriers
CN215988739U (zh) 半导体晶片封装的导接线路结构

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent