TW521391B - Method of manufacturing a display device - Google Patents
Method of manufacturing a display device Download PDFInfo
- Publication number
- TW521391B TW521391B TW090127672A TW90127672A TW521391B TW 521391 B TW521391 B TW 521391B TW 090127672 A TW090127672 A TW 090127672A TW 90127672 A TW90127672 A TW 90127672A TW 521391 B TW521391 B TW 521391B
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- semiconductor
- electrical connection
- semiconductor devices
- conductor pattern
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Description
521391 A7 _B7 五、發明説明(1 ) " ^^ •本發明係關於一種製造顯示裝置的方法,其中基底配置 有包含至少一像素及導體圖樣之群組,且其中供應驅動電 壓給像素之半導體裝置被固定至基底。 此類主動矩陣顯示裝置的範例為薄膜電晶體液晶顯示器乂 TFT-LCD或主動陣列式LCD(AM-LCD),該等液晶顯示器使Υ 用於膝上型電腦與數位個人助理器,但也在Gsm電話領域 中發現日益廣泛的應用。除了液晶顯示器以外,譬如(聚合 物)發光二極體(LED)顯示裝置也可使用。 更廣泛地說,本發明係關於一種製造電子裝置的方法, 其中至少一基底配置有包含至少一切換元件的功能群組, 且其中供應驅動電壓給切換元件之半導體裝置被固定至基 底。 西元 2000年 9月的 SID Int· Display Conf.第 415 到 418 頁之 ”Flexible Displays with Fully Integrated Electronics”文章中 描述一種程序,該程序中液態懸浮液内明確形成之半導體 裝置通過基底而到達在基底内對應形成之、、孔洞〃或刻痕 。该等半導體裝置係由標準技術生產之積體電路。在提供 積體電路之後,就建立與像素之連接。 此情況下發生的一個問題是:為了提供積體電路,就須 將相當大的誤差容許度列入考慮。半導體裝置不但須如之 前般地滑入刻痕内,而且還有某些厚度(約5〇微米)。當然, 當並非所有積體電路來自相同一個晶圓時的積體電路厚度 變異影響與'、孔洞〃或刻痕深度中基底表面的變異影響會 在基底上提供之光電層厚度中發生變異,該厚度量可達數 -4 - 本紙張尺度適用中®國家標準(CNS) A4規格(210 X 297公釐) 521391 五、發明説明( 从米特別疋s使用諸如超杻轉(STN)效應等對厚度敏感之 放應%,14會導致不想要的無彩色與不均勻切換動作。 積體電路放置期間的不準確也須列入考量。當積體電路 月入刻痕犄,其最終目的地可能是在刻痕内的任意位置。 結果,刻痕所佔空間遠大於半導體裝置(iC)者,這—尤其是 在透明顯示裝置中一的代價是洞孔。為了在此不準確放置 情況下能夠#意地接觸冑體電路,$些積體電路須配置大 接觸表面,其代價是積體電路表面面積並使其技術非常昂 貴。 另一個問題是半導體裝置(IC)厚度差異相對於刻痕深度 變異而使最終表面區域(基底之共通表面區域)内發生局部厚 度變異。導體執線延伸在裝置内的嵌入半導體裝置(ic)交錯 點處,所以有極大的折斷風險。 在這方面,根據本發明之半導體裝置基底配置了複數個 在其表面有電氣連接接點之半導體裝置,該等半導體裝置 在半導體基底之表面區域内彼此分離。且該等電氣連接接 點(以電氣導通方式)耦合至導體圖樣,其後該等半導體裝置 被從半導體基底上分離。 因為半導體裝置(1C)彼此間所處位置類似於其固定至基 底期間在半導體基底上的位置,所以積體電路以非常準確 的間距配置。這可能在一個方向上是恆定間距,像是矩陣 組態的像素。該間距也可以是變動的。 此外,由於這種固定方法,主動元件實現於其中之半導 體基底表面區域可僅有部分提供在顯示裝置的基底上。因 本纸張尺度適用中國a家標準(CNS) A4規格(210 X 297公釐) 521391 A7 一 —___ B7 五、發明説明(3 ) 為這些部分之厚度(小於1微米)可忽略,所以不會發生該等 對厚度敏感的效應。即使在積體電路的位置處出現分隔器 S然當選擇具有彈性封套之分隔器時一也不會對液晶層 〜有效厚度並進而對顯示裝置的操作有任何影響或幾乎沒 有影響。 本發明的另一個優點是積體電路現在可在像素位置處包 含驅動電子電路。這讓設計有更大的自由度。 半導體裝置譬如藉著在半導體基底之表面範圍内做蝕刻 處理來分離。在另一種方法中,半導體裝置配置在絕緣層 上的半導體層(semiconductor layer on an insulating layer s〇i技術)内並藉著在此厚度一般為〇·2微米之半導體層内做 蝕刻處理來分離。其結果是完成的顯示裝置内的這些半導 體衣置厚度和液晶層之有效厚度比較起來可忽略不計,所 l玄對厚度敏感的效應不會發生—即使在積體電路位置處 :現有分隔器也不會發生。而且,積體電路現在以更高的 準確度放置而無須採取額外的預防措施。接觸表面現在可 大幅縮小而佔據較少的積體電路面積。 參考下文所述具體實例可清楚闡明本發明的這些和直他 相態。 一八 在諸圖示中: 圖1疋根據本發明之顯示裝置的一部份之橫截面圖式, 圖2以圖式顯示本發明方法之流程圖, 圖3與4以圖式顯示圖1之顯示裝置製造期間的步驟, 圖5與6以圖式顯示圖1之顯示裝置製造期間的半導體基底 本紙張尺度a g_CNS)规^^_挪公羡) 6- 521391 A7 —— —___ B7 五、發明説明(4 ) 與顯示裝置基底,而 圖7是根據本發明之顯示裝置的可能具體實例之等效電路 ,且 圖8顯示將顯示裝置固定到基底之半導體基底的電子顯微 鏡影像。 諸圖形與圖式均未依照比例繪製。對應的元件一般以相 同編號標示。 圖1是光調變單元1的一部份之橫戴面圖式,該液晶材料2 位置介於二個配備有(IT〇或金屬)電極5, 6的譬如為玻璃或 合成材料之基底3,4之間。電極圖樣的部分連同中間電光層 界定像素。如果需要的話,顯示裝置可包括旋轉層(未顯示) 用來旋轉基底内壁上的液晶材料。液晶材料可為譬如具有 正光各向異性與正介電各向異性之(扭曲)向列材料,但也利 用超杻轉(STN)效應、雙穩態效應、對掌性向列效應、或 PDLC效應。基底3,4通常由分隔器7隔開,而單元1則由通 常配備有填充孔之密封邊框8加以密封。液晶材料層2之典 型厚度譬如為:)毫米。電極5,5,之典型厚度為〇·2微米,而半 導體裝置(IC)20的厚度在本範例中亦約為〇 2微米。在圖1中 顯不分隔器7位於電極5’與積體電路2〇的位置處。和液晶材 料層2之厚度比較起來,電極與積體電路2〇的整體厚度可大 致略去不計。分隔器7之存在對顯示裝置的光電特性沒有任 何影響或幾乎沒有影響一特別是當選擇具有硬核心8與厚度 約為0.2微米之彈性封套9之分隔器時。 為了製造半導體裝置(電晶體或積體電路)2〇,採用了傳 -7 - 521391 A7 —_ __ B7 五、發明説明(5 ) 統技術。起始材料是半導體晶圓1〇(請見圖2,步驟ia,圖3) ’該晶圓宜為矽,有P型基底1 1,其上生長有輕微摻雜(1 〇 14 個原子/立方厘米)之n型晶膜層1 5。在此步驟之前,以晶膜 生長或擴散方式提供更濃重摻雜(約101 7個原子/立方厘米的 摻雜)之η型層13。其他的處理步驟(植入、擴散等)實現電晶 體、電子電路或其他功能單元於晶膜層15内。完成之後, 圖3 Α之範例的表面以諸如矽氧化物之絕緣層覆膜。接觸點 金屬化物1 7藉由半導體技術領域内通用的技術經由絕緣層 内的接觸孔提供。n型區域14(約1〇 17個原子/立方厘米摻雜) 同樣地藉著遮罩摻雜(在提供絕緣層16之前或之後)提供在電 晶體、電子電路(積體電路)或其他功能單元之間。 圖3B顯示圖3A的一種變體,其中電晶體、電子電路或其 他功能單元實現在SOI技術上,其中薄表面區域η嵌入絕緣 層19内。在圖3B之範例中,接觸金屬化物17直接提供在半 導體裝置的電晶體之接觸區域上。 接著,η型區域14經由遮罩(在電場的影響下)接受以氫氟 酸蝕刻處理。在此處理中,濃重摻雜之η型區域14以及位於 其下方之η型外延層13被等向性姓刻。但是輕微掺雜的η型 外延層1 5被非等向性蝕刻,結果經過某一段時間後,僅有 一小區域25維持在此層内(請見圖2,步驟p,圖3)。 但是電晶體、電子電路(1C)或其他功能單元仍然維持在 其原始界定的位置處。此類單元的普通圖樣一般以固定間 距製造。 在此處理之前、同時或之後,顯示裝置的基底3被提供以 ^紙張尺度適用中國國家標準(CNS) Α4規格(210X 297公發 1 和 "" " 521391 A7 _B7 五、發明説明(6 ) "~ " 包含一個或更多個電極5,的金屬化物圖樣(請見圖2,步驟 IIa,IIb)。在此範例中,基底3上的金屬化物圖樣之部分5,排 列-人序類似於半導體晶圓1 〇内電子電路(1C)2〇者(不同方向 上的相同間距)。 在後續步驟中,半導體晶圓10上下顛倒反轉,其中基底3 上的金屬氧化物圖樣5,正確地相對於電子電路(IC)2〇滑入半 導體晶圓10内(圖4),其後電氣接觸點實現在金屬化物圖樣 5與接觸點金屬化物17之間。為達此目的,譬如使用導體 膠21或非等向性導通接觸點於電極5,上。電子電路(1(:)2〇藉 著震動或不同方法從半導體晶圓1〇分離。然後獲得基底3 , 基底3配備有圖像電極5與積體電路2〇,積體電路2〇非常正 確地相對於圖像電極5對齊且彼此相對對齊(請見圖2中的步 驟ΙΠ)。此外,洞孔的減小僅由積體電路(或電晶體)的尺寸 決定。 - 而且當使用SOI技術時,各種電子電路(ic)^〇之間的首先 分離可藉由氫氟酸触刻處理或其他半導體技術中常見的方 法完成’積體電路接著也藉由震動或藉由另一種方法從基 底分離。 並非基底10的所有積體電路(電晶體)都在此步驟期間從 基底分離’因為金屬化物圖樣5 ’的間距p0 —般都遠大於積體 電路20的間距Pl與間距p2。這將在下文中參考圖5進一步解 釋。若基底3的尺寸約略相當於(或小於)由可分離積體電路 的區段22標示之區域尺寸,則僅有積體電路23(圖5中的黑 色積體電路)被分離並提供在基底上。 -9- 本纸張尺度適用中國國家標準<CNS) A4規格(210 X 297公釐) 521391 A7 _____ B7 五、發明説明(7 ) 右基底3大於可分離積體電路以圖式顯示的區段22,則積 體電路23(圖5中的黑色積體電路)首先被分離且提供在基底 10上的部分26上(請見圖6)。接著,鄰接的積體電路24(請見 圖5)被分離且提供在基底1〇上的部分27上。類似地,積體 電路20被提供在部分28, 29上。 顯不1置1接著以慣常的方法一若需要的話是藉著提供旋 轉基底内壁上之液晶材料的旋轉層一完成。分隔器7以及慣 常配置有填充洞孔的密封邊框8慣常提供在基底3, 5之間, 然後鑪裝置在本範例中填充液晶材料(圖2中的步驟〗 因為半導體裝置(IC)20是事先做好的,所以比起傳統的 多晶矽技術來說,可有更廣泛的電子功能實現於其中。值 得注意的是當使用單晶矽時,比起使用傳統矩陣結構來說 ,可旎貫現使用不同型式的顯示裝置架構才可能實現的功 月&。此種裝置30顯示於圖7中,該裝置是具有匯流排架構的 裝置。積體電路(半導體裝置)2〇經由連接線31,32(在本範例 中,線31連接至接地)連接至供應電壓,而線33,34供應資 訊與譬如時脈信號。如上文所述,因為要提供之積體電路 之位置事先已經知道,所以這可首先(在積體電路處理期間 或經由e-PROM技術)譬如提供位址暫存器及一個或更多個 資料暫存器。對某些積體電路(及相關的像素(群組)35)而言 ,位址被積體電路辨識且圖像資訊被儲存,之後圖像資訊 根據也要透過線3 3,3 4供應的指令加諸像素3 5。 圖8疋固疋至基底(圖2,步驟Ib)之半導體基底的電子顯微 鏡影像。 -10- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 521391 A7 B7 五、發明説明( 本發明的保護範嘴不侷限於上述具體實{列。如開頭的章 節中所陳述,像素也可藉由分離提供或以一總成方式提供 的(聚合物)發光二極體(LED)形成,而本發明也可應用到其 他顯不裝置上,譬如電漿顯示器、金屬箔顯示器與植基於 場發射、電光或電機械效應(可切換鏡)的顯示裝置。雖然諸 範例中陳述直角座標系統内的間距,位置也可在輻射座標 系統内或樹狀結構(不規則碎片形結構)内標示。如上文所述 者,間距也可為可變者。這使製造譬如圓形或橢圓形顯示 裝置成為可能。 諸範例陳述了已經存在之金屬化物圖樣5,上的積體電路 之直接電氣接觸。因為可分離積體電路的厚度很小,所以 其也可直接提供在基底3上,在該方法中被金屬化的洞孔被 使用触刻方法姓刻穿過層1 5。接著接觸金屬化物延伸跨越 積體電路與接達接觸金屬化物17之穿透金屬化的連接線接 觸(譬如經由絕緣層内的接觸洞孔)。 該等接觸點不一定要是電氣導通接觸點。在某些應用中 ,在接觸金屬化物17與金屬化物圖樣5,之間提供電容性耦 合疋很有用的’其方法譬如是提供薄絕緣層給二者之一或 二者都提供。 如起始章節中也提到的,本方法不侷限於顯示裝置。本 發明明顯地可應用到那些基底配置有功能群組的電子裝置( 感測器)。 或者如上文所述者,也可使用彈性基底(合成材料)(可穿 戴顯示器、可穿戴電子裝置)。 -11- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐〉 521391 A7 B7 五 、發明説明(9 ) 本發明歸於各個和每個新穎的獨特機能及獨特機能的各 個和每個組合。申請專利範圍中的參考編號不侷限其保護 範疇。使用 ''包含〃及其類似詞不排除申請專利範圍内陳 述元件以外元件之存在。在元件之前使用冠詞、、一個〃不 排除複數個此種元件的存在。 -12- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
Claims (1)
- 521391 A8 B8 C8 _____________D8 六、申請專利範園 " -—~ 1. 一種製造顯示裝置的方法,其中一基底配置有至少_個 像素與導體圖樣的群組且其中用以供應驅動電壓給像素 之半導體裝置固定至該基底,該方法包括下列步驟: 提供具有複數個在其表面上有電氣連接接觸點的半導 體裝置的半導體基底, 把在半導體基底表面區域内的半導體裝置彼此分離, 把電氣連接接觸點耦合至導體圖樣,及 接著把半導體裝置從半導體基底分離。 2. 如申請專利範圍第㈣之方法,其中該等電氣連接接觸點 的至少一部份以電氣導通方式連接至導體固樣。 3. —種製造顯不裝置的方法,,其中一基底配置有至少一 個像素的群組且其中用以供應驅動電壓給像素之半導體 裝置固定至該基底,該方法包括下列步驟·· 提供具有複數個在其表面上有電氣連接接觸點的半導 體裝置的半導體基底, 把在半導體基底表面區域内的半導體裝置彼此分離, 接著把半導體裝置從半導體基底分離,及 接著至少在該等半導體裝置的位置處以導體圖樣提供 給该基底並將電氣連接接觸點耦合至該導體圖樣。 4·如申請專利範圍第3項之方法,其中該等電氣連接接觸點 的至少一部份以電氣導通方式連接至導體圖樣。 5 ·如申請專利範圍第丨或3項之方法,其中該等半導體裝置 的間距在至少一個維向上與像素群組的間距相同。 6·如申请專利範圍第丨或3項之方法,其中每個半導體裝置 -13-521391 A8 B8 C8 __ D8 六、申請專利範圍 伴隨有複數個像素。 7·如申請專利範圍第6項之方法,其中半導體裝置包括像素 之驅動電子電路。 8. 如申請專利範圍第丨或3項之方法,其中半導體裝置係藉 著在半導體基底表面區域内做蝕刻處理而被分離。 9. 如申請專利範圍第1或3項之方法,其中半導體裝置被提 供在絕緣層(19)上的半導體層内且藉著蝕刻處理被分離。 10. 如申請專利範圍第1或3項之方法,其中基底是有彈性 的。 11. 一種製造電子裝置的方法,其中至少一個基底配置有包 含至少一個切換元件的功能群組’且其中用以供應驅動 電壓給該切換元件之半導體裝置固定至該基底,該方法 包括下列步驟: 以導體圖樣提供給該基底, 提供具有複數個在其表面上有電氣連接接觸點的半導 體裝置的半導體基底, 把在半導體基底表面區域内的半導體裝置彼此分離, 把電氣連接接觸點耦合至導體圖樣,及 接著把半導體裝置從半導體基底分離。 12·如申請專利範圍第11項之方法,其中該等電氣連接接觸 點的至少一部份以電氣導通方式連接至該導體圖樣。 13·—種製造電子裝置的方法,其中至少一個基底配置有包 含至少一個切換元件的功能群組,且其中用以供應驅動 電壓給該切換元件之半導體裝置固定至該基底,該方法 -14- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 521391 A8 B8 C8包括下列步驟: 提供具有複數個在其表面上有電氣連接接觸點的半導 體裝置的半導體基底, 把在半導體基底表面區域内的半導體裝置彼此分離, 接著把半導體裝置從半導體基底分離,及 以導體圖樣提供給該基底並將電氣連接接觸點耦合至 該導體圖樣。 14.如申請專利範圍第丨3項之方法,其中該等電氣連接接觸 點的至少一部份以電氣導通方式連接至導體圖樣。 15·如申請專利範圍第n或13項之方法,其中該等半導體 裝置的間距至少在一個維向上與該等功能群組的間距 相同。 -15- 本紙張尺度適用中*S家揉準(CNS) A4規格(210 X 297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP01200302 | 2001-01-26 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW521391B true TW521391B (en) | 2003-02-21 |
Family
ID=8179811
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW090127672A TW521391B (en) | 2001-01-26 | 2001-11-07 | Method of manufacturing a display device |
Country Status (7)
Country | Link |
---|---|
US (2) | US6790690B2 (zh) |
EP (1) | EP1358674A1 (zh) |
JP (1) | JP2004518177A (zh) |
KR (1) | KR20020092396A (zh) |
CN (1) | CN1230892C (zh) |
TW (1) | TW521391B (zh) |
WO (1) | WO2002059963A1 (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2829292B1 (fr) * | 2001-08-31 | 2004-09-10 | Atmel Grenoble Sa | Procede de fabrication de capteur d'image couleur avec substrat de support soude plot sur plot |
JP5022552B2 (ja) * | 2002-09-26 | 2012-09-12 | セイコーエプソン株式会社 | 電気光学装置の製造方法及び電気光学装置 |
US20060165143A1 (en) * | 2005-01-24 | 2006-07-27 | Matsushita Electric Industrial Co., Ltd. | Nitride semiconductor laser device and manufacturing method thereof |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4783594A (en) * | 1987-11-20 | 1988-11-08 | Santa Barbara Research Center | Reticular detector array |
US5362671A (en) * | 1990-12-31 | 1994-11-08 | Kopin Corporation | Method of fabricating single crystal silicon arrayed devices for display panels |
FR2684801B1 (fr) * | 1991-12-06 | 1997-01-24 | Picogiga Sa | Procede de realisation de composants semiconducteurs, notamment sur gaas ou inp, avec recuperation du substrat par voie chimique. |
DE4317721C1 (de) * | 1993-05-27 | 1994-07-21 | Siemens Ag | Verfahren zur Vereinzelung von Chips aus einem Wafer |
US5385632A (en) * | 1993-06-25 | 1995-01-31 | At&T Laboratories | Method for manufacturing integrated semiconductor devices |
US6448944B2 (en) * | 1993-10-22 | 2002-09-10 | Kopin Corporation | Head-mounted matrix display |
US5858814A (en) * | 1996-07-17 | 1999-01-12 | Lucent Technologies Inc. | Hybrid chip and method therefor |
JP4126747B2 (ja) * | 1998-02-27 | 2008-07-30 | セイコーエプソン株式会社 | 3次元デバイスの製造方法 |
KR100298205B1 (ko) * | 1998-05-21 | 2001-08-07 | 오길록 | 고집적삼색발광소자및그제조방법 |
US6214733B1 (en) * | 1999-11-17 | 2001-04-10 | Elo Technologies, Inc. | Process for lift off and handling of thin film materials |
JP2003077940A (ja) * | 2001-09-06 | 2003-03-14 | Sony Corp | 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法 |
-
2001
- 2001-11-07 TW TW090127672A patent/TW521391B/zh not_active IP Right Cessation
- 2001-12-20 KR KR1020027012536A patent/KR20020092396A/ko not_active Application Discontinuation
- 2001-12-20 CN CNB01807197XA patent/CN1230892C/zh not_active Expired - Fee Related
- 2001-12-20 WO PCT/IB2001/002688 patent/WO2002059963A1/en not_active Application Discontinuation
- 2001-12-20 JP JP2002560192A patent/JP2004518177A/ja active Pending
- 2001-12-20 EP EP01273478A patent/EP1358674A1/en not_active Withdrawn
-
2002
- 2002-01-18 US US10/052,342 patent/US6790690B2/en not_active Expired - Fee Related
-
2004
- 2004-02-26 US US10/787,674 patent/US7067338B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004518177A (ja) | 2004-06-17 |
WO2002059963A1 (en) | 2002-08-01 |
US20020102757A1 (en) | 2002-08-01 |
US7067338B2 (en) | 2006-06-27 |
KR20020092396A (ko) | 2002-12-11 |
CN1419711A (zh) | 2003-05-21 |
US6790690B2 (en) | 2004-09-14 |
CN1230892C (zh) | 2005-12-07 |
EP1358674A1 (en) | 2003-11-05 |
US20040175869A1 (en) | 2004-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI282019B (en) | Liquid crystal display device and manufacturing method thereof | |
CN100535966C (zh) | 平板显示器及其制造方法 | |
CN1921095B (zh) | 半导体芯片、显示屏板及其制造方法 | |
EP2037434B1 (en) | Tft substrate, display panel and display device provided with such tft substrate, and tft substrate manufacturing method | |
US6593978B2 (en) | Method for manufacturing active matrix liquid crystal displays | |
KR101016291B1 (ko) | 액정표시장치 및 그의 제조방법 | |
CN103413820A (zh) | 可挠式显示面板及其制造方法 | |
CN110610948B (zh) | 阵列基板及显示装置 | |
CN1821839A (zh) | 显示装置及其制造方法 | |
CN1940683A (zh) | 液晶显示器件的阵列基板及其制造方法 | |
KR100724831B1 (ko) | 액티브 매트릭스 기판과 그 제조 방법 | |
TW521391B (en) | Method of manufacturing a display device | |
CN110265432A (zh) | 显示面板及其制作方法、显示装置 | |
TW516222B (en) | Display device | |
CN107390440A (zh) | 显示装置 | |
JP3073462B2 (ja) | 電気化学的エッチング方法を用いるsoi型半導体素子の製造方法およびこれを用いた能動駆動液晶表示装置の製造方法 | |
CN108535926A (zh) | 显示面板及显示装置 | |
KR20040048206A (ko) | 화소전극을 이용한 액정표시장치 패널의 화소부 주변회로연결구조 및 그 방법 | |
CN1615501A (zh) | 显示区域被分成像素组、每个组都被提供有画面缩放装置的显示器件 | |
KR20090068753A (ko) | 액정표시장치용 어레이 기판 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |