KR20040048206A

KR20040048206A - 화소전극을 이용한 액정표시장치 패널의 화소부 주변회로연결구조 및 그 방법

Info

Publication number: KR20040048206A
Application number: KR1020020075995A
Authority: KR
Inventors: 김병구; 홍순광; 황한욱
Original assignee: 엘지.필립스 엘시디 주식회사
Priority date: 2002-12-02
Filing date: 2002-12-02
Publication date: 2004-06-07

Abstract

본 발명은 액정표시장치에 관한 것으로서, 보다 상세하게는 고해상도 모델로의 설계를 가능하게 하는 회로구조와 그 실현방법에 관한 것이다.

액정표시장치는 화소부를 구비하고 있으며, 상기한 화소부는 정전기방지회로와, 액정패널 검사를 위한 바이어스 인가용 스위칭회로 등의 주변회로들을 데이터라인에 구비하고 있다. 상기한 주변회로들은 고해상도 액정 모델로의 설계에 있어서 화소핏치를 줄일 수 없게 하는 문제점으로 작용하고 있다. 본 발명은 상기한 문제점을 해결하기 위해 화소전극(ITO)을 이용해 액정 패널의 화소부의 외부에 구비되는 주변회로 블록끼리 연결함으로써 주변회로의 배치를 화소부 주변 어디에나 배치 가능하게 하고 있는 바, 이는 두 회로블록간의 연결이 동일 수직라인 상에 구현되더라도 전기적으로 독립적인 배선구조를 설계할 수 있으며, 또한 기존의 공정설비 및 별도 공정의 추가 없이 보다 실현 가능한 장점이 있다.

Description

화소전극을 이용한 액정표시장치 패널의 화소부 주변회로 연결구조 및 그 방법{Circuit connecting line using ITO}

본 발명은 액정표시장치에 관한 것으로서, 보다 상세하게는 고해상도를 지양하는 액정표시장치의 보다 개선된 회로구조에 관한 것이다.

최근 정보화 사회로 시대가 급진전함에 따라, 대량의 정보를 처리하고 이를 표시하는 디스플레이(display)분야가 발전하고 있다.

근래까지 브라운관(cathode-ray tube ; CRT)이 표시장치의 주류를 이루고 발전을 거듭해 오고 있으나, 최근 들어 소형화, 경량화, 저소비전력화 등의 시대상에 부응하기 위해 평판표시소자(flat panel display)의 필요성이 대두되었다. 이에 따라 색 재현성이 우수하고 박형인 박막 트랜지스터형 액정 표시소자(Thin film transistor-liquid crystal display ; 이하 TFT-LCD라 한다)가 개발되었다.

TFT-LCD의 동작을 살펴보면, 박막 트랜지스터에 의해 임의의 화소(pixel)가스위칭 되면, 스위칭된 임의의 화소는 하부광원의 빛을 투과할 수 있게 한다.

상기 스위칭 소자는 반도체층을 비정질 실리콘으로 형성한, 비정질 실리콘 박막 트랜지스터(amorphous silicon thin film transistor ; a-Si:H TFT)가 주류를 이루고 있다. 이는 비정질 실리콘 박막이 저가의 유리기판과 같은 대형 절연기판 상에 저온에서 형성하는 것이 가능하기 때문이다.

그러나, 상기 비정질 실리콘 TFT를 사용하는 TFT-LCD는 CRT와 비교해서 저 소비전력의 우위를 가지고 있으나, 가격이 높은 단점이 있다. 이는 TFT-LCD를 구동하기 위해서는 구동회로가 사용되는데, 상기 구동회로의 가격이 높기 때문이다.

즉, 다시 말해, 현재 휴대용 컴퓨터 등에 널리 사용되고 있는 TFT-LCD는 도 1의 예시와 같이, 일반적으로 비정질 실리콘으로 제작된 화소 배열(pixel array) 기판에 단결정 실리콘(single crystal silicon)으로 제작된 구동 고밀도 집적회로(Large scale integration ; 이하 LSI이라 한다)를 TAB(Tape automated bonding) 등의 방법으로 연결하여 구동한다. 그러나 이와 같은 방식은 SXGA(super extended graphic array ; 1280×1024×3의 해상도를 가짐)와 같은 고해상도의 디스플레이를 구현함에 있어서 pixel array 기판과 구동 LSI의 연결에 최소한 1280×3 + 1024 개의 리드(lead)가 필요함을 의미하고, 이는 제조 공정상의 어려움을 가져올 수 있을 뿐만 아니라, TFT-LCD의 신뢰성(reliability)과 수율을 저하시킬 수 있다.

또한, 구동 LSI의 가격이 높기 때문에, 전체적으로 TFT-LCD 가격의 상승 요인이 된다.

근래에는 상술한 문제점을 해결하기 위해 TFT-LCD에 사용되는 스위칭 소자의 반도체층을 폴리(다결정)실리콘(Poly-Si)으로 사용하는 방법이 개발되어, 다결정 실리콘 TFT-LCD의 경우 화소 배열(pixel array)기판의 박막 트랜지스터와 구동회로를 동일 기판 상에서 모두 폴리실리콘으로 제작함으로써 도 2의 예시도와 같이, 구동회로가 집적된 TFT-LCD를 제작할 수 있게 되어 비정질 실리콘 TFT-LCD와 같이 화소 배열(pixel array) 기판과 구동회로를 연결하는 별도의 과정이 불필요하게 되었다.

그러나 상기와 같은 폴리실리콘을 이용한다 하더라도 액정표시장치는 도 3과 같은 기본 형태를 유지하고 있는데, 도 3은 일반적인 COG(Chip on glass) 타입 또는 TCP(Tape carrier package) 패키징방법을 이용한 액정 패널의 간략구조 평면도이다.

전체 패널은 각 TFT픽셀이 어레이되어 있는 화소부(100)와, 게이트드라이버-IC(이하 게이트드라이버)(210)와 소스드라이버-IC(이하 데이터드라이버)(220)가 장착된 패드부(200), 상기 화소부 주변에 구성된 주변회로부(A)(B)로 크게 나누어 볼 수 있다.

상기 주변회로부(A)(B)는 상기 화소부(100)의 주변, 즉 B/M(Black matrix) 하부에 구성되는데, 도 4의 회로도와 같이, 여러 가지 목적을 위한 회로들로써 예를 들면, 정전기방지회로(ESD), 화소 및 회로에 대한 바이어스 인가를 위한 신호인가용회로블록 또는 On-Off 점등검사를 위한 신호인가용회로블록 등이 있다.

도 4에서는 이러한 신호인가용회로블록과 연결되어 검사를 위해 각각의 TFT픽셀에 바이어스를 인가할 수 있도록 하는 스위칭TFT(320)가 구성된 회로를 예시하고 있다.

상기 도 4의 회로를 좀 더 상세히 도시한 도면이 도 5로써, 일반적으로 액정표시장치의 고해상도 모델의 설계에 있어서, 화소부(100)와 연결되는 주변회로(310)(320)의 설계는 고해상도를 지양할수록 상기 각 픽셀간의 간격, 즉 화소핏치(pitch)는 더욱더 협소해지기 마련이다.

따라서 도 5에 도시된 것처럼, 화소부(100) 각각의 픽셀의 데이터라인 끝단의 일 노드(Q)에 병렬 구성되는 정전기방지회로(310)와 스위칭TFT(320)와 같은 주변회로는 고해상도 모델의 설계에 따른 단위화소 핏치가 더욱 줄어들수록 그 설계에 어려움이 가중되는 것이 사실이다.

본 발명은 상기와 같은 문제점을 해결하기 위해, 고해상도 모델의 파인핏치(Fine pitch)를 가지는 설계영역에서 각 화소의 데이터라인 사이에 구성되는 주변회로가 차지하는 영역을 더욱 감소시킬 수 있는 회로구조와 그 실현방법을 제시하는데 목적이 있다.

도 1은 비정질 실리콘을 이용해 제작된 TFT-LCD 패널의 외형예시도

도 2는 폴리실리콘을 이용해 제작된 TFT-LCD 패널의 외형예시도

도 3에서는 일반적인 COG타입 또는 TCP패키징방법을 이용한 패널의 간략구조 평면도

도 4는 액정표시장치의 화소부 주변에 구성되는 회로들을 도시한 회로도

도 5는 도 4를 더욱 상세히 도시한 상세회로도

도 6은 본 발명에 따른 화소전극을 이용한 액정표시장치 패널의 화소부 주변회로 연결구조 및 그 방법에 의해 실현된 고해상도 모델의 화소부 주변회로의 설계 예시를 도시한 도면

도 7은 본 발명에 따른 화소전극을 이용한 액정표시장치 패널의 화소부 주변회로 연결방법을 도시한 흐름도

도 8은 본 발명에 따른 화소전극을 이용한 액정표시장치 패널의 화소부 주변회로 연결방법을 이용하여 구성가능한 화소부 주변회로 배치를 설명하기 위한 도면

<도면의 주요부분에 대한 부호의 설명>

A,B,C,D : 주변회로부L : 회로 배선

Q : 노드100 : 화소부

200 : 패드부210 : 게이트드라이버

220 : 데이터드라이버310 : 정전기방지회로, 제1회로

320 : 스위칭TFT, 제2회로

상기와 같은 목적을 달성하기 위해, 본 발명은 게이트단자와 ,소스단자와, 드레인단자를 가진 다수의 전계효과트랜지스터와, 일단이 데이터드라이버와 연결되고 데이터클럭 신호를 상기 각 소스단자로 입력하기 위한 다수의 데이터라인과, 일단이 게이트드라이버와 연결되어 게이트신호를 상기 각 게이트단자로 입력하기 위한 다수의 게이트라인을 구비한 액정표시장치 패널의 화소부에서, 상기 각 데이터라인의 타끝단 동일 노드에 병렬연결되는 제1회로 및 제2회로에 대한 연결구조로서,

상기 데이터라인의 타끝단과 금속배선을 이용해 전기적으로 연결되는 제1회로와; 상기 데이터라인의 타끝단과 화소전극(ITO)을 이용해 전기적으로 연결되는 제2회로를 특징으로 하는 액정표시장치 패널의 화소부 주변회로 연결구조를 제안하고. 이를 실현하기 위한 방법으로써, 상기 액정표시장치 패널에서 상기 제1회로와 제2회로에 대한 배치를 결정하는 단계와; 상기 데이터라인 타끝단과 화소전극(ITO)을 이용해 연결될 제2회로와의 배선을 패터닝하는 단계와; 상기 패터닝된 회로배선패턴을 화소전극(ITO) 패터닝에 추가하는 단계와; 상기 회로배선패턴이 추가된 화소전극(ITO)을 액정표시장치 패널에 형성하는 단계와; 상기 화소전극(ITO)으로 형성된 회로배선과 상기 제2회로를 연결하는 단계를 포함하는 액정표시장치 패널의 화소부 주변회로 연결방법을 제시한다.

이하 본 발명에 따른 화소전극을 이용한 액정표시장치 패널의 화소부 주변회로 연결구조 및 그 방법에 대해 첨부된 도면과 함께 설명한다.

도 6은 본 발명에 따른 화소전극을 이용한 액정표시장치 패널의 화소부 주변회로 연결구조 및 그 방법에 의해 실현된 고해상도 모델의 화소부 주변회로의 설계 예시를 도시한 도면으로써, 데이터드라이버(220)에 일단이 연결되어 연장되는 데이터라인의 타끝단의 일 노드(Q)와 전기적으로 연결되는 제1회로, 즉 정전기방지회로(310)와, 상기 노드(Q)에 라인(L)을 통해 상기 제1회로와 병렬연결되는 제2회로, 즉 스위칭TFT(320)의 구성에 있어서 상기 도 5의 구조에 비해 보다 고해상도의 화소구조를 실현할 수 있음을 알 수 있다.

이는 상기 스위칭TFT(320)로 표현된 제2회로를 통상의 배선 재료인 금속을 이용하지 않고 화소전극 재료인 ITO(Indium Tin Oxide)를 이용해 구성하여 실현한 회로구조이다.

상기한 배선재료인 ITO는 비저항에 높기 때문에 배선재료로 잘 사용하지 않으나 상기한 실시예의 경우, 그 배선거리가 짧고 또한 ITO자체의 저항값이 회로기능에 장애가 되지 않기 때문에 배선재료로 충분히 사용가능한 것이다.

상기한 바와 같이 상기 노드(Q)단에 2개의 회로가 병렬 연결되어 구성될 경우, 제1회로 블록은 상기 노드(Q)와 통상의 금속배선을 통한 전기적 연결을 수행하고, 또 다른 제2회로 블록는 상기 화소부(100)의 고해상도 모델 실현을 위한 화소핏치의 감소를 위해 금속이 아닌 화소전극(ITO)을 이용해 라인(L)의 배선을 수행한다. 즉, 두 회로 블록간의 연결에 ITO가 연결배선으로 사용되는 것이다.

이러한 방법은 상기 화소전극의 패턴설계시에 상기한 제2회로의 배선 패턴을 추가함으로써 구현 가능하며, 상기한 화소전극(ITO) 배선은 액정표시장치 패널 상판의 B/M(Black matrix) 하부에 위치하고 투명하기 때문에 상기 제1회로의 금속배선과는 전기적으로 연결되지 않으며 또한 액정의 구동에 있어서도 영향을 미치지 않느다.

도 7은 본 발명에 따른 화소전극을 이용한 액정표시장치 패널의 화소부 주변회로 연결방법을 도시한 흐름도로서, 먼저 상기 액정표시장치 패널 상에서 데이터드라이버의 끝단 노드(Q)에 구성될 상기 제1회로(310)와 제2회로(320)에 대한 배치를 결정한다.(S1) 이는 고해상도 액정표시장치의 설계에 따른 주변회로의 설계시 도 8과 같이, 화소부(100) 주변 (A),(B),(C),(D)의 어느 위치에나 배치가 가능하다.

다음으로, 상기 데이터라인 타끝단과 화소전극(ITO)을 이용해 연결될 제2회로와의 배선을 패터닝하게 되는데(S2), 상기 도 8의 (A),(B),(C),(D) 중 임의의 영역에 배치된 회로들에 대해 2개의 회로가 동일 노드에 연결될 경우 제1회로와 제2회로는 그 배선의 중첩에 상관없이 설계할 수 있다.

상기 패터닝된 제2회로의 회로배선패턴은 화소전극(ITO) 패턴의 설계시에 추가되어 설계된다.(S3)

이후 상기 회로배선패턴이 추가된 화소전극(ITO)을 액정표시장치 패널에 형성하고(S4), 마지막으로 상기 화소전극(ITO)으로 형성된 회로배선과 상기 제2회로를 TCP등을 이용해 전기적으로 연결하게 된다.(S5)

상기와 같이 설명한 본 발명에 따른 화소전극을 이용한 화소부 주변회로 연결구조 및 그 연결방법은 고해상도 모델의 액정표시장치 설계에 있어서 보다 효율적인 회로구조의 설계를 가능하게 하는 장점이 있다.

본 발명에 따라 두 회로블록간의 연결이 동일 수직라인 상에 구현되더라도 전기적으로 독립적인 배선구조를 설계할 수 있으며, 또한 기존의 공정설비 및 별도 공정의 추가 없이 보다 실현 가능한 장점이 있다.

Claims

게이트단자와, 소스단자와, 드레인단자를 가진 다수의 전계효과트랜지스터와, 일단이 데이터드라이버와 연결되고 데이터클럭 신호를 상기 각 소스단자로 입력하기 위한 다수의 데이터라인과, 일단이 게이트드라이버와 연결되어 게이트신호를 상기 각 게이트단자로 입력하기 위한 다수의 게이트라인을 구비한 액정표시장치 패널의 화소부에서, 상기 각 데이터라인의 타끝단 동일 노드에 병렬연결되는 제1회로 및 제2회로에 대한 연결구조로서,

상기 데이터라인의 타끝단과 금속배선을 이용해 전기적으로 연결되는 제1회로와;

상기 데이터라인의 타끝단과 화소전극(ITO)을 이용해 전기적으로 연결되는 제2회로

를 특징으로 하는 액정표시장치 패널의 화소부 주변회로 연결구조
게이트단자와 ,소스단자와, 드레인단자를 가진 다수의 전계효과트랜지스터와, 일단이 데이터드라이버와 연결되고 데이터클럭 신호를 상기 각 소스단자로 입력하기 위한 다수의 데이터라인과, 일단이 게이트드라이버와 연결되어 게이트신호를 상기 각 게이트단자로 입력하기 위한 다수의 게이트라인을 구비한 액정표시장치 패널의 화소부에서, 상기 데이터라인의 타끝단과 금속배선을 이용해 전기적으로 연결되는 제1회로와; 상기 제1회로와 병렬연결되고 상기 데이터라인의 타끝단과 화소전극(ITO)을 이용해 전기적으로 연결되는 제2회로를 특징으로 하는 액정표시장치 패널의 화소부 주변회로 연결구조를 실현하기 위해,

상기 액정표시장치 패널에서 상기 제1회로와 제2회로에 대한 배치를 결정하는 단계와;

상기 데이터라인 타끝단과 화소전극(ITO)을 이용해 연결될 제2회로와의 배선을 패터닝하는 단계와;

상기 패터닝된 회로배선패턴을 화소전극(ITO) 패턴에 추가하는 단계와;

상기 회로배선패턴이 추가된 화소전극(ITO)을 액정표시장치 패널에 형성하는 단계와;

상기 화소전극(ITO)으로 형성된 회로배선과 상기 제2회로를 연결하는 단계

를 포함하는 액정표시장치 패널의 화소부 주변회로 연결방법