KR20020092396A - 디스플레이 디바이스 제조 방법 - Google Patents

디스플레이 디바이스 제조 방법 Download PDF

Info

Publication number
KR20020092396A
KR20020092396A KR1020027012536A KR20027012536A KR20020092396A KR 20020092396 A KR20020092396 A KR 20020092396A KR 1020027012536 A KR1020027012536 A KR 1020027012536A KR 20027012536 A KR20027012536 A KR 20027012536A KR 20020092396 A KR20020092396 A KR 20020092396A
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor
electrical connection
semiconductor device
conductor pattern
Prior art date
Application number
KR1020027012536A
Other languages
English (en)
Inventor
헤르베르트 리프카
프레디 로제봄
레네 예이. 헤. 엘프링크
마르크 떼. 요한손
Original Assignee
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리케 필립스 일렉트로닉스 엔.브이.
Publication of KR20020092396A publication Critical patent/KR20020092396A/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

IC(20)는 반도체 기판(10)으로부터 거의 분리되며, IC는 이 기판 위에/안에 형성된다. 후속적으로, 기판은 결정(crystal)의 위치에서 접착제(glue)(21)를 구비한 기판 {캐리어(carrier)}(3)상에 뒤집혀 위치한다. 캐리어에 결정을 부착한후, 반도체 기판은 제거되고 결정은, 예컨대 열과 행의 교차지점에서, 캐리어에 부착된 체 남아있다. 분리된 결정은 TFT(간단한 AM 어드레싱)를 포함할 수 있고 또한 더 복잡한 전자장치(electronics)(메모리에서의 픽셀 주소 + 식별)를 포함할 수 있다.

Description

디스플레이 디바이스 제조 방법{METHOD OF MANUFACTURING A DISPLAY DEVICE}
논문 "완전한 집적된 전자회로(fully integrated electronic)를 구비한 플렉서블 디스플레이"(2000년 9월 SID 국제 디스플레이 회의, 페이지 415 내지 418)는, 액체 현탁액에서 독특하게 형성된 반도체 디바이스가 기판을 가로질러 통과해서 기판의 상응하게 형성된 "개구부" 즉 만입부(indentation)에 도달하는, 처리를 설명한다. 반도체 디바이스는 표준 기술에 의해 제조된 IC이다. IC가 제공된 이후에, 픽셀과의 연결이 설정된다.
이러한 경우에 발생하는 문제는, IC를 제공하기 위해서, 상당한 허용 오차가 고려되어야 한다는 사실이다. 말하자면, 반도체 디바이스(IC)는 만입부 안으로 미끄러지듯 움직여야 할 뿐만 아니라, 특정 두께(약 50 마이크로미터인)도 가져야 한다. 반드시 모든 IC가 하나의 동일한 웨이퍼로부터 나오지는 않기 때문에 이로 인한 두께의 변동 및 "개구부" 나 만입부의 깊이에 있어서의 기판 표면에서의 나타난 변동에 좌우되어, 수 마이크로미터에 달할 수 있는 기판상에 제공된 전기-광학 층의 두께에서 변동이 발생하게 된 것이다. 특히, 예컨대, (S)TN 효과와 같은, 두께-감지 효과가 사용될 때, 이것은 원치 않는 변색(discoloration) 및 비-균일 스위칭 특성을 유발한다.
IC 배치동안의 부정확성이 또한 고려되어야 한다. IC가 "만입부 안으로 미끄러질" 때, 만입부내의 임의의 위치에서 궁극적인 목적지를 발견할 수 있다, 결과적으로, 만입부는, 반도체 디바이스(IC)보다 훨씬 많은 공간을 점유하고, 이는 특히 투명 디스플레이 디바이스에서, 개구부를 희생시킨다. 이 부정확한 배치의 경우에 IC와 만족스럽게 접촉하는 것을 가능케 하기 위해서, 이러한 IC는 큰 접점 표면을 구비해야 하며, 이는 IC 표면 영역을 희생시키며 이 기술이 매우 비용이 많이 드는 것처럼 보이게 한다.
다른 문제는, 만입부의 깊이 변화에 관련된, 반도체 디바이스(IC)의 두께 변화이어서 그 결과 최종 표면 영역(기판의 공통 표면 영역)에서 로컬 두께 변화가발생한다는 것이다. 제시된 디바이스 내에 연장된 도체 트랙들은 내장된 반도체 디바이스를 가로지르며, 그 결과 파손의 위험이 크다.
본 발명은, 기판은 적어도 하나의 픽셀 그룹 및 도체 패턴을 구비하고, 이 픽셀에 구동 전압을 제공하기 위한 반도체 디바이스가 기판에 고정되는, 디스플레이 디바이스를 제조하는 방법에 관한 것이다.
이러한 능동 매트릭스 디스플레이 디바이스의 예는 랩탑 컴퓨터 및 오거나이저(organizer)에서 사용되는 TFT-LCD 또는 AM-LCD 이지만, 또한 GSM 전화에서 점점 더 광범위하게 적용됨을 알 수 있다. 예컨대, LCD 대신에 폴리머(polymer) LED 디스플레이 디바이스가 사용될 수 있다.
더 일반적으로, 본 발명은, 적어도 하나의 기판이 적어도 하나의 스위칭 소자를 포함하는 기능성 그룹을 구비하고, 이 스위칭 소자에 구동 전압을 제공하기 위한 반도체 디바이스가 기판에 고정되는, 전자 디바이스를 제조하는 방법에 관한 것이다.
도 1은 본 발명에 따른 디스플레이 디바이스 일부의 개략적 단면도.
도 2는 본 방법의 흐름도를 개략적으로 도시하는 도면.
도 3a, 도 3b 및 4는 도 1의 디스플레이 디바이스를 제조하는 동안의 개략적 단계를 도시하는 도면.
도 5 및 6은 도 1의 디스플레이 디바이스를 제조하는 동안의 반도체 기판 및 디스플레이 디바이스의 기판을 개략적으로 도시하는 도면.
도 7은 본 발명에 따른 디스플레이 디바이스의 가능한 실시예의 전기적 등가를 도시하는 도면.
도 8은 기판에 디스플레이 디바이스를 고정하기 위한 반도체 기판의 전자-현미경 이미지를 도시하는 도면.
이를 위해서, 본 발명에 따른 반도체 기판은 표면에 전기 연결 접점을 가지는 복수의 반도체 디바이스를 구비하며 ,이 반도체 디바이스는 반도체 기판의 표면 영역에서 상호 분리되고 그 전기 연결 접점은 (전기적으로 전도하는 방법으로) 도체 패턴에 연결되며, 이후 반도체 디바이스는 반도체 기판으로부터 분리된다.
반도체 디바이스(IC)는, 이 디바이스를 기판에 고정시키는 동안 반도체 표면상에서처럼 각각에 대해서 유사하게 위치하기 때문에, IC는 매우 정확한 피치(pitch)로 제공된다. 이것은 픽셀의 매트릭스-형태의 구성에서처럼, 한 방향으로 일정한 피치일 수 있다. 피치는 대안적으로 가변적일 수 있다.
게다가, 이러한 고정 방법 때문에, 능동 소자가 실현될 수 있는 반도체 기판의 일부 표면 영역만이 디스플레이 디바이스의 기판상에 제공될 수 있다. 이러한 부분은 (1 마이크로미터보다 작은) 무시해도 좋은 두께를 가지기 때문에, 상기 두께에 민감한 효과는 발생하지 않는다. 확실히 탄성 엔벨로프(elastic envelope)를 가진 스페이서(spacer)가 선택될 때, IC 위치에서의 스페이서 존재는 액정 층의 유효 두께 및 이로 인한 디스플레이 디바이스의 동작에 어떠한 영향조차도 미치지 않거나 거의 미치지 않는다.
다른 이점은, IC는 픽셀의 위치에서 이제 구동 전자회로를 포함할 수 있다는 것이다. 이는 커다란 디자인의 자유를 제공한다.
예컨대, 반도체 디바이스는, 반도체 기판의 표면 영역에서의 에칭 처리에 의해서 분리된다. 대안적인 방법에서, 반도체 디바이스는 절연층상의 반도체 층에 제공되며(SOI 기술), 전형적으로 0.2 마이크로미터의 두께를 가지는 이 반도체 층에서 에칭 처리에 의해 분리된다. 결과는 완성된 디스플레이 디바이스에서 이 반도체 디바이스는 액정 층의 유효 두께와 비교해서 (1 마이크로미터보다 작은) 무시해도 좋은 두께를 가짐으로 해서, 상기 두께에 민감한 효과는 IC 위치에 스페이서가 존재하더라도 발생하지 않는다는 것이다. 더욱이, IC는 이제 탁월한 정확성으로 그리고 특별히 주의할 필요없이 위치될 수 있다. 접점 표면은 이제 상당히 더 작아질 수 있으며, 이는 더 적은 IC 표면을 점유한다.
본 발명의 이러한 양상 및 다른 양상은 이후에 설명되는 실시예로부터 명료하며 실시예를 참조하여 설명될 것이다.
도면은 개략적이며 축척에 맞게 도시되지 않았다. 유사한 소자는 일반적으로 동일한 참조 번호에 의해 지시된다.
도 1은, (ITO 또는 금속) 전극(5,6)을 구비한, 예컨대 유리 또는 합성 물질(synthetic material)로 이루어진 두 기판(3,4)사이에 존재하는 액정 물질(2)을 가진 광-변조 셀(1)의 일부 개략적 단면도이다. 중간 전기-광학 층과 함께, 일부 전극 패턴은 픽셀을 한정한다. 필요하다면, 디스플레이 디바이스는 기판의 내부 벽(inner wall)상에 액정 물질을 배향하는 (미도시된) 배향 층을 포함한다. 액정 물질은, 예컨대 포지티브 광학 이방성 및 포지티브 유전체 이방성을 가지는 {트위스트(twisted)} 네마틱 물질일 수 있지만, 또한 STN 효과, 바이스테이블 효과(bistable effect), 키랄 네마틱 효과(chiral nematic effect) 또는 PDLC 효과를 이용할 수 있다. 기판(3,4)은 스페이서(7)에 의해 관례적으로 이격되며, 셀은, 관례적으로 주입 개구부(filling aperture)를 구비한 밀봉 테(sealing rim)(8)로 밀봉된다. 액정 물질(2) 층의 전형적 두께는, 예컨대, 5 마이크로미터이다. 전극(5,5')은 0.2 마이크로미터의 전형적 두께를 가지며, 반도체 디바이스(IC)(20)의 두께 또한 본 실시예에서 약 0.2 마이크로미터이다. 도 1에서, 스페이서(7)는 전극(5') 및 IC(20)의 위치에 도시된다. 전극 및 IC(20)의 전체 두께는 액정 물질(2) 층의 두께와 비교해서 실질적으로 무시해도 좋다. 특히 약 0.2 마이크로미터의 두께를 가지는 하드 코어(hard core)(8) 및 탄성 엔벨로프(9)를 구비한 스페이서가 선택될 때, 스페이서(7)의 존재는 디스플레이 디바이스의 광-전기 특성에 어떠한 영향도 미치지 않거나 거의 영향을 미치지 않는다.
반도체 디바이스(트랜지스터 또는 IC)(20)을 제조하기 위해서, 종래의 기술이 이용된다. 출발 물질은 반도체 웨이퍼(10)이며(도 2의 단계 Ia, 도 3 참조), 바람직하게는 (1014atoms/cm3인) 약한 도핑(weak doping)을 가지는 n-타입 에피택셜 층(epitaxial layer)이 성장하는 p-타입 기판(11)을 가진 실리콘이다. 이 단계이전에, (약 1017atoms/cm3인) 더 진하게 도핑된 n-타입 층(13)은 에피택셜 성장 또는 확산에 의해 제공된다. {주입(implantation), 확산, 등과 같은} 다른 처리 단계는 트랜지스터, 전자 회로 또는 에피택셜 층(15)에서의 다른 기능성 유닛을 실현한다. 완료 후, 도 3a의 예에서의 표면은 실리콘 산화물과 같은 절연 층으로 도포된다. 접점 금속부(contact metallization)(17)는, 반도체 기술에서 통상적인, 기술에 의해 절연 층에 접점 개구부를 통해 제공된다. (약 1017atoms/cm3으로 도핑된) n-타입 영역(14)은 {절연 층(16)을 제공하기 전 또는 이후} 마스크 도핑(masked doping)에 의해 마찬가지로 트랜지스터, 전자 회로(IC) 또는 다른 기능성 유닛사이에 제공된다.
도 3b는, 얇은 표면 영역(15)이 절연 층(19)에 내장되는 SOI 기술에서 트랜지스터, 전자 회로 또는 다른 기능성 유닛이 실현되는, 도 3a의 변형을 도시한다.도 3b의 예에서, 접점 금속부(17)는 반도체 디바이스의 트랜지스터의 접점 영역상에 직접적으로 제공된다.
후속적으로, n-타입 영역(14)은 (전계의 영향하에) 마스크를 통해서 HF로 에칭 처리를 받는다. 이 처리에서, 밑에 있는 n-타입 에피택셜 층(13)뿐만 아니라, 진하게 도핑된 n-타입 영역(14)은 등방성으로(isotropically) 에칭된다. 그러나, 약하게 도핑된 n-타입 에피택셜 층(15)은 이방성으로(anisotropically) 에칭되어, 주어진 기간이후, 단지 작은 영역(25)만이 이 층에 남는다(도 2의 단계 Ib, 도 3 참조).
그러나, 트랜지스터, 전자 회로(IC) 또는 다른 기능성 유닛은 여전히 초기에 한정된 제 위치에 있다. 이러한 유닛의 규칙적인 패턴은 고정된 피치에서 일반적으로 제조된다.
이 처리 이전, 동시에, 또는 이후, 디스플레이 디바이스의 기판(3)은 (또한 한정된 위치에서) 하나이상의 전극(5')을 포함할 금속부 패턴을 구비한다(도 2, 단계 IIa, IIb). 이 예에서, 기판(3)상의 금속부 패턴의 부분(5')은 반도체 웨이퍼(10)에서의 전자 회로(IC)(20)처럼 (다른 방향에서 동일한 피치로) 유사하게 배열된다.
후속 단계에서, 반도체 웨이퍼(10)는 뒤집혀지며 ,여기서 기판(3)상의 금속부 패턴(5')는 반도체 웨이퍼(10)(도 4)의 전자 회로(IC)(20)에 대하여 정확하게 정렬되며, 그 이후 전기적 접점이 금속부 패턴(5')과 접점 금속부(17)사이에 실현된다. 이를 위해, 예컨대 전도성 접착제(21) 또는 전극(5')상의 이방성의 전도성 접점이 이용된다. 전자 회로(IC)(20)는 진동 또는 다른 방법에 의해 반도체 웨이퍼(10)로부터 분리된다. 화상 전극(5)에 대하여 및 서로에 대하여 양쪽 모두 매우 정확하게 정렬되는 화상 전극(5) 및 IC(20)를 구비한, 기판(3)이 이후 얻어진다(도 2의 단계 III). 더욱이, 개구부의 감소는 IC(또는 트랜지스터)의 크기(dimension)에 의해서만 결정된다.
또한 SOI 기술을 이용할 때, 다양한 전자 회로(IC)(20)사이의 제 1 분리는 HF 에칭 처리 및 반도체 기술에서 전통적인 다른 방법에 의해 이루어질 수 있으며, 상기 IC는 또한 진동 또는 다른 방법에 의해 기판으로부터 후속적으로 분리된다. 금속부 패턴(5')의 피치(po)가 항상 IC(20)의 피치(p1) 및 피치(p2)보다 훨씬 더 크므로, 기판(10)의 모든 IC(트랜지스터)가 이 단계동안 기판으로부터 분리되는 것은 아니다. 이것은 도 5를 참조하여 더 설명될 것이다. 기판(3)이 분리가능한 IC의 블록(22)에 의해 지시된 영역 정도의 (또는 보다 작은) 크기를 가진다면, (도 5에서의 검은 색 IC 인) IC(23)만이 분리되어 기판상에 제공된다.
기판(3)이 개략적으로 도시된 분리가능한 IC의 블록(22)보다 더 크다면, (도 5의 검은 색 IC 인) IC(23)는 먼저 분리되어 기판(10)의 부분(26)상에 제공된다(도 6 참조). 후속적으로, 인접한 IC(24)(도 5 참조)는 분리되어 기판(10)의 부분(27)상에 제공된다. 마찬가지로, IC(20)는 부분(28,29)상에 제공된다.
디스플레이 디바이스(1)는 후속적으로, 필요하다면, 기판의 내부 벽상에 액정 물질을 배향하는 배향 층을 제공하여 관례적인 방법으로 완성된다. 관례적으로 주입 개구부를 구비한 밀봉 테(8)뿐만 아니라 스페이서(7)는 관례적으로 기판(3,4)사이에 제공되며, 이후 디바이스는 이 예에서 LC 물질로 채워진다(도 2의 단계 IV).
반도체 디바이스(IC)(20)는 미리 만들어지기 때문에, 더 넓은 전자 기능이 종래의 폴리실리콘 기술에서보다 여기서 실현될 수 있다. 특히 단결정 실리콘(monocrystalline silicon)을 이용할 때, 디스플레이 디바이스의 다른 타입의 구조로 종래의 매트릭스 구조를 이용하는 것보다 가능하게 이루어질 수 있는 기능을 실현하는 것이 가능하다. 이러한 디바이스(30)는 도 7에 도시되며, 이는 버스 구조를 가지는 디바이스이다. IC(반도체 디바이스)(20)는 연결 라인(31,32)을 통해서 공급 전압에 연결되는 반면{이 예에서 라인(31)은 접지에 연결된다}, 라인(33,34)은, 정보 및 예컨대 클록 신호를 공급한다. 위에서 설명된 바와 같이, 제공될 IC의 위치가 미리 알려져 있기 때문에, 이는 먼저 (IC 처리 동안 또는 e-PROM 기술을 통해서), 예컨대 어드레스 레지스터 및 하나이상의 데이터 레지스터를 구비할 수 있다. 특정 IC {및 픽셀의 연합 그룹(들)(35)}에 대해서, 어드레스는 IC에 의해 인식되고 화상 정보는 저장되며, 이후 라인(33,34)를 통해서 또한 공급될 명령에 좌우되어, 픽셀(35)에 인가된다.
도 8은 기판에 고정하기 위한(도 2의 단계 Ib) 반도체 기판의 전자-현미경 이미지이다.
본 발명의 보호 범위는 설명된 실시예에 제한되지 않는다. 전문에 언급된 바와 같이, 픽셀은, 분리되어 또는 하나의 어셈블리로서 제공될 수 있는 (폴리머) LED에 의해 또한 형성될 수 있는 반면, 본 발명은 다른 디스플레이 디바이스, 예컨대, 플라즈마 디스플레이, 포일(foil) 디스플레이 및 전계 방출, 전기-광학 또는 전기기계적 효과(스위칭 가능한 거울)에 기초한 디스플레이 디바이스에 또한 적용가능하다. 예가 직교 좌표계에서의 피치를 언급하면, 한정(localization)은 또한 방사(radial) 좌표계 또는 3 구조{프랙탈(fractal) 구조}에서 또한 발생할 수 있다. 이미 언급된 바와 같이, 피치는 또한 가변적일 수 있다. 이는, 예컨대 원형 또는 타원 디스플레이 디바이스를 제조하는 가능성을 제공한다.
본 예는 이미 존재한 금속부 패턴(5')상의 IC의 직접적인 전기 접점을 진술했다. 분리된 IC는 작은 두께를 가지기 때문에, 기판(3)상에 직접적으로 제공될 수 있으며, 상기 방법에서 금속화될 수 있는 개구부는 에칭 방법에 의해 층(15)을 통해 에칭된다. 접점 금속부는 이후 IC를 가로질러 확장하며 (예컨대 절연 층에서 접점 개구부를 통해서) 접점 금속부(17)로의 관통-금속부 연결(through-metallized connection)과 접촉한다.
상기 접점은 전기적으로 전도성 접점일 필요는 없다. 기존의 적용방법에, 예컨대 얇은 절연 층을 하나 또는 양쪽 모두에 제공하여, 접점 금속부(17)와 금속부 패턴(5')사이에 용량성 커플링(capacitive coupling)을 제공하는 데 유용할 수 있다.
또한 전문에 언급된 바와 같이, 이 방법은 디스플레이 디바이스에 제한되지않는다. 본 발명은 기판이 기능성 그룹을 구비하는 전자 디바이스(센서)에 특히 적용가능한다.
대안적으로, 언급된 바와 같이, 플렉서블 기판(합성 물질)이 사용될 수 있다(착용가능한 디스플레이, 착용가능한 전자회로).
본 발명은 각각 그리고 모든 신규한 특징적인 특성 및 각각 그리고 모든 특징적인 특성의 조합에 있다. 청구항의 참조 번호는 본 발명의 보호 범위를 제한하지 않는다. 동사 "포함하다" 및 이의 어형 변화의 사용은 청구항에 언급된 이외의 다른 구성요소의 존재를 배제하지 않는다. 구성요소 앞의 수사 "하나"의 사용은 복수의 이러한 구성요소의 존재를 배제하지 않는다.
상술한 바와 같이, 본 발명은, 기판은 적어도 하나의 픽셀 그룹 및 도체 패턴을 구비하고, 이 픽셀에 구동 전압을 제공하기 위한 반도체가 기판에 고정되는, 디스플레이 디바이스를 제조하는 방법에 이용가능하다.

Claims (15)

  1. 기판이 적어도 하나의 픽셀의 그룹 및 도체 패턴을 구비하고 상기 픽셀에 구동 전압을 공급하기 위해 반도체 디바이스가 상기 기판에 고정되는 디스플레이 디바이스 제조 방법으로서,
    표면에 전기적 연결 접점(contact)을 구비한 복수의 반도체 디바이스를 반도체 기판에 제공하는 단계와,
    상기 반도체 기판의 표면 영역에서 상기 반도체 디바이스들을 서로 분리하는 단계와,
    상기 도체 패턴에 상기 전기적 연결 접점을 커플링하는 단계와,
    상기 반도체 기판으로부터 상기 반도체 디바이스를 후속적으로 분리하는 단계를 포함하는, 디스플레이 디바이스 제조 방법.
  2. 제 1 항에 있어서, 상기 전기적 연결 접점의 적어도 일부는 전기적으로 전도성인 방식으로 상기 도체 패턴에 연결되는, 디스플레이 디바이스 제조 방법.
  3. 기판이 적어도 하나의 픽셀의 그룹을 구비하고 상기 픽셀에 구동 전압을 공급하기 위해 반도체 디바이스가 상기 기판에 고정되는 디스플레이 제조 방법으로서,
    표면에 전기적 연결 접점을 구비한 복수의 반도체 디바이스를 반도체 기판에제공하는 단계와,
    상기 반도체 기판의 표면 영역에서 상기 반도체 디바이스들을 서로 분리하는 단계와,
    상기 반도체 기판으로부터 상기 반도체 디바이스를 후속적으로 분리하는 단계와,
    적어도 상기 반도체 디바이스의 위치에서 도체 패턴을 상기 기판에 후속적으로 제공하여 상기 도체 패턴에 상기 전기적 연결 접점을 커플링하는 단계를 포함하는, 디스플레이 디바이스 제조 방법.
  4. 제 3 항에 있어서, 상기 전기적 연결 접점의 적어도 일부는 전기적으로 전도성인 방식으로 상기 도체 패턴에 연결되는, 디스플레이 디바이스 제조 방법.
  5. 제 1 항 또는 제 3 항에 있어서, 상기 반도체 디바이스들은 적어도 일차원에서 상기 픽셀의 그룹과 동일한 피치를 가지는, 디스플레이 디바이스 제조 방법.
  6. 제 1 또는 제 3 항에 있어서, 하나의 반도체 디바이스가 복수의 픽셀과 연관되는, 디스플레이 디바이스 제조 방법.
  7. 제 6 항에 있어서, 상기 반도체 디바이스는 상기 픽셀들에 대한 구동 전자회로(electronics)를 포함하는, 디스플레이 디바이스 제조 방법.
  8. 제 1 항 또는 제 3 항에 있어서, 상기 반도체 디바이스들은 상기 반도체 기판의 표면 영역에서의 에칭 처리에 의해 분리되는, 디스플레이 디바이스 제조 방법.
  9. 제 1 항 또는 제 3 항에 있어서, 상기 반도체 디바이스둘운 절연 층(19)상의 반도체 층에 제공되며 에칭 처리에 의해 분리되는, 디스플레이 디바이스 제조 방법.
  10. 제 1 항 또는 제 3 항에 있어서, 상기 기판은 플렉서블한(flexible), 디스플레이 디바이스 제조 방법.
  11. 적어도 하나의 기판이 적어도 하나의 스위칭 소자를 포함하는 기능성 그룹을 구비하고, 상기 스위칭 소자에 구동 전압을 공급하기 위해 반도체 디바이스가 상기 기판에 고정되는, 전자 디바이스 제조 방법으로서,
    도체 패턴을 상기 기판에 제공하는 단계와,
    표면상에 전기적 연결 접점을 구비한 복수의 반도체 디바이스를 반도체 기판에 제공하는 단계와,
    상기 반도체 기판의 표면 영역에서 상기 반도체 디바이스를 서로 분리하는 단계와,
    상기 도체 패턴에 상기 전기적 연결 접점을 커플링하는 단계와,
    상기 반도체 기판으로부터 상기 반도체 디바이스를 후속적으로 분리하는 단계를 포함하는, 전자 디바이스 제조 방법.
  12. 제 11 항에 있어서, 상기 전기적 연결 접점의 적어도 일부는 전기적으로 전도성인 방식으로 상기 도체 패턴에 연결되는, 전자 디바이스 제조 방법.
  13. 적어도 하나의 기판이 적어도 하나의 스위칭 소자를 포함하는 기능성 그룹을 구비하고, 상기 스위칭 소자에 구동 전압을 공급하기 위해 반도체 디바이스가 상기 기판에 고정되는, 전자 디바이스 제조 방법으로서,
    표면상에 전기적 연결 접점을 구비한 복수의 반도체 디바이스를 반도체 기판에 제공하는 단계와,
    상기 반도체 기판의 표면 영역에서 상기 반도체 디바이스를 서로 분리하는 단계와,
    상기 반도체 기판으로부터 상기 반도체 디바이스를 후속적으로 분리하는 단계와,
    도체 패턴을 상기 기판에 제공하여 상기 반도체 패턴에 상기 전기적 연결 접점을 커플링하는 단계를 포함하는, 전자 디바이스 제조 방법.
  14. 제 13 항에 있어서, 상기 전기적 연결 접점의 적어도 일부는 전기적으로 전도성인 방식으로 상기 도체 패턴에 연결되는, 전자 디바이스 제조 방법.
  15. 제 11 항 또는 제 13 항에 있어서, 상기 반도체 디바이스는 적어도 일차원에서 상기 기능성 그룹과 동일한 피치를 가지는, 전자 디바이스 제조 방법.
KR1020027012536A 2001-01-26 2001-12-20 디스플레이 디바이스 제조 방법 KR20020092396A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP01200302.6 2001-01-26
EP01200302 2001-01-26
PCT/IB2001/002688 WO2002059963A1 (en) 2001-01-26 2001-12-20 Method of manufacturing a display device

Publications (1)

Publication Number Publication Date
KR20020092396A true KR20020092396A (ko) 2002-12-11

Family

ID=8179811

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027012536A KR20020092396A (ko) 2001-01-26 2001-12-20 디스플레이 디바이스 제조 방법

Country Status (7)

Country Link
US (2) US6790690B2 (ko)
EP (1) EP1358674A1 (ko)
JP (1) JP2004518177A (ko)
KR (1) KR20020092396A (ko)
CN (1) CN1230892C (ko)
TW (1) TW521391B (ko)
WO (1) WO2002059963A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2829292B1 (fr) * 2001-08-31 2004-09-10 Atmel Grenoble Sa Procede de fabrication de capteur d'image couleur avec substrat de support soude plot sur plot
JP5022552B2 (ja) * 2002-09-26 2012-09-12 セイコーエプソン株式会社 電気光学装置の製造方法及び電気光学装置
US20060165143A1 (en) * 2005-01-24 2006-07-27 Matsushita Electric Industrial Co., Ltd. Nitride semiconductor laser device and manufacturing method thereof

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4783594A (en) * 1987-11-20 1988-11-08 Santa Barbara Research Center Reticular detector array
US5362671A (en) * 1990-12-31 1994-11-08 Kopin Corporation Method of fabricating single crystal silicon arrayed devices for display panels
FR2684801B1 (fr) * 1991-12-06 1997-01-24 Picogiga Sa Procede de realisation de composants semiconducteurs, notamment sur gaas ou inp, avec recuperation du substrat par voie chimique.
DE4317721C1 (de) * 1993-05-27 1994-07-21 Siemens Ag Verfahren zur Vereinzelung von Chips aus einem Wafer
US5385632A (en) * 1993-06-25 1995-01-31 At&T Laboratories Method for manufacturing integrated semiconductor devices
US6448944B2 (en) * 1993-10-22 2002-09-10 Kopin Corporation Head-mounted matrix display
US5858814A (en) * 1996-07-17 1999-01-12 Lucent Technologies Inc. Hybrid chip and method therefor
JP4126747B2 (ja) * 1998-02-27 2008-07-30 セイコーエプソン株式会社 ３次元デバイスの製造方法
KR100298205B1 (ko) * 1998-05-21 2001-08-07 오길록 고집적삼색발광소자및그제조방법
US6214733B1 (en) * 1999-11-17 2001-04-10 Elo Technologies, Inc. Process for lift off and handling of thin film materials
JP2003077940A (ja) * 2001-09-06 2003-03-14 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法

Also Published As

Publication number Publication date
US7067338B2 (en) 2006-06-27
TW521391B (en) 2003-02-21
US20020102757A1 (en) 2002-08-01
EP1358674A1 (en) 2003-11-05
US20040175869A1 (en) 2004-09-09
JP2004518177A (ja) 2004-06-17
WO2002059963A1 (en) 2002-08-01
CN1419711A (zh) 2003-05-21
CN1230892C (zh) 2005-12-07
US6790690B2 (en) 2004-09-14

Similar Documents

Publication Publication Date Title
US11714309B2 (en) Display device
EP1881359A1 (en) Display substrate, method of manufacturing and display device comprising the substrate
EP2037434B1 (en) Tft substrate, display panel and display device provided with such tft substrate, and tft substrate manufacturing method
JP2014149429A (ja) 液晶表示装置および液晶表示装置の製造方法
KR100724831B1 (ko) 액티브 매트릭스 기판과 그 제조 방법
KR20050068855A (ko) 액정표시장치용 어레이 기판
TWI403813B (zh) 陣列基材及其製造方法以及具有該陣列基材之液晶顯示面板
US6790690B2 (en) Method of manufacturing a display device
KR100493380B1 (ko) 액정표시장치의 제조방법
KR102426423B1 (ko) 박막트랜지스터 어레이 기판 및 이를 포함하는 액정 표시 장치
US20020101414A1 (en) Display device
KR20030095905A (ko) 라인 온 글래스형 액정패널 및 그 제조방법
KR20040075939A (ko) 디스플레이 디바이스
US20020105615A1 (en) Display device
US20020122150A1 (en) Method of manufacturing display cells
CN114944464A (zh) 显示装置及其制造方法
KR19990080842A (ko) 액정표시장치
KR20040048206A (ko) 화소전극을 이용한 액정표시장치 패널의 화소부 주변회로연결구조 및 그 방법
KR20030021036A (ko) 박막트랜지스터 액정표시장치
KR20000019655A (ko) 액정표시장치의 정전기 차단방법
KR20050065954A (ko) 액정표시장치 및 그 제조방법
KR20050069096A (ko) 액정표시장치의 액티브 패턴 구조

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application