TW519858B - Printing method for manufacturing through hole and circuit of circuit board - Google Patents

Printing method for manufacturing through hole and circuit of circuit board Download PDF

Info

Publication number
TW519858B
TW519858B TW091110466A TW91110466A TW519858B TW 519858 B TW519858 B TW 519858B TW 091110466 A TW091110466 A TW 091110466A TW 91110466 A TW91110466 A TW 91110466A TW 519858 B TW519858 B TW 519858B
Authority
TW
Taiwan
Prior art keywords
printing
circuit substrate
patent application
scope
item
Prior art date
Application number
TW091110466A
Other languages
English (en)
Inventor
Jen-Yue Gung
Kuen-Yau He
Original Assignee
Via Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Tech Inc filed Critical Via Tech Inc
Priority to TW091110466A priority Critical patent/TW519858B/zh
Priority to US10/269,769 priority patent/US20030215566A1/en
Application granted granted Critical
Publication of TW519858B publication Critical patent/TW519858B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0242—Shape of an individual particle
    • H05K2201/0257—Nanoparticles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0191—Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0568—Resist used for applying paste, ink or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

519858
發明領域： 本發明係有關於_ # 線路的方牛# 1 種以印刷製作電路基板之導通孔及 二路的方法’特別是有關以含不大於微半級imicr〇 、 寸粒子之導雷客r」·个入π倣未級〔micr〇〜）尺 口紝媸、隹—枯二（C〇ndUCtlVe paste )對各通孔及線路開 成導通孔（ν i a ) 綠妨 曰上之各该導通孔位置處形 )及線路之積體電路基板之製程。 技術背景： 在現々電子業界將產品微小化， :製造，需面對著製造精密積體=板的嚴 ^而佈°又於基板之電路佈局係利用通孔、導通孔等營、皆 目互^通’其孔徑皆在微米級（m i cro )以下，係如 〇〇/m以下，而線寬更在5〇//m以下。然而，為達到更言 ,抢度及精確度要*，如何製造微小孔徑且具備高密度' ^電路设計之積體電路基板的技術亦迅速地發展中。且^ 著電路板的廣泛應用，在相當精密之積體電路基板中製= 電性良好之導通孔是業界無不盡力鑽研發展之事。 睛參閱圖一A至圖一D所示，係為習知技術於積體電路 基板進行通孔之製程，其步驟係包括： (a) 提供一基材作為積體電路基板丨〇之主體基材，在該積 體電路基板10之上、下側表面分別覆上有上、下金屬 層11、12，以作為後續定義電路佈局之用； (b) 在積體電路基板10表面預定位置處定位出通孔位置， 以機械鑽孔等方式打穿，形成複數個貫穿該積體電路
第4頁 519858
基板1 G之通孔1 3 ; (c) 在上述通孔13之内侧表面上鍍上一層完整面銅14，以 形成具導通作用之導通孔13a (Plated Through
Hole ，簡稱PTH ); (d) 對積體電路基板i〇之上、下側表面之上、下金屬層 11、1 2依所設計之電路佈局態樣進行微影、蝕刻等步 驟，以定義出上、下電路層Ua、12a ; (e) 以填充材如緣漆等材質，對所述各導通孔丨3a進行塞 孔，以形成完整之導電栓14結構。最後通常會再以將 保護層（圖中未示）覆蓋於積體電路基板1〇之上、下 電路層11 a、1 2 a表面作保護。 以上所述僅為兩層積體電路基板之一般製程，然而多 層積體電路基板亦只要將各單層電路基板施以定義通孔之 上述標準製程，疊合各該電路基板後，再重複通孔及線路 製程並完成外層保護覆蓋，即可製成多層複雜之積體電路 基板。 以上所述係為習知技術之積體電路基板1 〇之製程，但 即使發展至今，習知技術之積體電路基板1 0仍具有可靠度 不佳、良率不高等缺點。究其原因主要是因為： 1. 習知技術之金屬層圖案化（pattern )及通孔或盲孔 (blind via)之定義皆無法避免以濕式電鑛方式 (electroplating)進行，製程相當複雜，且成本不 斐。 2. 習知技術係以綠漆對導通孔1 4進行塞孔，然而卻容易在
519858 五、發明說明（3) 各該導電 象產生， 大小易受 差。 3 ·良好之通 時間過長 由上述 基板具有可 點，經常無 力也造成生 而言，莫不 進而達到增 栓1 5内部 造成塞孔 限，且電 孔製作難 ，且機台 說明可知 靠度不佳 法達到客 產成本的 致力於通 加市場競 造成空 困難、 性連接 度頗高 設備費 ’利用 、導電 戶之要 浪費， 孔製程 爭力和 隙，因此容易會有Popcorn現 填塞不易，因此不僅通孔孔徑 品質亦不佳，造成可靠度較 ，製程煩雜，影響良率，生產 用非常叩貴，成本過高。 習知製程所製造之積體電路之 栓與通孔銅壁塞孔強度差等缺 求標準，不僅降低市場的競爭 是以對於從事基板生產的廠商 的改良’以提高基板的可靠度 降低生產成本之目標。 發明目的 本發 之導通孔 之導電膏 導通孔位 本發 之導通孔 膏，如曰 微小開口 再施以平 作0 明之主要 及線路的 對各通孔 置處形成 明之另一 及線路的 本HARIMA 結構進行 坦化，即 目的在於提供一種以印刷製作電路基板 方法，其係以含不大於微米級尺寸粒子 結構進行塞孔，並填住介電層上 完整導通孔之製程。 以 二=在於提供一種以印刷製作電路基板 方法，利用含奈米級尺寸粒子之 、CHEMICALS之NP series產品， 含通孔、微小盲孔及微細=極 可元成微細線路開口及微小盲孔之製 519858 五、發明說明（4) 本發明之又一目的在於挺说 之導通孔及線路的方法，以= : = =製作電路基板 導通孔，不需再額外設計通孔之外環（或稱面J作 高導電線路之佈局密度，相對地 基板的口口負可加以提高。 其板in到上述目的’本發明提供一種以印刷製作電路 基板之導通孔及線路的方法，其較佳實施步驟包括·· (a) 提供一已完成前段製程電路基板。 (b) 在該電路基板之之至少一表面外覆上一介電層。 (c) 於所述介電層對應於通孔結構之位置上定義出若干導 通孔（v i a )及線路開口。 (d) 以印刷方式（printing)將含不大於微米級 (micro-)尺寸粒子之導電膏（c〇nductive paste) 覆上於该介電層之表面，並填住介電層上之各該導通 孔開口及線路，以使形成完整之導通孔型態。其中該 導電膏之粒子係不大於微米級尺寸，亦包括在奈米級 (nano-)尺寸以下者。 (e )對所述電路基板表面之導電膏進行平坦化，以使通孔 結構及填住各該導通孔開口之部分導電膏共形成完整 之導通孔及線路結構。 最後，再進行電路基板增層製程（bui Id-up )以製作 多層電路基板。最後，再進行光阻覆蓋、曝光、顯影、固 化等製程，於既定位置處電鍍鎳/金層，作為銲墊 (Pad )。
519858 五、發明說明（5) 路結構!）|#重複製程以形成所需之導通孔及微細線 護，待K客=義導通孔開口時，可先覆上離型膜作保 行导電膏填充完成後再移除。 有更進二審查委貝對本發明之目的、特徵及功效， 更進纟的瞭解與認同，茲配合圖式詳加說明如后： 詳細說明： 手严以：：舉出數個較佳實施例詳細說明本發明之的詳細 徵=〆梦乍方式、達成功效、以及本發明的其他技術特 限於1二:i發明之精神可以多種不同方式實⑽，並不只 所述㈣，圖式僅為簡單說明，並非依實 ^寸杬、·，曰，亦即未反應出電路基板中，各層次之實際尺 第一實施例 月 > 閱圖一至十係本發明第一實施例以印刷製作電路 基板方法製程示意圖，其步驟包括： a)提供一單位電路基板（unit substrat〇 ι〇〇，其可為 硬性之陶瓷基板（ceramic substrate)、塑膠基^ Ulastic substrate)或軟性基板，該電路基板1〇() 係為一般業界常用材質，通如環氧樹脂（ep〇xy r e s i n ) F R - 4 ’或是更南級的材料係如雙順丁稀二酸酿 亞胺（ΒΜΙ )、雙順丁稀二酸醯亞胺/三氮阱複合樹脂
519858 五、發明說明（6) (BT-based resin)、或聚醯胺（polyimide)等材 質，此為一般熟知技術，不再贅述。在該電路基板1 〇 〇 之預定位置處，以機械鑽孔等方式形成若干貫穿電路 基板之通孔，再施以塞孔步驟填充導電質完成通孔結 構 101。 (b) 在該電路基板1〇〇之表面外覆上一介電層l〇2a，係為感 光介電層（photo-imagible dielectric，簡稱 PID ) 〇 (c) 於所述介電層1 0 2 a對應於通孔結構1 〇 1之位置及線路區 域定義出若干導通孔（v i a )開口 1 〇 3，其係使用曝 光、顯影等熟知技術，再固化（c u r i n g )之。 (d )接下所述為本發明之重點之一，以印刷方式 (printing)將含不大於微米級（miCr〇-)尺寸粒子 之導電膏（conductive paste)104覆上於該介電層 102a之表面，並填住介電層i〇2a上之各該導通孔開口 1 0 3，以使形成完整之導通孔型態及線路1丨〇。其中該 導電膏1 0 4之粒子係不大於微米級尺寸，亦包括在奈米 級（nano-)尺寸以下者，如日本HARIMA、CHEMICALS 之NP series產品，且材質係選自下列中至少一種所組 成：銅膏、銀膏、碳膏以及其他金屬等材質其中一種 或混合者所組成。 (e)對所述電路基板1〇〇表面之導電膏1〇4進行平坦化，以 使通孔結構1 〇 1及填住各該導通孔開口 1 〇 3之部分導電 膏104共形成完整之導通孔結構丨05。其進行平坦化方
第9頁 519858 五、發明說明（7) " " 式係包含： (el)以研磨（grinding)或/和化學機械研磨（CMp) 方式或表面平整蝕刻（surface unif〇rm etching process，簡稱SUEP)進行者，如圖六A所示； (e 2 )以滾輪裝置1 5 0進行，該滾輪裝置丨5 〇係可包含滾 輪（roller)方式和/或膏吸收器（paste absorber )方式，如圖六B所示； (e3)以溶劑喷射清洗（s〇ivent spray cleaning ) 160 方式進行者，該溶劑係使用“”丨以丨丨以^“或醚 醇類溶劑’其係可同時加上高速旋轉（spin )該 電路基板100之動作進行，如圖六c所示。 (f) 在所述導通孔結構105暨介電層i〇2a外再覆上一絕緣之 介電層102b，同樣可為感光介電層（PID)，與前述介 電層102a屬同一材質，共合成一新介電層1〇2。 (g) 於所述介電層102b對應於導通孔結構1〇5之位置上再定 義出若干開口 （圖中未標示），其係使用曝光、顯影 等熟知技術，再固化（c u r i n g )之。 (h )以印刷方式將含不大於微米級（m i c r ο -)尺寸粒子之 導電膏106覆上於該介電層102之表面，並填住介電層 1 0 2 b上之各該開口，以使形成完整之導通孔型態。其 中該導電膏1 0 6之粒子係不大於微米級尺寸，亦包括在 奈米級（nano-)尺寸以下者，如日本HARIMA、 CHEMICALS之NP series產品，且材質係選自下列中至 少一種所組成：銅膏、銀膏、碳膏以及其他金屬等材
第10頁 519858
五、發明說明（8) 質為銅膏、銀膏、碳膏或其他金屬等材質其中一種或 混合者所組成。 (i)對所述電路基板1 〇 〇最外表面之導電膏丨〇 6進行平坦 化，以使通孔結構1 05及填住各該開口之部分導電膏 1 〇 6再共形成完整之導通孔結構丨〇 7。其進行平坦化方 式係如以研磨（gr i nd i ng )和/或化學機械研磨 (CMP)等方式進行者。 (j )然而，如同一般電路基板製程，再進行電路基板增層 製程（bui Id-up )以製作多層電路基板。最後，再進 行光阻覆蓋、曝光、顯影、固化等製程，於既定位置 處電錢鎳/金層，作為銲墊（pa(1 )，此為一般熟知製 程非本發明重點所在，不再贅述，亦不再以圖示表 示。 第二實施例 請參閱圖十一至十九係本發明第二實施例以印刷 電路基板方法製程示意圖，其步驟包括： χ乍 U)提供一單位電路基板（unit substrate) 200，复 與性質皆與第-實施例所提相同，不再贅述。在該雷1 板2GG之預定位置處’以機械鑽孔等方式 、 二穿電路基板之通孔，再施以塞孔步驟填充導右^干 成通孔結構201。 ％貝凡 電路基板2。〇之表面外覆上一 2〇 射質之介電層（userable dlelectric);以及係—為離雷
519858 五、發明說明（9) 型膜（release film) 250 作保護。 (c) 以雷射燒姓（laser ablation)方式於所述介電層 2 〇 2 a對應於通孔結構2 〇 1之位置上定義出若干導通孔 (v i a )開口 2 0 3及線路區域。 (d) 如同前述實施例，以印刷方式（printing)將含不大 於微米級（micro-)尺寸粒子之導電膏（conductive paste) 204覆上於該介電層202a之表面，並填住介電 層202a上之各該導通孔開口 20 3，以使形成完整之導通 孔型態及線路2 1 0。其中該導電膏2 〇 4之粒子係不大於 微米級尺寸’亦包括在奈米級（nano—)尺寸以下者， 如日本HARIMA 、 CHEMICALS 之NP series產品，且材質 係選自下列中至少一種所組成：銅膏、銀膏、碳膏以 及其他金屬等材質材質為銅膏、銀膏、礙膏或其他金 屬等材質其中一種或混合者所組成。 (e) 移除該離型膜250，使所述電路基板2〇〇表面之導電膏 2 0 4平坦化，以使通孔結構2 〇 1及填住各該導通孔開口 203之部分導電膏204共形成完整之導通孔結構2〇5。 (〇在所述導通孔結構205暨介電層202a外再覆上一絕緣之 介電層2 02b，同樣為雷射質之介電層（Userable dielectric)，與前述介電層2〇2a屬同一材質，共合 成一新介電層202。 ^ (g)覆上一離型膜260作保護，於所述離型膜260替介電層 2 0 2 b對應於導通孔結構2 〇 5之位置上再定義出若干開口 (圖中未標示），其亦以雷射燒蝕進行之。
第12頁 519858
(h) 以印刷方式將含不大於微米級（micr〇-)尺寸粒子之 導電膏206覆上於該介電層202之表面，並填住介電層 2 0 2b上之各該開口，以使形成完整之導通孔型態。其 中該導電膏206之粒子係不大於微米級尺寸，亦包括在 奈米級（nano-)尺寸以下者，如日本HARIMA、 CHEMICALS之NP series產品，且材質係選自下列中至 =一種所組成：銅膏、銀膏、碳膏以及其他金屬等材 質材質為鋼膏、銀膏、碳膏或其他金屬等材質其中一 種或化合者所組成。 (i) 移除離型膜260。 (j) 可再進行電路基板增層製程以製作多層電路基板。最 後，再進行光阻覆蓋、曝光、顯影、固化等製程，於 ，定位置處電鍍鎳/金層，作為銲墊（pad)等與上述 貫施例相同之製程。 A為因應實務應用上之多層積體電路基板之需求，本實 同樣可應用於增層法製程（build_up pr〇cess)，以 形成多層積體電路基板，廣泛應用之。 由於本實施例係以離型膜作保護，因此當離型膜移除 、 可同時省去後續表面處理之步驟。 第三實施例 你♦明參閱圖二十至二十九係本發明第三實施例以印刷製 電3路基板方法製程示意圖，其步驟包括： 〇提供一單位電路基板3〇〇，在該電路基板30〇之預定位
第13頁 519858 五、發明說明（11) 置處，以機械鑽孔等方式形成若千貫穿電路基板之通 孔’再施以塞孔步驟填充導電質完成通孔結構3 〇 1。 (b) 在該電路基板3〇〇之表面外覆上一介電膜（dieiectric f i lm ) 302a。 (c) 在該介電膜302a外覆上一金屬遮罩圖案35〇，以雷射燒 蝕（laser ablation)方式於所述介電膜3〇2a對應於 通孔結構3 0 1之位置上及線路區定義出若干導通孔 (v 1 a )開口 3 〇 3。之後移除該金屬遮罩圖案3 5 〇。然而 亦可不需金屬遮罩圖案350輔助，直接進行雷射燒蝕， 圖一十 中僅以一面製程示意，另一面為相同製程。 (d) 以印刷方式（Printing )將含不大於微米級 (micro-)尺寸粒子之導電膏（c〇nductive paste) 304覆上於該介電膜3〇2a之表面，並填住介電膜3〇2&上 之各該導通孔開口 3 0 3，以使形成完整之導通孔型態及 線路310。其中該導電膏304之粒子係不大於微米級尺 寸’亦包括在奈米級（nano—)尺寸以下者，如曰本 HARIMA 'CHEMICALS之NP series產品，且材質係選自 下列中至少一種所組成：銅膏、銀膏、碳膏以及其他 金屬等材質材質為銅膏、銀膏、碳膏或其他金屬等材 質其中一種或混合者所組成。 (e) 對所述電路基板3 〇〇表面之導電膏3〇4進行平坦化，使 通孔結構3 0 1及填住各該導通孔開口 3 〇 3之部分導電膏 3〇4共形成完整之導通孔結構3〇5。其進行平坦化方式 係包含：研磨（grinding )暨化學機械研磨（CMP )方
第14頁 519858 五、發明說明（12) 式或表面平整蝕刻（SUEP );滾輪裝置進行，包含滾 輪（roller)方式和/或膏吸收器（paste absorber)方式；溶劑喷射清洗（solvent spray cleaning)方式，可同時加上高速旋轉該電路基板300 之動作進行。之後再進行固化及表面處理等步驟，表 面處理包括電漿#刻（plasma etching)及研磨 (grinding )等 。 (f) 在所述導通孔結構30 5暨介電膜30 2a外再覆上一絕緣之 介電膜302b，與前述介電膜302a屬同一材質，共形成 一新介電膜302。 (g) 於所述介電膜30 2b對應於導通孔結構305之位置上再定 義出若干開口 （圖中未標示），其亦以雷射燒蝕進行 之。 (h )以印刷方式將含不大於微米級（m i c r 〇 -)尺寸粒子之 導電膏306覆上於該介電膜302之表面，並填住介電膜 3 0 2 b上之各該開口，以使形成完整之導通孔型態。其 中該導電膏3 0 6之粒子係不大於微米級尺寸，亦包括在 奈米級（nano-)尺寸以下者，如日本HARIMA、 CHEMICALS之NP series產品，且材質係選自下列中至 少一種所組成：銅膏、銀膏、碳膏以及其他金屬等材 質材質為銅膏、銀膏、碳膏或其他金屬等材質其中— 種或混合者所組成。 (i)對所述電路基板300最外表面之導電膏3〇6進行平垣 化，以使通孔結構3 0 5及填住各該開口之部分導電膏
519858 五、發明說明（13) " 3再共形成完整之導通孔結構3〇7。其進行平坦化方 式係如以研磨暨化學機械研磨方式或表面平整蝕刻； $輪f置進行’包含滾輪方式和/或膏吸收器方式； /谷劑α洗方式’可同時加上高速旋轉該電路基板3 0 0之 動作等方式進行者。 第四實施例 … 請參閱圖三十至四十係本發明第四實施例以印刷製作 電路基板方法製程示意圖，其步驟包括：
(a)在一單位電路基板4〇〇之預定位置處，以機械鑽孔等方 式形成若干貫穿電路基板之通孔，再施以塞孔步驟填 充導電質完成通孔結構4 〇 1。 (1))在該電路基板4〇〇之表面外覆上一介電膜（(1丨61“计4 film) 402a 及離型膜 450a。 (c)在該離型膜450a外覆上一金屬遮罩圖案460，以雷射燒 钮（laser ablation)方式於所述介電膜4〇2a暨離型
膜450a對應於通孔結構4〇1之位置及線路區上定義出若 干導通孔（via)開口 403。之後移除該金屬遮罩圖案 450。然而亦可不需金屬遮罩圖案450輔助，直接進行 雷射燒餘。 (d )以印刷方式（p r i n t i n g )將含不大於微米級 (micro-)尺寸粒子之導電膏（conductive paste) 404覆上於該介電膜40 2a暨離型膜450a之表面，並填住 各該導通孔開口 4 0 3，以使形成完整之導通孔型態及線
第16頁 519858 五、發明說明（14) 路4 1 0。其中該導電膏4 0 4之粒子係不大於微米級尺 寸，亦包括在奈米級（nano-)尺寸以下者，如日本 HARIMA 'CHEMICALS之NP series產品，且材質係選自 下列中至少一種所組成：銅膏、銀膏、碳膏以及其他 金屬等材質材質為銅膏、銀膏、碳膏或其他金屬等材 質其中一種或混合者所組成。 (e) 移除該離型膜450a，使該電路基板4 00表面之導電膏 404平坦化，使通孔結構401及填住各該導通孔開口 4〇3 之部分導電膏404共形成完整之導通孔結構4〇5。 (f) 在所述導通孔結構405暨介電膜40 2a外再覆上一絕緣之 介電膜402b及離型膜450b，介電膜402b與前述介電膜 402a屬同一材質，共形成一新介電膜4〇2。 (g) 於所述介電膜402b暨離型膜450b對應於導通孔結構4〇5 之位置及線路區上再定義出若干開口 （圖中未標 示），其亦以雷射燒蝕進行之。 (h) 以印刷方式將含不大於微米級（micr〇—)尺寸粒子之 導電膏4 06覆上於該介電膜4 〇2之表面，並填住介電膜 402b暨離型膜450b上之各該開口，以使形成完整之導 通孔型態。其中該導電膏40 6之粒子係不大於微米級尺 寸，亦包括在奈米級（nano-)尺寸以下者，如曰本 HARIMA、CHEMICALS之NP series產品，且材質係選自 下列中至少一種所組成：銅膏、銀膏、碳膏以及其他 1屬等材質材質為銅膏、銀膏、碳膏或其他金屬；材 質其中一種或混合者所組成。
第17頁 519858 五、發明說明（15) (1)H該離型膜45013 ’使該電路基板4〇〇表面之導電膏 1 化，使通孔結構405及填住各開口之部分導電 Γ雨1^、德形成完整之導通孔結構405再共形成完整之導 通孔結構4〇 7。 多實施例’可再進行電路基板增層製程以製作 化最€，再進行光阻覆蓋、曝光、顯影、固 寺衣程，於既定位置處電鍍鎳/金層，作為銲墊 pad )等與上述實施例相同之製程。 當然本實施例亦可應用於之另一態樣_增層法製程 美二二^UP Pr〇CeSS )。如圖四十所示，在一核心之電路 :J400上下層疊上若干介電層4〇2，以形成一多層電路基 (工，以印刷方式（printing)將含不大於微米級 辞)尺寸粒子之導電膏（conductive paste)覆上 ^ ;1 ·〃膜’並填住各開口，而形成若干電路層41 0、盲孔 bl ind via )或不等程度貫穿基板之導通孔（pTH ) 4〇7 兩。圖中僅以上下兩層介電層4〇2表示，當然，視實務所 以增層法製程可製作出可製作出更多層介電層之多層 電路基板形式。
本發明與習知技術之最大不同處，係以印刷方式 (Pointing)將含不大於微米級（micr〇—)尺寸粒子甚至 不米、’及（nano )之導電膏（c〇nductive paste)進行填 士，，再以離型膜及金屬遮罩圖案等輔助進行塞孔，完整填 實形成各該通孔，而捨棄一般以綠漆（s〇lder mask)等 填充材進行塞孔製程，可對各極微小開口結構進行塞孔，
第18頁 519858 五、發明說明（16) 含通孔、微小盲孔及微細線路，再施以平坦化，即可完成 微細線路開口及微小盲孔之製作，且同時具備優良品質之 電路基板。 ^ 另外’本發明不需再額外設計通孔之外環（或稱面 ，，capture pad )，亦不需昂貴之設備機台，大幅提高 導電線路之佈局密度，相對地基板的品質可更加提高。另 外，不僅製製程簡易方便，應用範圍廣，適合於各種尺寸 之積，電路構成，完全克服習用技術之種種缺失。 ^然，以上所述僅為本發明之較佳實施例，並非用以 ^ ^ Ϊ ΐ之實施範圍，任何熟習該項技藝者在不違背本 保遠乾圍當以下列所述之申請專利範圍做為依據。
519858 圖式簡單說明 圖式之簡單說明 圖 圖-AH係習知技術積體電路基板之通孔製程示意 + &圖二至十係本發明第一實施例以印刷製作# A k t 法製程示意圖。 W衣作電路基板方 f程本/明第一實施例以印刷製作電路基板方法 衣私進订千坦化之一實施例示意圖。 圖六Β係本發明第一實施例以印刷製作電路基板 ‘程進行平坦化之另一實施例示意圖。 圖六C係本發明第一實施例以印刷製作電路基板方法 製程進行平坦化之再一實施例示意圖。 ’ 圖十一至十九係本發明第二實施例以印刷製作電路美 板方法製程示意圖。 土 圖二十至二十九係本發明第三實施例以印刷製作電路 基板方法製程示意圖。 圖三十至四十係本發明第四實施例以印刷製作電路美 板方法製程示意圖。 土 圖式中之圖號說明·· 10一積體電路基板 11， 12 -金屬層 11 a， 1 2a-電路層 1 3 -通孔 1 3 a -導通孔
519858 圖式簡單說明 1 4-面銅 15-導電栓 100，2 0 0，30 0，40 0 -電路基板 101，201，301，401-通孔結構 102a， 102b， 102， 202a， 202b， 202， 302a， 302b， 302, 402a，402b，402-介電層 103，203，303，403-導通孔開口 104， 106， 204， 20 6， 304， 30 6， 404， 40 6—導電膏 105，107，20 5，20 7，30 5，30 7，40 5，40 7-導通孔結構 150-滚輪裝置 1 6 0 -溶劑清洗 2 50，260，450a，450b-離型膜 3 02a，30 2b，3 02，402a，402b，4 02-介電膜 350，460-金屬遮罩圖案 11 0，2 1 0，31 0，41 0 -線路

Claims (1)

  1. 519858 六、申請專利範圍 — 1· 一種以印刷（printing)製作電路基板之導通孔（via) 及線路（circuit )的方法，其步驟包括： (a) 提供一已完成前段製程電路基板； (b) 在該電路基板之至少一表面外覆上一介電層； (c) 圖案化該介電層以定義出導通孔及線路開口； (d) 以印刷方式將含不大於微米級（micr〇—)尺寸粒子 之導電膏（conductive paste)覆蓋於該介電層之 表面’並填住介電層上之各該導通孔及線路開口， 以形成完整之導通孔及線路結構。 2 ·如申請專利範圍第1項所述以印刷製作電路基板之導通 孔及線路的方法，其中在步驟（d)之後，更可包括一步 驟（e ):對所述電路基板表面之導電膏進行平坦化。 3 ·如申請專利範圍第2項所述以印刷製作電路基板之導通 孔及線路的方法，其中在步驟（e )之後，更可包括一步 驟（f ):對所述電路基板表面之導電膏再進行固化及表 面處理（surface treatment)步驟。 4·如申請專利範圍第3項所述以印刷製作電路基板之導通 孔及線路的方法，其中所述之表面處理步驟包括電漿蝕 刻（plasma etching)及研磨（grinding)。 5·如申請專利範圍第2項所述以印刷製作電路基板之導通 孔及線路的方法，其中所述之平坦化係以研磨 (grinding)方式進行者。 6 ·如申請專利範圍第2項所述以印刷製作電路基板之導通 孔及線路的方法，其中所述之平坦化係以化學機械硏磨
    519858 六、申請專利範圍 一" (CMP )方式進行者。 7. 如申請專利範圍第2項所述以印刷製作電路基板之導通 孔及線路的方法，其中所述之平坦化係以表&面平整蝕刻 (SUEP )方式進行者。 8. 如申請專利範圍第2項所述以印刷製作電路基板之導通 孔及線路的方法，其中所述之平坦化係以滾^輪（r〇ller swiping )方式進行者。 9 ·如申請專利範圍第2項所述以印刷製作電路基板之導通 孔及線路的方法，其中所述之平坦化係至少以膏吸收器 (paste absorber)方式進行者。 I 0 ·如申請專利範圍第2項所述以印刷製作電路基板之導通 孔及線路的方法，其中所述之平坦化係至少以溶劑喷 射清洗（solvent spray cleaning)方式進行者。 II ·如申請專利範圍第1 〇項所述以印刷製作電路基板之導 通孔及線路的方法，其中所述之溶劑清洗方式係可同 時加上高速旋轉該電路基板之動作進行。 1 2·如申請專利範圍第1項所述以印刷製作電路基板之導 通孔及線路的方法，其中所述之微米級尺寸以下粒子 之導電膏係更可為在奈米級（nan〇-)尺寸以下者。 1 3 ·如申請專利範圍第1項所述以印刷製作電路之導通孔 及線路的基板方法，其中所述導電膏係選自下列中至 少一種所組成：銅膏、銀膏及^反膏等材質。 1 4·如申請專利範圍第1項所述以印刷製作電路基板之導通 孔及線路的方法，其中所述之介電層係可選用感光介
    第23頁 519858 六、申請專利範圍 " 一 -- 電層（photo-imagible dielectric)。 15.—種以印刷（1)1^111^叫）製作電路基板之導通孔（“&) 及線路（circuit )的方法，其步驟包括： (a) 提供一已完成前段製程的電路基板； (b) 在該電路基板之至少一表面外覆上一介電膜； (c) 以雷射燒餘方式（laser ablation)於所述介雷膜 上定義出導通孔及線路開口； …電# (d )以印刷方式將含不大於微米級（m丨c r 〇 —)尺寸粒子 之導電膏（conductive paste)覆蓋於該介電層之 表面’並填住介電膜上之各該導通孔及線路開口， 以形成完整之導通孔及線路結構； (e )以平坦化方式移除多餘之該導電膏。 1 6 ·如申請專利範圍第丨5項所述以印刷製作電路基板之導 通孔及線路的方法，其中所述之平坦化係以研磨 (grinding)方式進行者。 1 7 ·如申請專利範圍第1 5項所述以印刷製作電路基板之導 通孔及線路的方法，其中所述之平坦化係以研磨暨化 學機械研磨（CMP )方式進行者° 1 8·如申請專利範圍第1 5項所述以印刷製作電路基板方 法，其中所述之平坦化係以表面平整蝕刻（SUEP )方 式進行者。 1 9 ·如申請專利範圍第1 5項所述以印刷製作電路基板之導 通孔及線路的方法，其中所述之平垣化係以滾輪 (roller swiping)方式進4子者
    519858 六、申請專利範圍 — 2 0 ·如申請專利範圍第1 5項所述以印刷製作電路基板之， 通孔及線路的方法，其中所述之平坦化係至5 5 5 收器（paste absorber)方式進行者。 2 1 ·如申請專利範圍第1 5項所述以印刷製作電路基板方 法，其中所述之平坦化係至少以溶劑喷射清洗 (solvent spray cleaning )方式進行者。 2 2·如申請專利範圍第21項所述以印刷製作電路基板之導 通孔及線路的方法，其中所述之溶劑清洗方式係可同 時加上高速旋轉該電路基板之動作進行。 23·如申請專利範圍第1 5項所述以印刷製作電路基板之導 通孔及線路的方法，其中所述之微米級尺寸以下粒子 之導電膏係更可為在奈米級（nan〇-)尺寸以下者。 2 4 ·如申請專利範圍第1 5項所述以印刷製作電路基板之導 通孔及線路的方法，其中所述導電膏係選自下列中至 少一種所組成：銅膏、銀膏及碳膏等材質。 2 5·如申請專利範圍第1 5項所述以印刷製作電路基板之導 通孔及線路的方法，其中所述之介電膜係為可雷射質 之介電膜（1 a s e r a b 1 e d i e 1 e c t r i c )。 2 6 ·如申請專利範圍第1 5項所述以印刷製作電路基板之導 孔及線路的方法，其中所述步驟（c )之前可先覆上一層 金屬遮罩圖案於該介電膜表面’再進行所述雷射燒 姓。 2 7 ·如申請專利範圍第1 5項所述以印刷製作電路基板之導 通孔及線路的方法，其中所述步驟（c)之前可先鋪上一
    第25頁 519858 申請專利範圍 離型膜（release film)於丨亥電路基板之表面作保 護，再進行所述雷射燒蝕定義出所述導通孔及綠，、 28. 口，於各開口填塞完成之後再移除該離型膜。〃路開 法，其中所述於舖上、F 1：路基板方 ]冉覆上層金屬遮進订步騍U)之月、1 蝕。 革圖案於礅離型膜表面，再進行 如申請專利範園第27項所述以印刷制μ $ 、。 法，其中所述於舖上钱絡補賊則衣作電路基板方 所述雷射燒飯
TW091110466A 2002-05-20 2002-05-20 Printing method for manufacturing through hole and circuit of circuit board TW519858B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW091110466A TW519858B (en) 2002-05-20 2002-05-20 Printing method for manufacturing through hole and circuit of circuit board
US10/269,769 US20030215566A1 (en) 2002-05-20 2002-10-14 Fine patterning and fine solid via process for multi-layer substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW091110466A TW519858B (en) 2002-05-20 2002-05-20 Printing method for manufacturing through hole and circuit of circuit board

Publications (1)

Publication Number Publication Date
TW519858B true TW519858B (en) 2003-02-01

Family

ID=27802833

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091110466A TW519858B (en) 2002-05-20 2002-05-20 Printing method for manufacturing through hole and circuit of circuit board

Country Status (2)

Country Link
US (1) US20030215566A1 (zh)
TW (1) TW519858B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI462669B (zh) * 2013-02-08 2014-11-21 Ichia Tech Inc 多層式的軟性印刷電路板及其製造方法
TWI503936B (zh) * 2013-02-07 2015-10-11 矽品精密工業股份有限公司 封裝結構之連線構件及其製法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI299554B (en) * 2006-06-21 2008-08-01 Advanced Semiconductor Eng Substrate structure and method for manufacturing the same
TWI309467B (en) * 2006-06-21 2009-05-01 Advanced Semiconductor Eng Substrate strip and substrate structure and method for manufacturing the same
WO2015173347A1 (de) * 2014-05-14 2015-11-19 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Leiterzug mit verbreiterungsfreiem übergang zwischen leiterbahn und kontaktstruktur

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4915983A (en) * 1985-06-10 1990-04-10 The Foxboro Company Multilayer circuit board fabrication process
US5108785A (en) * 1989-09-15 1992-04-28 Microlithics Corporation Via formation method for multilayer interconnect board
US5450290A (en) * 1993-02-01 1995-09-12 International Business Machines Corporation Printed circuit board with aligned connections and method of making same
US5601672A (en) * 1994-11-01 1997-02-11 International Business Machines Corporation Method for making ceramic substrates from thin and thick ceramic greensheets
JP3290041B2 (ja) * 1995-02-17 2002-06-10 インターナショナル・ビジネス・マシーンズ・コーポレーション 多層プリント基板、多層プリント基板の製造方法
KR100266749B1 (ko) * 1997-06-11 2000-09-15 윤종용 반도체 장치의 콘택 플러그 형성 방법
US6555913B1 (en) * 1998-07-17 2003-04-29 Murata Manufacturing Co., Ltd. Electronic component having a coil conductor with photosensitive conductive paste

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI503936B (zh) * 2013-02-07 2015-10-11 矽品精密工業股份有限公司 封裝結構之連線構件及其製法
TWI462669B (zh) * 2013-02-08 2014-11-21 Ichia Tech Inc 多層式的軟性印刷電路板及其製造方法

Also Published As

Publication number Publication date
US20030215566A1 (en) 2003-11-20

Similar Documents

Publication Publication Date Title
KR100796524B1 (ko) 다층 인쇄회로기판 제조방법
US20080001297A1 (en) Laser patterning and conductive interconnect/materials forming techniques for fine line and space features
CN107846790A (zh) 多层柔性电路板的制备方法
JP2825558B2 (ja) 組成物及びこの樹脂組成物を使用した多層プリント回路板の製造方法
CN101170879B (zh) 多层线路板及其制备方法
TWI271131B (en) Pattern fabrication process of circuit substrate
WO2014175260A1 (ja) 積層樹脂構造体、ドライフィルム、及びフレキシブルプリント配線板
JP2002529281A (ja) 層間ビアホールを製造する方法及びその方法に有効なラミネート先駆物質
JP4591987B2 (ja) 高精度埋込みインピーダンスエレメントを備えたプリント配線板の製造方法
CN107846776A (zh) 多层柔性电路板
KR20010006436A (ko) 고밀도 다층 인터커넥트 인쇄회로기판의 제조
CN106658936B (zh) 绝缘胶体材料与多层线路结构
JP4337358B2 (ja) 積層用中間配線部材、配線板及びそれらの製造方法
TW519858B (en) Printing method for manufacturing through hole and circuit of circuit board
TW558823B (en) Through-hole process of integrated circuit substrate
CN206024253U (zh) 多层柔性电路板
JP2010056179A (ja) 導体形成シート及び導体形成シートを用いた配線板の製造方法
JP2004152934A (ja) 回路基板およびその製造方法
JP3320432B2 (ja) 多層配線板の製造方法
JP2006259268A (ja) 感光性樹脂組成物ならびにこれを用いた多層プリント配線板の製造方法
US6037096A (en) Film composition and method for a planar surface atop a plated through hole
US6743659B2 (en) Method for manufacturing multi-layer package substrates
JP5439165B2 (ja) 多層配線板及びその製造方法
JP2004266130A (ja) 配線基板及びその製造方法、半導体装置並びに電子機器
JPH11126974A (ja) 多層配線板の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent