TW512441B - Silicon-germanium mesa transistor - Google Patents

Silicon-germanium mesa transistor Download PDF

Info

Publication number
TW512441B
TW512441B TW090129304A TW90129304A TW512441B TW 512441 B TW512441 B TW 512441B TW 090129304 A TW090129304 A TW 090129304A TW 90129304 A TW90129304 A TW 90129304A TW 512441 B TW512441 B TW 512441B
Authority
TW
Taiwan
Prior art keywords
type
collector
region
type doped
silicon
Prior art date
Application number
TW090129304A
Other languages
English (en)
Inventor
Ted Johansson
Hans Norstrom
Original Assignee
Ericsson Telefon Ab L M
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ericsson Telefon Ab L M filed Critical Ericsson Telefon Ab L M
Application granted granted Critical
Publication of TW512441B publication Critical patent/TW512441B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)

Description

512441 A7 B7 五、發明説明（1 ) 發明技術領域 本發明一般而言係關於矽I C技術領域，更特定而言，本 發明係關於在一半導體製程流程中形成一 SiGe高台電晶體 ，其特別設計給雙極RF-1C ;關於形成的SiGe高台電晶體 ;及關於包含這種SiGe高台電晶體的積體電路。 相關技藝説明及發明背景 現今先進的矽雙極，CMOS或BiCMOS電路已用於在1 - 5 GHz頻率範圍中的高速應用，其已取代先前僅可能使用III-V爲主之技術來實施的電路。其主要應用範圍在於最新的 電信系統。該電路大部份用於類比功能，例如用於切換電 流及電壓，及用於高頻無線功能，例如用於混合，放大及 偵測功能。 爲了得到可良好適合於像是電信應用的電晶體，其不僅 需要一低轉換時間（高fT)，但也需要一高的最大振盪頻率 (fmax)，及需要良好的線性行爲。目前的矽雙極功能電晶體 (BJT)技術可提供fT最高到50 GHz，但已達到其物理極限， 係因爲該基極層的厚度與阻抗之間的抗衡。 藉由加入一些鍺（基本上爲1 0 - 2 0 %)到一習用BJT的積極 ，該高頻特性可實質地改善。該新裝置爲一 SiGe(矽-鍺） HBT(異質接面雙極電晶體）結構。該基極層結構通常以 MBE(分子束磊晶）或CVD(化學氣相沉積）來成長，但其有 可能植入鍺到該矽中，但較少控制該摻雜輪廓。在最近幾 年，SiGe爲主的電晶體已經顯示關於fT及fmax(最大振盪頻 率）之記錄高頻效能，參見π具有160 GHz fmax之加強型SiGe -4 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐） 512441 A7 B7 五、發明説明（2 ) 異質接面雙極電晶體 ’’（"Enhanced SiGe Heterojunction Bipolar Transistors with 160 GHz-fmax”），由 A. Schappen等 人所提，IEEE IEDM Tech Dig.，743頁，1995年。對於高頻 應用，例如無線通訊，該SiGe HBT可用來加強既有的雙重 複晶矽RF-1C及BiCMOS技術的效能。一篇大量回顧SiGe磊 晶基礎技術的論文爲”矽-鍺HBT技術：Si爲主的RF及微波 電路應用的新競爭者”（”SiGe HBT Technology: A New Contender for Si-Based RF and Microwave Circuit Applications”），由 J.D. Cressler提出，IEEE TED-46，572 頁 ，1998年 5 月。
SiGe可用不同方式加入到既有的IC製程流程。一些以 SiGe爲主的電晶體來擴充BiCMOS製程的典型範例可見於 ”BiCMOS6G :無線應用的高效能0.35 μιη SiGe BiCMOS技 術 ”（"BiCMOS6G ·· A high performance 0.35 μιη SiGe BiCMOS technology for wireless applications”），由 A. Monroy等人提出，IEEE BCTM 1999，121 頁，及 ”0.24 μιη SiGe BiCMOS混合信號RF生產技術以47 GHz Ft HBT及0.18 μιη Leff CMOS爲特徵 ”（，，A 0·24 μιη SiGe BiCMOS Mixed-Signal RF Production Technology Featuring a 47 GHz Ft HBT and 0.18 μιη Leff CMOS”，由S.A. St.Onge 等人提出，IEEE BCTM99，117 頁，1999 年。 另有一種較簡單但實用的方法來製造高效能SiGe HBT電 晶體，係使用該裝置層的磊晶沉積，然後由高台電晶體蝕 刻形成該裝置結構，其類似於製造複合半導體裝置（例如 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐）
裝 訂
512441 A7 B7 五、發明説明（3 )
GaAlAs HBT)。該高台結構已被廣泛應用來快速地驗證觀 念及探測裝置特性，因爲其簡易及容易製造的特性，請參 見nSi/SiGe HBTs應用於低功率積體電路”（”Si/SiGe HBTs for Applications in Lower Power ICsn) ?由 D. Behammer等人 提出，Solid-State Electronics，Vol. 39，No. 4，p. 471，1996 0 I C形式的電路通長需要比一些電晶體更爲複雜的結構， 而在前述所討論的高台觀念通常不適用於此。例於改進的 製造方式，例如U. Kdnig等人所提出的美國專利5,587,327 ，及A. Schttppen等人所提的美國專利5,821，149中，能夠避 開一些缺點。但是，仍存在一些關键的製程步驟，例如差 動蟲晶（同時在梦基板開口上系晶成長及沉積非系晶材料在 場效區域及其它結構上），及關鍵性移除在該外在基極區域 上的射極層部份，其使得該觀念很難實用於高產量的半導 體生產。 因此需要一種較簡單的方法來實施及整合一高台形式的 SiGe HBT電晶體到一適合高產量生產的半導體製程流程中。 發明概要 因此，本發明的目的在於提供一種方法用以整合一高台 形式的SiGe電晶體結構到一習用的製程流程中，例如一矽 雙極雙重複晶矽製程流程。 本發明另一目的在於提供這一種方法，其中該高台層的 磊晶成長較爲簡單及容易。 本發明另一目的在於提供這一種方法，其需要製程步驟 的最小化。 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 512441 A7 B7 五、發明説明（ ） 爲此目的，本發明根據第一方面包含一種在一半導體製 程流程中製造一矽-鍺高台電晶體的方法，特別是在設計給 射頻應用的雙極積體電路之製程流程中，其包含以下步驟： -提供一 p型摻雜矽塊基板，其具有一 n+型次集極區域用 於其表面中的高台電晶體； -在該n +型次集極區域上系晶沉積一包含η型掺雜物的碎 層； -於其上蟲晶生長一碎層，包括褚及ρ型雜質； 裝 -在該磊晶層中形成場域隔離區域，較佳地爲在一水平平 面上環繞的淺溝渠，該蟲晶層的一部份，較佳地是藉由 蝕刻，來同時定義該次集極上的一η型摻雜集極區域； 該集極區域上的一ρ型摻雜高台基極區域；及在該次集 極上的一 η型摻雜集極插塞，但與該η型摻雜集極區域及 該ρ型捧雜基極區域相隔離；及 -在該ρ型摻雜基極區域中形成該高台電晶體的一η型摻雜 射極區域。
線 較佳地是’包含錯及ρ型捧雜物的該碎層係提供成一多層 結構，其包含堆疊的複數疊層。一些疊層可僅包含原有的 石夕。 碳可加入到包含鍺及Ρ型摻雜物的該碎層來延緩該Ρ型掺 雜物的擴散。 該溫度預算將在製造該矽-鍺高台電晶體期間被保持在最 小値。較佳地是，在後續有可能獨立於一射極活化及驅入 步驟之沉積包含鍺及ρ型摻雜物之矽層的步驟之後，溫度可 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐） 512441 A7 _B7 1、發明説明（5 「 保持低於或約在800°C。這種射極活化及驅入步驟可使用一 RTA(快速熱退火）來在一較高的溫度下執行，用以電性地 活化掺雜物，並用以設定該SiGe高台電晶體的射極-基極接 面的最終摻雜輪廓。基本上，該射極活化及驅入步驟係在 高溫下進行，例如約在105〇°C，但是在約5 - 2 0秒的短時間 之内。 再者，本發明包含根據第二方面，及根據本發明第一方 面製造的SiGe高台電晶體。 另外’本發明根據一第三方面包含一積體電路，其包含 根據本發明第二方面之至少一個該SiGe高台電晶體。 該基極層的沉積係以一平面矽上層構成晶圓上的覆蓋層 ，其提供一種較簡單的磊晶成長，其要求比先前技藝之技 術要少。 在一水平平面中形成環繞的場域隔離區域，該磊晶層（基 極與η井）的一部份，較佳地是藉由STI(淺溝渠隔離）蝕刻， 同時定義了該集極區域；該高台基極區域；及該Si〇e高台 電晶體的集極插塞。較佳地是，該STI姓刻被執行下到該次 集極。 使用具有淺溝渠隔離的習用RF-1C雙極製程流程，該基極 的SiGe羞晶層可在該集極的本質羞晶層之後直接沉積。該 淺溝渠的蚀刻同時形成該南台電晶體結構，其不需要進一 步額外的步驟。 本發明的進一步特性及其好處，將可藉由下述的本發明 之較佳具體實施例的詳細説明及所附圖面i _4而更加瞭解， -8- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 512441 A7 B7 五、發明説明（6 ) 其係僅做爲説明，而非本發明的限制。 圖式之簡單説明 圖1 - 4爲根據本發明一較佳具體實施例之製程期間，一半 導體結構的一部份之高度放大的橫截面圖。 參照編號表列 10 基板 11 高度p +摻雜晶圓 12 低摻雜矽層 3 1 埋入的η摻雜區域 3 3 埋入的ρ掺雜區域 4 1 蟲晶碎層 42 氧化層 43 氮化硬層 7 1 薄成長氧化物及沉積的氧化物 72 複晶砍 8 1 淺溝渠氧化物 111 熱氧化物 141 氮化矽層 151 外部基極層 152 氧化層 171 次級植入集極 172 基極氧化物 173 Ρ型基極接觸路徑 174 磊晶SiGe基極層
裝 訂
線 -9- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 512441 A7 B7 五、發明説明（7 ) 181 側壁間隙壁 191 射極接觸區域 192 集極接觸區域 200 氧化物 201 氮化物 202 射極 具體實施例之詳細説明 一種較佳的方法來製造SiGe高台電晶體，其參考圖1-4在 以下進行説明。 提供一包含高度P +摻雜晶圓11的基板10，其上成長—p 型的低摻雜矽層1 2。另外，該p型晶圓可爲一均勻低捧雜 的p型晶圓（未示出）。 在疊層12中，形成埋入的η型31及p型33區域，其藉由 (i)在該疊層12上形成一二氧化碎的薄保護層；（丨丨）藉由微 影方法在其上形成一罩幕，以疋義該Si Ge高台電晶體的區 域；（iii) η型捧雜由該罩幕界定的區域；（jv)移除該罩幕； (v)熱處理所得到的結構；（vi)視需要p型摻雜該結構；及 (vii)曝光該區域31及33之上表面。該區域31也稱之爲一埋 入的n +型掺雜次集極。 然後’一磊晶矽層4 1，較佳地爲0 6_〇 7 μιη厚，其成長 於該表面上’其疊層掺雜在選擇的區域中來得到η塹及ρ型 區域（η井及ρ井）。該疊層較佳地是使用碎甲燒或二氣碎曱 燒來以RP-CVD(降壓化學氣相沉積）進行沉積。在圖1中， 該完成的疊層41爲η型摻雜。 -10- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
裝
k
現在根據本發明之製程 其將形成該SiGe高台電 繼續進行另一個磊晶層174的沉積 田曰體的基極0
碎-錯層係磊晶地沉積，並摻雜P 在最化的版本中
Si/SiGe/Si輪廊。其包含如表丨所列之多層堆叠來用於 沉積。 該基極結構可使用不同的方法 u W 万 /：&來 >几積：RP — CVD，UHV· CVD或MBE。在每個例子φ 二合甘 节叫灼亍宁，琢基極多重層174最佳地是在 一個沉積順序或行程中成長。 其將可瞭解到，該基極層174可包含具有其它厚度及组成 的少於或多於5個4層，只要财爲主的多重層174包含褚 及p型摻雜物》該鍺及P型摻雜物可在磊晶成長期間加入， 但其中之一或兩者可在一純矽層的磊晶成長之後被交替地 加入。 當使用RP-CVD時，該疊層41及174可使用相同的沉積設 備來在一個沉積順序中成長。 在剩下的製程中，其基本上要保持一嚴格的溫度預算， 即時間與溫度的組合，否則在該基極中的尖銳硼掺雜輪廓 會藉由熱活化的擴散而加寬，且所得到的SiGe高台電晶體 的高頻特性（例如fT)將會劣化。因此，在所有可能的步驟 中’熱氧化將在常用於此種製程步驟的低範圍溫度下完成 ，較佳地是不高於約800°C。 表1。基極結構的沉積層，用於沉積（疊層1最爲接近集極 ’疊層5爲上表面層）。在該表中，埃値（A)代表個別疊層 -11 - 本紙張尺度適用中國國家標準(CNS) A4规格(210 χ 297公董) 512441 A7 _ B7 五：發明説明（9 ) ~ ^ ' 的厚度’ i - S i代表未掺雜（原有）矽，百分比値代表原子百 分比中的平均鍺濃度（Si^xGex)，而b代表與硼濃度掺雜的 基極，其單位爲cm·3。對於第三層，一梯度輪廓可以達到 ’其鍺含量由12變化到0%，係由下往上變化。 疊層編號 材料 1 200 A i-Si 2 400 A i-SiGe，12% 3 250 A SiGe, 12-0 %, β 5E18 4 250 A Si, B 5E18 5 400 A i-Si 另外要注意來避免基極加寬，在其磊晶沉積期間或之後 可加入碳到該基極層174。這種供應將延遲硼擴散，並可在 熱處理之後維持一窄的摻雜輪廓。對於進一步關於此的細 節’可參考到 DE 19652423 (B· Heinemann，G· Lippert，及!·!· Osten，1998)，其在此引用做爲參考。 該$層174的厚度在表1的範例中顯示爲woo a。在接下 來的触刻及掺雜步驟中’此必須考慮到，因此植入能量及 蝕刻深度相較於習用的製程必須略微增加，其中在製程中 的此點不加入基極層174。此處係參考瑞典專利申請編號 0101567-6，其在此引用做爲參考。但是，該基極層174的 厚度很小，所以不必要對植入能量及蝕刻深度做任何改變。 爲了定義疊層41及174中的主動區域及隔離這些區域，即 -12- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公爱)
裝 訂
512441 A7 B7 五、發明説明（1()~) _ " ~ 形成淺溝渠。首先’在該基極層174之上形成一氧化層42 ，且在其上沉積一氮化矽層4 3。所得到的結構示於圖j。 然後一硬罩幕由圖案化及蚀刻掉在要形成溝渠的區域中 的氮化矽4 3及氧化物4 2層來形成。然後該淺溝渠使用該叠 層42及43的剩餘部份做爲硬罩幕來蝕刻該結構來定義。同 時’定義了在該次集極31之上一 η型摻雜集極區域（11井）41 ’·其上有該SiGe南台電晶體的一ρ型摻雜基極區域174;及 該次集極31上一 η型摻雜集極插塞41，但由該淺溝渠隔離 於該η型摻雜集極區域41及該ρ型摻雜基極區域174。 該淺溝渠在製程流程中稍後將以氧化物81填入，例如參 考圖3。 其將可瞭解到，該淺溝渠可形成使得其由該上矽表面垂 直地延伸，即疊層174的上表面，並下到該次集極3丨（在圖 1-4中未示出）。 接下來，在該SiGe高台電晶體周圍形成深溝渠做爲元件 隔離。但是深溝渠的形成可依需要進行。 該深溝渠係由以下步驟形成：（i)藉由沉機一二氧化硬層 來形成該深溝渠的硬罩幕；及圖案化及蝕刻此二氧化碎層 來定義該深溝渠的開口；（ii)蚀刻該深溝渠；（iii)移除該氧 化層的剩餘部份；（iv)成長一薄氧化物在該結構之上；（v) 以沉積的氧化物填入該深溝渠（該薄成長氧化物及該沉積的 氧化物共同標示爲71)及複晶矽72 ; (vi)視需要平面化該 複晶矽；及（vii)回蚀刻該結構來由該淺溝渠區域移除所有 的複晶矽。所得到的結構示爲圖2。 -13- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 512441 A7 B7 五、發明説明（ ） 接下來，該淺溝渠以氧化物8 1填入，並移除該氮化物4 3 及氧化物42層，以及在該氮化層43之上的該沉積氧化物。 該隔離方式進一步描述於國際專利申請編號W0 0120664 ，其在此引用做爲參考。 藉此，一熱氧化物即成長在曝光的矽表面上（在圖3中其 部份可見於氧化物111)。 對於該SiGe高台電晶體的形成，需要由該晶圓的表面到 該次集極3 1之η型摻雜低阻抗路徑。這種路徑係由在η型掺 雜之後的微影圖案化來形成，以由該結構的上表面下到該 次集極3 1來定義一低阻抗集極插塞4 1，174。該能量及劑 量選擇的細節係討論在WO 9853489，其在此引用做爲參考 。請注意在該η型摻雜集極插塞41之上，在蝕刻該淺溝渠（ 圖2 )期間所得到的疊層1 7 4之剩餘部份可達到一 ^沒淨掺雜 ’而完成的集極插塞在圖3中標示爲41，174。存在於該集 極插塞41，174上的氧化層即被移除。 然後，一薄氮化矽層被沉積（其剩餘部份在圖3中標示爲 141)，其目的是要加入到在.SiGe高台電晶體的射極/基極 區域中沉積的絕緣層U1$，造成該基極-集極接面的低寄 生電容；並且做爲該集極插塞41，174的抗氧化罩幕。 接下來，在製k SiGe南台電晶體的一些習用製程步驟之 後，包含：（i)形成一射極/基極開口；（ii)形成一外部的基 極層151 ; (iii)形成一氧化層152 ; (iv)在該射極/集極開口 内形成一射極開口；（v)視需要形成一次級植入的集極171 ;(v〇形成p型基極接觸路徑173 ; (νΗ)在該射極開口中形
裝 訂
線 -14-
512441 A7 _______B7 五、發明説明（12~) — ' " 成基極氧化物1 7 2，例如在藉由在一 8〇〇π的氧化環境中的 短壓縮之後沉積一 TE0S(此處可使用一較低溫度預算）；及 (viii)形成氮化物側壁間隙壁18ι。在此最後一個步驟中， 該薄氮化矽層14 1被移除，除了貢獻於間隙壁丨8丨，及該外 部基極層151之下。所得到的結構示於圖3。 該貫際側壁間隙壁可在一兩步驟製程中形成，其中該氮 化物18 1先選擇性地移洽到該射極開口中的氧化物丨，其 中如果需要的話可移除在該集極插塞上曝光的矽（該上基極 的剩餘物）。該射極在此蝕刻期間由該氧化層182保護。在 該射極開口中剩餘的氧化物1 7 2接著被移除。 然後，形成一 η型摻雜複晶矽層，後續被蝕刻來定義接觸 區域191及192到該SiGe高台電晶體的射極與集極。請注意 ’在該p型複晶矽層151之上的該氧化層152被移除，除了該 射極接觸區域191之下。 接下來，一由氧化物及氮化物構成的雙層2〇〇，201沉積在 該結構上。然後該結構即暴露在高溫中來活化及驅入該先 前植入的摻雜物。 在一較佳具體實施例中，該熱處理係使用一 RTA(快速熱 退火）在約10 5 0 °C之氮氣中進行5 - 2 0秒。此退火的目的在 於電性活化該植入的物種，並設定該SiGe高台電晶體的射 極-基極接面的最終摻雜輪靡。 請注意該先前沉積的氧化矽200及氮化矽201層留在該晶 圓上。其目的在於在該熱處理期間停止該植入的摻雜物向 外擴散到週遭環境。 -15- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 512441 A7 _____ B7 五、發明説明（13 ) 也請注意到，此熱處理在該製程流程中爲該高台基極層 174的沉積之後唯一的製程，其係在約8〇〇i的溫度之上進 行0 在該射極接點191中的n型摻雜物將藉由擴散穿透到該基 極174中，並形成該射極2〇2。同時，該疊層151的ρ型摻雜 物將擴散到基極接觸路徑173中。所得到的結構示於圖4。 最後’該結構被非等向性餘刻，所以形成外側間隙壁； 暴露的矽表面視需要提供矽化物來降低該電阻；並形成保 護層及金屬層。 因此所述的製造SiGe高台電晶體的製程流程具有一些好 處。 該磊晶基極層的關鍵沉積（參見圖i )係以一平面矽上層構 成晶圓上的覆蓋層。其它已知的製程需要具有小製程裕度 的選擇性磊晶沉積（僅在由罩幕部份覆蓋的結構上之暴露的 碎區域），其對於該磊晶成長有高的需求，或差動沉積（在 矽及氧化物區域上），其中在不同區域上的成長參數可以不 同0 因爲此步驟結合於該STI蝕刻，其不需要獨立的高台蝕刻 。同時，藉由蝕刻該高台基極174,形成該淺溝渠，並定義 了該η型摻雜集極區域（n井），及該η型摻雜集極插塞。蝕 刻該STI下到該埋入的η +層可完全隔離該最後的高台結構。 所提出的製程流程可輕易地整合到既有的雙重複製程流 程。 其很明顯可看出，本發明可以不同的方式來改變。這些 -16- 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐) 裝 訂
512441 A7 B7五、發明説明（14 ) 變化並不應視爲背離本發明的範圍。所有這些修正對於本 技藝專業人士將可瞭解到皆是要包含在所附申請專利範圍 内0 裝 訂
-17- 本紙張尺度適用中國國家標準(CNS) A4規格(21〇x 297公釐）

Claims (1)

  1. 川441 A8 B8 C8 ------ D8____ 「'申請專利範圍 ^ ' 1 一種用以在一半導體製程流程中製造一矽-鍺高台電晶 月且之方法，特別疋在设計給射頻應用的一雙極積體電路 的製私流程’其特徵在於以下步驟： -提供一 p型摻雜矽塊基板（1〇)，其具有一 n+型次集極 £域（31)做爲該南台電晶體的一次集極； -在其上磊晶沉積一包含n型摻雜物的矽層（41); -在其上磊晶沉積一包含鍺及P型摻雜物的矽層（174); -在該磊晶層（4 1，174)中，在一水平平面上形成環繞 孩磊晶層（41，174)之一部份的場域隔離區域（81)，用 以同時定義該次集極（31)上該高台電晶體的一n型摻雜 集極區域（41);該集極區域上的一p型慘雜基極區域 (174)，及在該次集極（31)上的一 11型掺雜集極插塞（41) ，但與該η型摻雜集極區域（4 1)及該p型摻雜基極區域 (174)相隔離；及 -藉此在該ρ型摻雜基極區域（174)中形成該高台電晶體 的一 η型掺雜射極區域（202)。 2 ·如申請專利範圍第1項之方法，其中該場域隔離區域 (8 1)爲淺溝渠（STI)，並形成該淺溝渠（81)，而該η型摻 雜集極區域（41)，該ρ型摻雜基極區域（174)，及該η型摻 雜集極插塞係藉由一單一蚀刻步驟來同時地定義。 3 .如申請專利範圍第2項之方法，其中在該單一蝕刻步驟 中的蝕刻係以一垂直方向至少進行下到該次集極（3 1)。 4.如申請專利範圍第3項之方法，其中該鍺及ρ型摻雜物在 該磊晶沉積期間於原地被加入到該矽層（174)。 -18- 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐） 512441 ABC D 六、申請專利範圍 5 ·如申請專利範圍第3項之方法，其中包含鍺及P型摻雜物 的該矽層（174)爲一多重層結構。 6 ·如申請專利範圍第5項之方法，其中該多重層結構包含 至少一本質矽層。 7 ·如申請專利範圍第6項之方法，其中該多重層結構包含 在兩個本質碎層之間至少一碎-錯層。 8 .如申請專利範圍第1項之方法，其中包含鍺及p型摻雜物 的該矽層（174)係由RP-CVD，UHV-CVD及MBE技術中任 何一種來沉積。 9 ·如申請專利範圍第8項之方法，其中包含η型摻雜物的該 矽層（41)及包含鍺及ρ型掺雜物的該矽層（174)皆使用相 同的沉積設備在一單一沉積程序中以RP-CVD成長。 1 0 ·如申請專利範圍第1項之方法，其中碳被加入到包含鍺 及ρ型摻雜物的該矽層（174)來延遲該ρ型摻雜物的擴散。 1 1 .如申請專利範圍第1項之方法，其中在製造該矽-錯高台 電晶體期間的溫度在獨立於射極活化及驅入期間的沉積 包含鍺及ρ型摻雜物的該矽層（174)之後被保持在低於或 保持在約80CTC。 1 2 ·如申請專利範圍第1 1項之方法，其中該射極活化及驅入 步驟係使用一 RT Α(快速熱退火）來進行，用以電性活化 摻雜物，並用以設定該SiGe高台電晶體的該射極-基極 接面的最終捧雜輪廊。 1 3 ·如申請專利範圍第1 1項之方法，其中該射極活化及驅入 之步驟係在高溫下進行，但在約5 - 2 0秒的短時間内。 -19- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） D8 六、申請專利範圍 14. 15. 16. 17. 如申請專利範圍第丨項之方法，其中在一水平平面上形 成深溝渠（72)來環繞該η型摻雜集極區域（41);該口型 摻雜基極區域（174);及該η型摻雜集極插塞用於隔離該 矽-鍺高台電晶體。 種砍-錯兩台電晶體’其特徵在於·· -一Ρ型掺雜矽塊基板（10)，其具有型次集極區域 (31)做爲该南台電晶體的一次集極； - 在其上形成一包含η型掺雜物的矽層（41); - 在其上形成一包含錯及ρ型捧雜物的矽層（174); - 在該磊晶層（4 1，174)中，在一水平平面上形成環繞 該系晶層（41，174)之一邵份的場域隔離區域（si)，用 以在該次集極（31)上定義該高台電晶體的一η型捧雜集 極區域（41);該集極區域上的一ρ型捧雜基極區域（174) ;及在該次集極（31)上的一 η型摻雜集極插塞（41)，但 與該η型摻雜集極區域（41)及該ρ型摻雜基極區域（174) 相隔離；及 - 在該ρ型摻雜基極區域（174)中形成該高台電晶體的 一 η型摻雜射極區域（202)。 如申請專利範圍第1 5項之電晶體，其中場域隔離區域 (8 1)爲淺溝渠（STI)。 如申請專利範圍第1 6項之電晶體，其中該淺溝渠（8 1)在 一垂直方向上至少延伸向下到該次集極（3 1)。 -20- 本紙張尺度適用中國國家標準(CNS) Α4規格（210 X 297公釐）
TW090129304A 2001-11-09 2001-11-27 Silicon-germanium mesa transistor TW512441B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SE0103726A SE522891C2 (sv) 2001-11-09 2001-11-09 En kisel-germanium mesa transistor, en metod för dess framställning och en integrerad krets innefattande en sådan transistor

Publications (1)

Publication Number Publication Date
TW512441B true TW512441B (en) 2002-12-01

Family

ID=20285918

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090129304A TW512441B (en) 2001-11-09 2001-11-27 Silicon-germanium mesa transistor

Country Status (4)

Country Link
US (1) US7008851B2 (zh)
SE (1) SE522891C2 (zh)
TW (1) TW512441B (zh)
WO (1) WO2003041152A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7002221B2 (en) * 2003-08-29 2006-02-21 International Business Machines Corporation Bipolar transistor having raised extrinsic base with selectable self-alignment and methods of forming same
US7550787B2 (en) * 2005-05-31 2009-06-23 International Business Machines Corporation Varied impurity profile region formation for varying breakdown voltage of devices
TW200849556A (en) * 2006-06-14 2008-12-16 Nxp Bv Semiconductor device and method of manufacturing such a device
KR100839786B1 (ko) 2006-09-20 2008-06-19 전북대학교산학협력단 실리콘게르마늄 반도체 소자 구조 및 그 제조방법
EP2250666A1 (en) * 2008-02-28 2010-11-17 Nxp B.V. Semiconductor device and method of manufacture thereof
JP2010251368A (ja) * 2009-04-10 2010-11-04 Renesas Electronics Corp バイポーラトランジスタ及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4417916A1 (de) * 1994-05-24 1995-11-30 Telefunken Microelectron Verfahren zur Herstellung eines Bipolartransistors
DE19609933A1 (de) * 1996-03-14 1997-09-18 Daimler Benz Ag Verfahren zur Herstellung eines Heterobipolartransistors
SE512813C2 (sv) * 1997-05-23 2000-05-15 Ericsson Telefon Ab L M Förfarande för framställning av en integrerad krets innefattande en dislokationsfri kollektorplugg förbunden med en begravd kollektor i en halvledarkomponent, som är omgiven av en dislokationsfri trench samt integrerad krets framställd enligt förfarandet
JP5172060B2 (ja) 1999-09-17 2013-03-27 インフィネオン テクノロジーズ アクチェンゲゼルシャフト 半導体装置の隔離のため浅いトレンチ内に深いトレンチを形成するための自己整合方法
US6251738B1 (en) * 2000-01-10 2001-06-26 International Business Machines Corporation Process for forming a silicon-germanium base of heterojunction bipolar transistor
US6346453B1 (en) * 2000-01-27 2002-02-12 Sige Microsystems Inc. Method of producing a SI-GE base heterojunction bipolar device
US6797580B1 (en) * 2003-02-21 2004-09-28 Newport Fab, Llc Method for fabricating a bipolar transistor in a BiCMOS process and related structure

Also Published As

Publication number Publication date
US7008851B2 (en) 2006-03-07
SE522891C2 (sv) 2004-03-16
WO2003041152A1 (en) 2003-05-15
SE0103726D0 (sv) 2001-11-09
US20040201039A1 (en) 2004-10-14
SE0103726L (sv) 2003-05-10

Similar Documents

Publication Publication Date Title
US9508824B2 (en) Method for fabricating a bipolar transistor having self-aligned emitter contact
US7911024B2 (en) Ultra-thin SOI vertical bipolar transistors with an inversion collector on thin-buried oxide (BOX) for low substrate-bias operation and methods thereof
US7615457B2 (en) Method of fabricating self-aligned bipolar transistor having tapered collector
US6812545B2 (en) Epitaxial base bipolar transistor with raised extrinsic base
US7190046B2 (en) Bipolar transistor having reduced collector-base capacitance
US6656809B2 (en) Method to fabricate SiGe HBTs with controlled current gain and improved breakdown voltage characteristics
US8673726B2 (en) Transistor structure with a sidewall-defined intrinsic base to extrinsic base link-up region and method of forming the transistor
US6989557B2 (en) Bipolar junction transistor and fabricating method
EP2062291B1 (en) Method of manufacturing a bipolar transistor
TWI582853B (zh) 具有側壁限定之內部基極至外部基極聯絡區域的電晶體結構與形成該結構的方法
JP2816122B2 (ja) 高周波バイポーラトラジスタ構体の製造方法
US7132344B1 (en) Super self-aligned BJT with base shorted field plate and method of fabricating
EP0233202A4 (en) MANUFACTURE OF A SEMICONDUCTOR DEVICE WITH BURIAL OXIDE.
TW512441B (en) Silicon-germanium mesa transistor
US6586818B1 (en) Self-aligned silicon germanium heterojunction bipolar transistor device with electrostatic discharge crevice cover for salicide displacement
KR20030047274A (ko) 초자기정렬 이종접합 바이폴라 소자 및 그 제조방법
JP2005510867A (ja) 半導体デバイスおよび該半導体デバイスの製造方法
US7235861B1 (en) NPN transistor having reduced extrinsic base resistance and improved manufacturability
TWI285963B (en) Semiconductor device
JP2001189321A (ja) 横型ヘテロバイポーラトランジスタ及びその製造方法
JP2006310590A (ja) 半導体装置及びその製造方法
JP2005251888A (ja) 横型ヘテロバイポーラトランジスタおよびその製造方法
WO2013142862A1 (en) Sige heterojunction bipolar transistor with shallow out-diffused p+ emitter region

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees