512345 A7 ____ B7___ 五、發明說明（/ ) [技術領域] 本發明係關於聯想記憶體及其檢索方法及路由器及網 路系統。特別是關於使用了有檢索屏蔽功能之聯想記憶體 及其檢索方式之路由器以及網路系統。 [習知技術] 在習知之電腦網路系統中使用之網路路由器(以下，簡 稱路由器），有如以下所示用來計算最適合傳送目的地之功 能，此功能爲不可欠缺的。 圖19顯示習知之電腦網路構成之連接例。參加此網路 之使用者機器（如電腦終端機等），爲了與其他機器相辨別 ，該機器在參加此網路時，會依照已經規定好之規則分配 到特定之網路位址。此處網路位址爲複數欄位之數値，例 如以四欄之數値(a.b.c.d)來說明之。另外，事先規定好之規 則’例如係以網路位址之前面第一個之數値來表示如英國 、德國、日本等國名，第二個數値用來表示該國之城市名 ’接著1 ’第三個數値爲表示該都市中之企業名稱等之階層 構造。以下，稱此種階層爲區段(Segment)。圖19中，以 模擬型式來表示區段之階層構造。圖中以粗線圍起來之一 個矩形爲一個區段。在圖]9中，網路位址之最前面數値爲 1之區段1，與最前面數値爲2之區段2，與最前面數値爲 3之區段3，爲最上位之區段。在區段1下面之階層，有上 面2個數値爲1.2之網路位址之區段4，接著，在其下面， 有上面3個數値爲1.2.2之區段6，再者，其中連接有其網 路位址爲1.2.2.1之使用者機器PC401-1。另外，在區段2 4 本紙張尺度適用中國國家標準（CNS)A4規21〇 χ 297公爱） ----------------I I---訂·------- "5^ (請先閱讀背面之注意事項再填寫本頁) 512345 A7 ______B7_ 五、發明說明（上） 下面之階層中，有上面2個數値爲2·1之網路位址之區段5 ，更在其下面，有上面3個數値爲2.1.1之網路位址之區 段7。圖中例之位址中，*爲隨意(don’t care)字元。 各個區段中，設有路由器，以傳送參加網路之使用者 機器間之通信數據。圖19之構成例中，區段1有路由器 400-1，區段2有路由器400-2，區段3有路由器400-3， 區段4有路由器400-4，區段5有路由器400-5，區段6有 路由器400-6，區段7有路由器400-7。區段之路由器，將 接在此路由器之使用者機器或是由其他路由器輸入之傳送 數據，依照附於傳送數據之傳送目的位址與網路機器之連 接關係，計算出最適合之傳送路由器’經由此最適合之傳 送路由器將數據傳送到傳送目的地。圖19之構成例中’各 路由器分別與該區段直接下面之路由器或是使用者機器相 連接。另外，路由器400-3，亦與路由器400-1、路由器 400-4、路由器400-6、路由器400-2、路由器400-7相連接 〇 各個使用者機器間，並非以直接通信線路相連接’而 是使用路由器之通信控制功能來控制通信數據之傳送’達 到通信之目的，以有效率地使用有限之通信線路。 接著，使用圖20來說明此等路由器。在圖中雖然使用 路由器400-3爲例，但是其他路由器亦與其有相同之結構 〇 路由器400-3中，除了自己所屬區段之網路位址 (3·*·*·*)之外，也記憶了其他區段之網路位址。這些各個 5 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---I---------· I------訂·------- *5^ (請先閱讀背面之注意事項再填寫本頁) 512345 五、發明說明（） fjg 1½. Ay j；rf- 假設以8位元之位元列來表示(每個欄位以4進 位，不）。例如，網路位址（1·*·*·*)以位元列（〇1·〇〇·〇〇·〇〇)來 卞，稱此種表示之位元列爲記憶數據。此處，* 爲隨思，因此如（01.00.00.00)之位元列中，前面兩位 =爲有’欢，之後的位元爲無效。此處，被稱爲屏蔽資訊之 與記懷數據成對地被儲存著。此例中，屏蔽資訊爲 。此處，”0”爲無效屏蔽，”i”爲有效屏蔽。該 等S己憶數_與屏蔽資訊，如圖所示，在路由器中，被收納 在聯想記慷體116中。聯想記憶體字元1Π-1中，記憶有 5各由器4〇0、1所屬之區段1之網路位址（1·*·*·*)。在聯想記 憶體字元117_2中，記憶有路由器400-2所屬之區段2之 網路位址(2·*.*·*)。在聯想記憶體字元117-3中，記憶有路 4GG4所屬之區段6之網路位址（1.2.2·*)。在聯想記億 體字元117-4中，記憶有路由器4〇0-4所屬之區段4之網 路位址（1·2·*·*)〇在聯想記憶體字元117乃中，記憶有路由 ^ 4G0J所屬之區段7之網路位址（1·*·*·*)。聯想記憶體 116 ’除了與一般之記憶體相同，有在指定位址對記憶數據 $寫入或讀出之功能外，還有另外功能，就是在考慮比較 輸入之檢索數據102與所對應之屏蔽資訊之後，在結果一 致之記憶數據中，將屏蔽資訊之有效位元數最少的記憶數 據’所對應之屏蔽一致線119-1〜119-5設爲有效狀態的功 能。聯想記憶體116輸出之屏蔽一致線119-1〜119-5，會由 編碼器4〇2編碼成記憶體位址信號4〇3。 記憶體404中，依據收納在聯想記憶體116中各聯想 6 張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---------------------訂--------·線 (請先閱讀背面之注意事項再填寫本頁) 512345 A7 _B7_____ 五、發明說明（午） 記憶體字元之記憶數據、屏蔽資訊所構成之區段網路位址 ，將其所對應的路由器之網路位址，與聯想記憶體116之 收納位址儲存在同一位址之字元裡。例如’聯想記憶體 116之聯想記憶體字元1中，記憶有位址（1·*·*·*) ’對應此 位址之圖19之路由器400-6之網路位址’被收納在記憶體 404之字元1中。同樣的，記憶體404之字元2中記憶有 路由器400-2之位址，字元3中記憶有路由器400-6之位 址，字元4中記憶有路由器400-4之位址，字元5中記憶 有路由器400-7之位址。記憶體404將記憶體位址信號 403當作領導位址，將所指定之收納數據，作爲記憶體數 據信號405輸出。 冷卻裝置，甩來冷卻習知之發熱量大之聯想記憶體 116。此處，例如係以冷卻風扇所構成。 ' 另外，圖中雖無顯示，但在每個路由器中，其內部有 CPU，依據此CPU來執行上述路由器動作之控制。 接著，說明各路由器控制之習知網路數據轉送動作之 例。例如，輸出至路由器400-3之轉送數據，其目的地網 路位址爲（1.2.1.1)時，在習知之聯想記憶體116檢索，則 與聯想記憶體字元1之（ί.*.*·*)以及聯想記憶體字元4之 致，其中，只有屏蔽資訊有效狀態位元數最少 之聯想記憶體字元4所對應之屏蔽一致線119-4成爲有效 狀態。因此，編碼器402輸出記憶體位址403，，4”，記憶體 404將路由器400-4之網路位址當作記憶體數據信號405 輸出。因此，路由器400-3將目的地位址（1.2.1.1)之輸入數 7 --------I------------訂-------- (請先閱讀背面之注意事項再填寫本頁) 尺度適用巾國國家標準（CNS)A4規格（210 X 297公爱)" 512345 A7 ____B7 ___ 五、發明說明（f ) 據，轉送往路由器400-4。接著，路由器400-4將所傳送來 之數據，依據上述相同之動作將數據轉送出去，接著，再 一級一級轉送，直到數據到達最終目的地之網路位址 (1.2.1.1)所連結之使用者機器。 目前，此種聯想記憶體，例如有特開平11-173782所 示者。圖U5，係顯示習知之聯想記憶體之一構成例的方塊 圖。聯想記憶體116，包含有η位元2輸入1輸出之選擇 器128，及η位元m字元之聯想記憶體字元117-1〜117-m ，及η位元鎖定器126，以及控制電路126，其中，每個聯 想記憶體字元117_j，具備有η個聯想記憶體單元(cell)118-j-1〜118-j-n以及一個鎖定器123-j。在各聯想記億體字元 117-j中，其所對應之數據字元線l〇6-j，與屏蔽字元線 lll-j爲進行輸入而連接，所對應之屏蔽一致線119-j以及 η條最短屏蔽線122-1〜122-n爲進行輸出而連接，η條位元 線103-1〜103-η爲進行輸出入而連接。 各聯想記憶體單元118-j-k中，所對應之數據字元線 l〇6-j與屏蔽字元線111-j爲進行輸入而連接，所對應之數 據一致線l〇7-j、屏蔽一致線119-j，以及最短屏蔽線122-k 爲進行輸出而連接，位元線l〇3-k爲進行輸出入而連接。 各聯想記憶體單元118+k，包含有收納位元資訊用之 數據單元l〇8-j-k(此位元資訊對應由位元線103-k由外部輸 入之記憶數據），以及比較器113-j-k(用來比較記憶在數據 單元中之位元資訊，與由外部輸入之檢索數據102所對應 之位元資訊），以及用來收納位元資訊之屏蔽單元112+k( 8 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---------------------訂--------- (請先閱讀背面之注意事項再填寫本頁) 512345 B7 五、發明說明（4 ) (請先閱讀背面之注意事項再填寫本頁) 由位元線l〇3-k從外部輸入之屏蔽資訊所對應之位元資訊) ，以及屏蔽比較器120+k(用來比較記憶在屏蔽單元中之 位元資訊，與由η位元鎖定器126所輸出之最短屏蔽資訊 127所對應之位元資訊127-k)，以及邏輯閘121-j-k。 另外，本例中，將屏蔽資訊之有效狀態設爲”1”，無效 狀態設爲，，〇，，，最短屏蔽線122-i〜122_n之有效狀態設爲 ，，1”，無效狀態設爲”0”。另外，數據一致線107-1〜107-m 之有效狀態設爲”1”，無效狀態設爲°再者’將屏蔽一 致線119-1〜119-m之有效狀態設爲”1” ’無效狀態設爲”〇” 〇 數據單元108-1-1〜108-m-n ’所對應之數據字元線106 爲有效時，若寫入在相對應之位元線103之數據有被驅動 ，則被當作記憶數據而收納’若對應之位元線103沒有被 驅動，則將所收納之記億數據輸出到所對應之位元線103 。所對應之數據字元線106若爲無效’則不對位元線103 作任何操作。另外’不論所對應之數據字元線106之値爲 何，將所收納之記憶數據輸出到相同一個聯想記憶體單元 118-1-1〜118-m-n中之比較器113。 屏蔽單元U2-1-1〜li2-m-n，其所對應之屏蔽字元線 111爲有效時，若寫入在相對應之位元線103之數據有被 驅動，則寫入之數據被當作屏蔽資訊而收納’若所對應之 位元線103沒有被驅動’則將收納之屏蔽資訊輸出到所對 應之位元線103。所對應之屏蔽字元線111若爲無效，貝[J 不對位元線103作任何操作。另外’不論所對應之屏蔽字 9 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 512345 A7 ________ Β7___ 五、發明說明（7 ) 元線111之値爲何，將所收納之屏蔽資訊輸出到相同一個 聯想記憶體單元丨18·1·1〜118_m_n中之比較器113。 數據一致線107 ’在檢索動作開始前，須先行充電到 高準位，或是以圖中未顯示之電阻來作提昇之動作，使得 其變爲有效狀態”1” ° 比較器113，與所對應之位元線103，輸入在同一聯 想記憶體單元I18-1-1〜118-m_n中之數據單元108之記憶 數據及屏蔽單元112之屏蔽資訊’若屏蔽資訊爲有效之狀 態，或是位元線103之値與記憶數據一致時’則將所對應 之數據一致線設爲開放狀態’除此外時之情形’則輸 出無效狀態之”0”。在聯想記憶體字元117中η個比較器 113將所有的數據一致線1〇7設爲開放狀態時，則數據一 致線107變爲有效狀態”1”，在此之外之狀態則變爲無效狀 態，，〇，，，以此構成AND邏輯連接。也就是說’在檢索動作 時，除了位元線103-1〜l〇3-n依照屏蔽資訊’由比較對象 中除去之位元之外，只有在與聯想記憶體字元117所收納 之記億數據完全一致時，數據一致線107會變爲有效狀態 ，，1”，除此之外之情形皆爲無效狀態”〇”。當然，也可以使 用有相同動作之普通邏輯閘。 邏輯閘121-1-1〜121-m-n，在同一聯想記億體字元 117-1〜117-m中之一致線107-1〜107-m爲有效狀態”1”，且 同一聯想記憶體單元118-1-1〜118-m-n中之屏蔽單元112_ 1-1〜112-m-n中所收納之屏蔽資訊爲無效狀態”〇”時’對所 對應最短屏蔽線122-1〜122-n輸出無效狀態’除此之外 10 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---I-----------------訂·-------I (請先閱讀背面之注意事項再填寫本頁) 512345 A7 __----- 五、發明說明（尺） 之情形則設爲開放狀態。 各最短屏蔽線122-1〜122-n，使用電阻丨25·1〜125_n來 作電壓提昇，與所對應之m個邏輯閛I21-1 — 1〜121_m_n構 成AND邏輯連接。因此，當所連接之m個邏輯闊121全 部將最短屏蔽線122設爲開放狀態時’最短屏蔽線122變 爲有效狀態”1”，除此外之情形則爲無效狀態”〇” ° 鎖定器123-1〜123-m，當鎖定器控制線124爲有效狀 態時，會將同一聯想記憶體字元1Π-1〜117-m中之數據一 致線107-1〜107-m之狀態收納到其內部。此外’爲了輸出 所收納之狀態，鎖定器123-1〜123-m將對應同一聯想記憶 體字元117-1〜117-m中之屏蔽一致線丨19·1〜119-m’連接 到AND閘。鎖定器123-1〜123-m，對於所對應之屏蔽一致 線119-1〜119-m，當所收納之數據爲無效狀態時’輸出 ，，〇，，，當所收納之數據爲有效狀態”1”時，則將所對應之屏 蔽一致線119-1〜119-m設爲開放狀態。 屏蔽一致線119-1〜119-m，在檢索動作結束時’在與 檢索數據102 —致之記憶體數據中，會依據屏蔽資訊，將 對應由檢索對象除外之位元數最少之記憶數據，所對應之 一致線設爲有效狀態，除也:之外設爲無效狀態。屏蔽一致 線119-1〜119-m在檢索動作開始前，會使用圖中沒有顯示 之電阻來作電壓提昇動作，或是充電到高準位，使得其變 爲有效狀態”1”。 屏蔽比較器120，將對應之屏蔽單元112所收納之屏 蔽資訊之狀態，與對應之位元線103上最短屏蔽資訊相比 11 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---------------------訂--------- (請先閱讀背面之注意事項再填寫本頁) 512345 A7 ___ B7__ 五、發明說明（？） 較，當比較結果爲一致，則將對應之屏蔽一致線119設爲 開放狀態輸出，若未一致，則將所對應之屏蔽一致線119 輸出爲無效狀態”〇”。因此，當聯想記憶體字元117中之π 個聯想記憶體單元Π8，與一個鎖定器123，將所有之屏蔽 一致線119設爲開放狀態時，則屏蔽一致線113爲有效狀 態”1”，除此之外之情形，皆爲無效狀態”0”，以此構成 AND邏輯連接。 也就是說，在檢索動作時，只有在聯想記憶體字元 117所收納之屏蔽資訊與位兀線103-1〜103-n完全一致，且 鎖定器123所收納之數據一致線107之狀態爲有效狀態”1” 時，屏蔽一致線119變爲有效狀態”1”，除此之外皆爲無效 狀態”〇”。N位元鎖定器126，在鎖定器控制信號124爲有 效狀態時，將最短屏蔽線122-1〜122-11之狀態收納到內部 。另外，將收納之狀態輸出到鎖定器輸出線127-1〜127-n 上。 N位元2輸入1輸出選擇器128，依照選擇信號129 之狀態，由檢索數據102-1〜102-n或是鎖定器輸出線127-1〜127-n中選擇一方，將數據輸出到位元線103-1〜103-n。 控制電路130，爲了控制聯想記憶體116之動作，因 此與時序信號130取得同步，輸出鎖定器控制信號124與 選擇信號129。 接著，圖16顯示習知之聯想記憶體單元118之一構 成例。此處，兩條位元線l〇3a，103b係對應圖15中顯示之 各位元線，在圖15中是以101-i來代表顯示。透過該兩條 12 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------t--------1 ^ (請先閱讀背面之注意事項再填寫本頁) 512345 A7 _____B7____ 五、發明說明（） 位元線，來執行對記憶體單元之數據讀寫，與輸入檢索數 據102。當寫入數據以及輸入檢索數據時’將在位元線 103a之値反轉輸入到位元線l〇3b中。數據單元108構成 一般之靜態SRAM，其包含有將輸出入相互連接之反轉邏 輯閘（Gl〇l)301，以及反轉邏輯閘（G102)302，以及將反轉 邏輯閘(G102)302之輸出連接到位元線l〇3a，且當數據字 元106爲高電壓準位時成爲導通狀態的MOS電晶體 (T101)303，以及反轉邏輯閘(G101)301之輸出連接到位元 線103b，且當數據位元線106爲高準位電壓時成爲導通狀 態之MOS電晶體(T102)304所構成。 此外，屏蔽單元112，其亦構成一般之靜態SRAM ’ 其包含有將輸出入相互連接之反轉邏輯閘(G103)309 ’以及 反轉邏輯閘(G104)310，以及將反轉邏輯閘(G104)310之輸 出連接到位元線l〇3a，且當屏蔽字元111爲高電壓準位時 成爲導通狀態的MOS電晶體(T107)311，以及反轉邏輯閘 (G103)309之輸出連接到位元線103b，且當屏蔽字元線 111爲高準位電壓時成爲導通狀態之MOS電晶體 (T108)312 所構成。 比較器113，由MOS電晶體(T103)305、MOS電晶體 (T104)306、MOS 電晶體（T105)307、MOS 電晶體 (Τ106)308所構成。MOS電晶體(Τ103)305與MOS電晶體 (Τ104)306係串聯插入位元線l〇3a，103b之間。MOS電晶 體(T103)305在數據單元108內之反轉邏輯閘(G101)301之 輸出爲高電壓準位時，成爲導通狀態。MOS電晶體 13 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---------------------訂--------- (請先閱讀背面之注意事項再填寫本頁) 512345 A7 ____B7___ 五、發明說明（（I ) (Tl〇4)306在數據單元108內之反轉邏輯閘(G102)302之輸 出爲高電壓準位時，成爲導通狀態。MOS電晶體 (T105)307與MOS電晶體(T106)308，串聯插入數據一致線 107與低電壓準位之間。MOS電晶體(Τ105)307在當MOS 電晶體(Τ103)305與MOS電晶體(Τ104)306之連接點爲高 電壓準位時，成爲導通狀態。MOS電晶體(Τ106)308，在 屏蔽單元112內之反轉邏輯閘(G103)309之輸出爲高電壓 準位時，成爲導通狀態。當位元線103a與反轉邏輯閘 (G101)301之輸出同時爲高電壓準位，或者是位元線i〇3b 與反轉邏輯閘（G102)302之輸出同時爲高電壓準位時， MOS電晶體(T103)305與MOS電晶體(T104)306之連接點 成爲高電壓準位，使得MOS電晶體(Τ105)307成爲導通狀 態。 因此，當數據單元108中收納之記憶數據，與位元線 103a，103b上之檢索數據不相同時，MOS電晶體(Τ105)307 成爲導通狀態。此外，MOS電晶體(Τ106)308在當屏蔽單 元112內收納之屏蔽資訊爲”1”時爲開放狀態，爲”〇”時爲 導通狀態。數據一致線107，由圖中未顯示之電阻來提升 爲高電壓準位，或是在檢素動作開始前，須充電到高電壓 準位。依此結構，複數的聯想記憶體單元Π8藉由MOS電 晶體(Τ106)308與數據一致線107相連接時，只要有一個 聯想記憶體單元輸出成爲低電壓準位時，數據一致線107 就成爲低電壓準位，依此成爲AND邏輯閘之連接。 當MOS電晶體(T105)307與MOS電晶體(T106)308同 14 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公楚1 ' ---------------------訂--------- (請先閱讀背面之注意事項再填寫本頁) 512345 A7 ___B7___ 五、發明說明（|X ) 時成爲導通狀態時，聯想記憶體單元118將無效狀態”0”輸 出到數據一致線107，除此之外之情形，則將數據一致線 107設爲開放狀態。也就是說，屏蔽資訊爲”1”時，一定要 將數據一致線107設爲開放狀態，當屏蔽資訊爲，，〇，，時，則 當位元線l〇3a，103b上之檢索數據102與收納再數據單元 內之記憶數據一致時，將數據一致線107設爲開放狀態， 若不一致時，則輸出無效狀態”〇”。 接著，說明邏輯閘121與最短屏蔽線122之動作。最 短屏蔽線122，在檢索動作開始前，須使用如圖15中之電 阻125來做電壓準位提昇動作，使其成爲有效狀態”r，。邏 輯閘121，由直列插入最短屏蔽線122與低電位之間之 MOS電晶體(T109)313與MOS電晶體(T110)314所構成。 當數據一致線107爲有效狀態”1”時，MOS電晶體 (Τ109)313爲導通狀態，當數據一致線107爲無效狀態”0” 時，MOS電晶體（Τ109)313爲開放狀態。MOS電晶體 (Τ110)314,當屏蔽單元112內部之反轉邏輯閘(G103)309 之輸出爲高電壓準位時，成爲導通狀態，當爲低電壓準位 時，成爲開放狀態。也就是說，屏蔽單元112內收納之屏 蔽資訊爲無效狀態時成爲導通狀態，屏蔽資訊爲有效狀 態”1”時成爲開放狀態。據此，當數據一致線107爲有效狀 態”1”，且屏蔽單元112內收納之屏蔽資訊爲無效狀態”0” 時，邏輯閘121會輸出無效狀態”0”到最短屏蔽線122上， 除此之外之情形，則爲開放狀態。 接著，說明屏蔽比較器120與屏蔽一致線119之動作 15 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 512345 A7 __B7_______ 五、發明說明（〇 ) 。屏蔽一致線119,須使用圖中未顯示之電阻來做電壓提 昇動作，或是在檢索動作開始前，須充電到高電壓準位。 屏蔽比較器120，係由MOS電晶體(Tlll)315、MOS 電晶體(T112)316、MOS電晶體(Τ113)317所構成。MOS電 晶體(Tlll)315與MOS電晶體(Τ112)316串聯插入位元線 103a，l〇3b之間。MOS電晶體(Tlll)315，在屏蔽單元112 內之反轉邏輯閘（G103)309之輸出爲高電壓準位時成爲導 通狀態。MOS電晶體(T112)316，在屏蔽單元112內之反 轉邏輯閘（G104)310之輸出爲高電壓準位時成爲導通狀態 。MOS電晶體(T113)317串聯插入屏蔽一致線119與低電 位之間。當MOS電晶體（Tlll)315與MOS電晶體 (Τ112)316之連接點爲高電壓準位時，MOS電晶體 (Τ113)317成爲導通狀態。 當位元線l〇3a與反轉邏輯閘(G103)309之輸出同時爲 高電壓準位，或者當位元線l〇3b與反轉邏輯閘(Gl〇4)310 之輸出同時爲高電壓準位時，MOS電晶體（Tlll)315與 MOS電晶體(Τ112)316之連接點成爲高電壓準位，MOS電 晶體(Τ113)317成爲導通狀態，除此外之情形，則爲開放 狀態。 _ 因此，當屏蔽單元112內收納之屏蔽資訊與位元線 l〇3a，l〇3b上之檢索數據1〇2不同時，MOS電晶體 (T113)317成爲導通狀態，並將無效狀態輸出至屏蔽一 致線119，當相同時，則屏蔽一致線Π9成爲開放狀態。 據此，複數之聯想記憶體單元118藉由MOS電晶體 16 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----1-----------1---訂--------· *5^ (請先閱讀背面之注意事項再填寫本頁) 512345 A7 __R7_____ 五、發明說明（4 ) (T113)317與屏蔽一致線119連接時，只要有一個聯想記 憶體單元輸出低電壓準位時，屏蔽一致線119變爲低電壓 準位，除此之外，皆爲高電壓準位，以此構成AND連接。 接著，將、在圖B中路由器400-3中使用上述習知之聯 想記憶體來計算轉送目的地網路位址之動作，以圖17說明 之。其時序圖如圖18所示。 傳設聯想記億體116爲8位元5字元所構成。因此， 各聯想記億體字元117-1〜117-5所收納之記憶數據、屏蔽 數據，與圖20之聯想記憶體完全相同，記憶著圖19之路 由器400-3之網路位址(3·*·*·*)以外的連接資訊。也就是說 ，在聯想記憶體字元117-1中，爲了實現（1.*.*.*)，以2進 位之方式，在記憶數據中收納有(01.00.00.〇〇)，而屏蔽資 訊則收納有（oo.imii)。同樣的，在聯想記憶體字元 117-2中收納有(2·*·*·*)，在聯想記憶體字元117-3中收納 有（1·2·2·*)，在聯想記憶體字元117-4中收納有（1.2·*·*)， 在聯想記憶體字元117_5中收納有(2·1·1·*)。 接著，將說明以將圖19之PCMOl-l之四進位網路位 址（1.2.2.1)作爲檢索數據1〇2輸入時之動作。 首先，在圖18之時序（1)中’所有的數據一致線117-1〜117-8都被充電爲高電壓準位，成爲有效狀態”1”。 接著，在圖18之時序(2)中，根據控制電路131輸出 之選擇信號129 ’ η位元2輸入1輸出之選擇器128選擇了 檢索數據102，輸出到位元線103-1〜103-8中。因此，聯想 記憶體116之聯想記憶體字元中所收納之四進位表 4 17 本紙張尺度適用中國國家標準（CNS)A4規格（21G x 297公f " 一 ^--------^---------線 (請先閱讀背面之注意事項再填寫本頁) 512345 A7 ________Β7_____ 五、發明說明（Κ ) 示之（1·*·*·*)，與聯想記憶體字元117_3所收納之四進位表 示之U.2.2·*)，與聯想記憶體字元117_4所收納之四進位表 示之（1·2·*·*)，與在位元線103-1〜103-8上之數據一致。因 此，數據一致線107-1、107-3、以及1〇7_4等3條成爲有 效狀態”1，，，其餘之數據一致線1〇7_2與107-5成爲無效狀 態，，〇，、 此處，由最短屏蔽線122_1，將聯想記憶體字元 內之最短致線122_1所對應之屏蔽資訊，，〇，，，與聯想記憶體 字元117-3內之最短致線122-1所對應之屏蔽資訊，，〇，，，以 及聯想記憶體字元117-4內之最短致線122-1所對應之屏 蔽資訊”0，，，算出邏輯運算積，，〇，，而輸出。由最短屏蔽線 122_2 ’將聯想記憶體字元117-1內之最短致線122-2所對 應之屏蔽資訊，，〇，，，與聯想記億體字元117-3內之最短致線 122-2所對應之屏蔽資訊”〇”，以及聯想記憶體字元U7-4 內之最短致線122-2所對應之屏蔽資訊，，〇，，，算出邏輯運算 積而輸出。同樣地，由最短屏蔽線122-4算出”1”、，，〇，， 、”〇”之邏輯運算積”0”，由最短屏蔽線122-5算出”1”、 ”〇”、”1”之邏輯運算積”0”，由最短屏蔽線122-6算出”1” 、”0”、”1”之邏輯運算積匀”，由最短屏蔽線122-7算出 ”1”、”1”、”1”之邏輯運算積”1”，由最短屏蔽線122_8算 出”1”、”1”、”1”之邏輯運算積”〇”，而分別輸出。因此最 短屏蔽線122_1〜122-8，以2進位表示其輸出爲，，〇〇〇〇〇〇11，， 。在此狀態下，控制電路131所輸出之鎖定器控制信號 124變爲有效狀態，鎖定器123_1〜123-5所對應之一致線 18 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---------------------訂--------- (請先閲讀背面之注意事項再填寫本頁) 512345 A7 _____Β7 五、發明說明（Μ ) 107-1〜107-5之狀態被收納到其內部，η位元鎖定器126將 最短屏蔽線122-1〜122-8之狀態收納到其內部。因此，鎖 定器123-1收納”1”，鎖定器123-2收納”0”，鎖定器 .123-3收納”1”，鎖定器123-4收納”1”，鎖定器123-5收 納”〇”，在η位元鎖定器126中收納有以2進位表示之 ”00000011”。此外，η位元鎖定器126，會將收納之狀態 ”00000011”輸出到鎖定器輸出線127-1〜127-8。 接著，在圖18之時序(3)中，所有的屏蔽一致線119-1〜119-8被充電爲高電壓準位，成爲有效狀態”1”。 此外，在圖18之時序(4)中，根據控制電路131所輸 出之選擇信號129，η位元2輸入1輸出選擇器128選擇鎖 定器輸出線127，將其資訊”00000011”輸出到所對應之位 元線103-1〜103-8之後，聯想記憶體開始第2回合之檢索 動作。在第2回合之檢索動作中，將使用屏蔽一致線119- 1〜119-8之狀態，而不使用數據一致線107-1〜107-8之狀態 〇 對於位元線103-1〜103-8之狀態”00000011”，與聯想 記憶體字元Π7-3與117-5所收納之屏蔽資訊完全一致， 因此將對應之屏蔽一致線119-3與119-5設爲開放狀態。 因爲與其他之聯想記憶體字元117-1、117-2、以及117-4 所收納之屏蔽資訊不一致，因此將所對應之屏蔽一致線 119-1、119-2、以及119-4輸出無效狀態”0”。 另外，因爲鎖定器123-1所收納之狀態爲”1”，因此將 對應之屏蔽一致線119-1設爲開放狀態，鎖定器123-2將 19 本紙張尺度適用中國國家標準（CNS)A4規格（210 Χ 297公釐） ----------------------訂·-------- (請先閱讀背面之注意事項再填寫本頁) 512345 A7 __B7_ ___ 五、發明說明（丨刀） 收納之狀態”〇，，輸出到所對應之屏蔽一致線119_2 ’鎖定器 123-3因所收納之狀態爲”1”，因此將對應之屏蔽一致線 119- 3設爲開放狀態，鎖定器123-4因所收納之狀態爲”1” ，因此將對應之屏蔽一致線Π9-4設爲開放狀態’鎖定器 123-5將收納之狀態，，〇，，輸出到所對應之屏蔽一致線119-5 〇 因此，屏蔽一致線119-1，雖被鎖定器123-1設爲開放 狀態，但是因爲聯想記憶體字元Π7-1內之屏蔽比較器 120- 1-1〜120-1-8輸出”0”，因此成爲無效狀態”〇”。屏蔽一 致線119-2,因爲聯想記憶體字元117-2內之屏蔽比較器 120-2-1〜120-2-8輸出”0”，而且鎖定器123-2輸出”0”，因 此成爲無效狀態”〇”。屏蔽一致線Π9-3，因爲聯想記憶體 字兀117-3內之屏蔽比較器120-3-1〜120-3-8全部爲開放狀 態，且鎖定器123-3亦爲開放狀態，因此保持爲有效狀態 ”1”。屏蔽一致線119-4，雖被鎖定器123-4設爲開放狀態 ，但是因爲聯想記憶體字元Π7-4內之屏蔽比較器120-4-1〜120-4-8輸出”0”，因此成爲無效狀態”0”。屏蔽一致線 119-5，雖然被聯想記憶體字元117-5之屏蔽比較器120-5-1〜120-5-8設爲開放狀態但因鎖定器123-5輸出爲”0”， 因此致一致線119-5成爲無效狀態”〇”。 因此，在時序(2)之第一次檢索動作中，所收納之記憶 數據在考慮屏蔽資訊後，與檢索數據102 —致，而且在時 序(4)之第二次檢索動作中，所收納之屏蔽資訊與由第一次 檢索動作之結果所得到與最短屏蔽線122-1〜122-8之狀態 20 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---------------------訂--------- (請先閲讀背面之注意事項再填寫本頁) 512345 A7 _ B7____ 五、發明說明（/(f) 一致’因此只有在聯想目5憶體子兀117-1〜117-5所對應之 屏蔽一致線119-3在第一次檢索動作終了時成爲有效狀態 ”1”。因此，所輸入之檢索數據102，在考慮了所對應之屏 蔽資訊後，從比較結果一致之記憶數據中，只有在屏蔽資 訊之有效狀態位元爲最少之記憶數據所對應之屏蔽一致線 119-3，輸出爲有效狀態。 [發明欲解決之課題] 上述習知之聯想記憶體116,在第一次之檢索動作中 ’將收納在m字兀之聯想記憶體子兀1丨7_1〜117-m中之記 憶數據與檢索數據102作比較’並將其結果輸出到m條之 數據一致線107-1〜107-m，在第二次檢索動作中，將收納 在m字元之聯想記憶體字元1Π-1〜117-m之屏蔽資訊與鎖 定器127之値作比較，並將其結果輸出到πι條之屏蔽一致 線119-1〜119-m中。因此，各個聯想記憶體字元117-1〜117-m中之η個聯想記憶體單元Π8-1-1〜118-m-n，需要 有用來比較記憶數據之比較器113-1-1〜113-m-n與用來比 較屏蔽資訊之屏蔽比較器120-1-1〜120-m-n等兩個比較機 構。 此處，反轉邏輯閘由兩個MOS電晶體所構成’而聯 想記憶體單元118如圖16所示，由21個MOS電晶體所 構成。在其中，因爲數據單元108與屏蔽單元112爲靜態 RAM元件，因此構成這些單元之MOS電晶體之面積’一 般來說，與製造習知之聯想記憶體116時所允許之最小面 積之MOS電晶體相等。 21 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱_) — ---------------------訂—-------- (請先閱讀背面之注意事項再填寫本頁) 512345 A7 __B7____ 五、發明說明（/7 ) 然而，如圖15所示’各數據一致線107-1〜107-m ’因 爲有必須連接1字元之聯想記憶體字元117中之n個比較 器113與AND邏輯閘之配線，因此配線電容量變的非常大 ，而爲了驅動其配線電容量，必須將構成比較器113之 MOS電晶體之面積變大。例如以〇·25 // m製造流程時，爲 了連接64個比較器必須要有1mm左右之配線長’此配線 長之配線電容量約爲〇.3PF。而爲了驅動此容量之電晶體 大小，必須爲製造流程所允許之最小面積之M0S電晶體之 10〜30倍。同樣地，各屏蔽一致線119-1〜ll9_m也因爲必 須與η個屏蔽比較器120以及AND邏輯閘配線，因此構成 屏蔽比較器120之MOS電晶體之面積’亦必須爲最小面積 之MOS電晶體之1〇〜30倍。此外，如圖15所示，各個最 短屏蔽線122-1〜122-n也比須有與m個邏輯閘121以及 AND邏輯連接之配線，因此構成屏蔽比較器120之MOS 電晶體之面積，亦必須爲最小面積之MOS電晶體之10〜30 倍。 因此，若假設構成比較器Π3、屏蔽比較器120、以 及邏輯閘121之MOS電晶體之面積，爲最小面積MOS電 晶體的10倍，而一般靜態SRAM元件之面積爲最小面積 MOS電晶體的6倍，則由圖16可以很容易的知道，聯想 記憶體單元118之面積，爲最小MOS電晶體的102倍。 也就是說，與相同晶片面積之靜態SRAM之記憶容量相比 ，則產生習知之聯想記憶體116只能容納17分之一的問題 〇 22 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---------------------訂--------- (請先閱讀背面之注意事項再填寫本頁) 512345 A7 ^_B7_____ 五、發明說明（>° ) 此外，如上所述，第一次檢索動作之結果其輸出爲m 條的數據一致線107-1〜107-m，而第二次檢索動作之結果 其輸出爲m條之屏蔽一致線119_i〜119-m。因此，必須保 留第一次檢索動作之結果直到執行第二次之檢索動作。此 處，若假設聯想記憶體116爲1字元64位元，而由32768 個字元所構成，且鎖定器123由10個MOS電晶體所構成 ，則因爲爲了要構成32768個鎖定器123，因此約需要33 萬個MOS電晶體。也就是說，與記憶數據之位元數沒有關 係，單單是m個鎖定器123-1〜l23-m個晶片面積就有變的 非常大的問題。 再者，原本各爲m條之數據一致線107-1〜107-m以及 屏蔽一致線119-1〜119-m，在檢索動作時，除了最後輸出 有效狀態的條數之外，在檢索前充電成爲有效狀態的電荷 ，須皆由其所對應的MOS電晶體予以放電。因此，在1字 元64位元，32768個字元之結構時，數據一致線107，與 屏蔽一致線119，共有32768 X 2-1=65535條配線電容量在 檢索動作前必須予以充電。此處最短屏蔽線122-1〜122-n 爲η條，在上述的例中因爲只有64條因此可以被省略。也 就是說，習知之聯想記憶體之消耗電力，幾乎爲在檢索動 .作時，對數據一致線107與屏蔽一致線119充電所必須要 之電力。此處，以上述〇.25//m製造流程來說，假設數據 一致線107與屏蔽一致線Π9之配線電容量分別爲0.3pF ，在電源電壓爲2.5V，時序信號130之週期爲20ns之情 況下，晶片全體之消耗電力爲(〇.3pF X 2.5 V) + 20 ns X2.5 23 本紙張尺度適用中國國家標準（CNS)A4規格（210 χ 297公釐） -------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 512345 B7 五、發明說明（ >丨） V X 65535條=6.1W，非常的大。因此，在習知聯想記憶 體116中，各爲m條之數據一致線107-1〜l〇7-m與屏蔽一 致線119-1〜119-m，除了在檢索動作結束時輸出爲有效狀 態的位元之外，因爲必須在檢索開始前先予以充電，因此 產生有消耗電力非常大之問題。 此外，如上所述，因爲習知之聯想記憶體116之容量 很小，因此在使用路由器時，必須使用多數個聯想記憶體 116。此外，因爲路由器之發熱量會變的非常大，所以必須 內藏有如圖20所示之冷卻裝置414。此外，因爲必彡真比較 多數個聯想記憶體116之檢索結果以求得最後之檢聚結果 ，因此會有數據轉送速度變慢之問題。 此處，本發明之目的在提供一種聯想記憶體，_在與 檢索數據一致的記憶數據中，將所對應之屏蔽資訊其有效 狀態之位元數爲最少之記憶數據，加以識別輸出，而且其 有大容量之每個單位晶片之記憶容量。 此外，本發明之目的，在提供一種聯想記憶體，#；£ 與檢索數據一致的記憶數據中，將所對應之屏蔽資訊其有^ 效狀態之位元數爲最少之記憶數據，加以識別輸出， 其有每個字元之消耗電力小。此外，本發明之目的， 供一種不需要冷卻裝置之路由器。以及提供一種可以胃_ 轉送數據之網路系統。 [解決課題之方式] 爲了達成上述目的，在本發明中之方法一，在填供― 種聯想記憶體，其包含有：對該記憶數據之每一個莩元;$ 24 -------------^--------^---------^ (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐〉 512345 A7 ______B7^___ 五、發明說明（A) 每複數個字元，均具有能以有效狀態、無效狀態來設定是 否由檢索對象中除去記憶數據之一個或複數個位元的屏蔽 資訊，其特徵在於：使用外部輸入之檢索數據，來作一次 檢索動作’此檢索動作爲，依照每一個字元其屏蔽資訊在 屏蔽有效狀態時，將所對應之該記億數據之一個位元或數 個位元由檢索對象中除去之；此檢索動作之結果，當一個 或複數個字元被選出時，將對應該選出之字元之記憶數據 作邏輯演算。 也就是說，注意記憶數據定義爲”1”與，，〇，，之邏輯値的 地方，當多數個一致線成爲有效時，則將對應輸出這些一 致線的聯想記憶體字元之各記憶數據的每一個位元之間， 執行如邏輯和之運算，依照此運算，得到在一致的記憶數 據中屏蔽有效狀態最少的記憶數據。 若在已存在之記憶數據中，尋找與上述記憶數據相同 之位元資訊’則可以選擇到屏蔽資訊有效狀態之位元數爲 最小之記憶數據。 方法二爲，如方法一中之聯想記憶體，其中，將特定 位元圖案收納於藉作爲前述記憶數據於i次檢索時所對應 之屏蔽資訊，而自檢索對象中除去之一個位元或複數個位 元中’並作爲2次檢索選出前述記憶數據與前述邏輯運算 之結果一致之字元。 方法三爲，如方法一中之聯想記憶體，其中，作爲前 述記憶數據於1次檢索時所對應之屏蔽資訊，而自檢索對 象中除去之一個位元或複數個位元視爲特定位元圖案，來 25 本紙張尺度適用中國國家標準（CNS)A4 g (21〇 X 297公爱1 ' ---- ----------------I----訂--------I (請先閱讀背面之注意事項再填寫本頁) 512345 A7 -_ ___Β7 五、發明說明（W) 進行將前述邏輯運算結果當作檢索數據之2次檢索’以選 出與前述邏輯運算結果一致之字元。 方法四爲，如方法二至四中記載之聯想記憶體，上述 特定之位元圖案，爲當所有之位元依照記憶數據之無效狀 態所構成。 方法五爲，如方法一至四中記載之聯想記憶體，上述 之邏輯運算爲將記憶數據之有效狀態設爲真之邏輯和運算 〇 方法六在提供一種聯想記億體，其包含有：記憶數據 之一個字元或複數個字元中，具有能以有效狀態、無效狀 態來設定是否由檢索對象中除去記憶數據之一個或複數個 位元的屏蔽資訊；其特徵爲：包含兩種聯想記憶體，第一 種爲：具有進行邏輯運算之機構，該機構係在使用由外部 輸入之檢索數據進行檢索後，作爲應選出之數據而選出一 個或複數個字元時，進行該所選出之字元對應之記憶數據 間的邏輯運算；前述檢索，係將每一個字元在屏蔽資訊爲 屏蔽有效狀態時所對應之該記億數據之一個位元或複數個 位元從檢索對象中除去，有此機構之第一種聯想記憶體； 第二種爲：收納有記憶數據，此記憶數據係收納於上前述 第1聯想記憶體所對應之位址之字元中；並將來自外部之 檢索數據輸入第1聯想記憶體所得之邏輯運算結果，作爲 第2聯想記憶體之檢索數據加以輸入，以選擇出與前述邏 輯運算結果及前述記憶數據之位元資訊一致的字元。 方法七爲，如方法六中之聯想記億體，將前述第1聯 26 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---------------------訂—-------I (請先閱讀背面之注意事項再填寫本頁) 512345 A7 __B7____ 五、發明說明（外） 想記憶體所輸出之前述運算結果收納於一個或複數個記憶 機構中，藉將該記憶機構之輸出輸入前述第2聯想記憶體 ，以並行前述第1聯想記憶體之檢索及前述第2聯想記憶 體之檢索。 方法八在提供一種聯想記憶體，其包含有：對記憶數 據之每一個字元或每複數個字元中，均具有能以有效狀態 、無效狀態來設定是否由檢索對象中除去記憶數據之一個 或複數個位元的屏蔽資訊；其特徵爲：包含兩種檢索機構 ，第一種爲：係在使用由外部輸入之檢索數據進行1次檢 索後，當一個或複數個記憶數據與前述檢索數據一致時， 將與檢索數據一致之所有該記憶數據中被設定爲自檢索對 象除去之記憶資訊之位元數最小的記憶資訊，輸出至一致 數據邏輯運算線，前述1次檢索，係將每一個字元在屏蔽 資訊爲屏蔽有效狀態時所對應之該記憶數據之一個位元或 複數個位元從檢索對象中除去；以及第2檢索機構，係輸 出用以識別與一致數據邏輯運算線一致的前述記憶數據。 方法九爲’如方法八之聯想記憶體，其將特定位元圖 案收納於藉前述1次檢索時所對應之屏蔽資訊，而自檢索 對象中除去之一個位元或複數個位元中。 方法十在提供一種聯想記憶體，其特徵爲：在上述方 法八中之第2檢索機構係將藉前述1次檢索時所對應之屏 蔽資訊而自檢索對象中除去之一個位元或複數個位元視爲 特定位兀圖案以進行檢索，選出與前述一致數據邏輯運算 線一致的字元。 27 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公楚〉 -------------· I------訂--------- (請先閱讀背面之注意事項再填寫本頁) 512345 A7 -—---------- 五、發明說明（/) 方法十一爲，如方法九或十中記載之聯想記憶體，其 上述之特定位兀圖案爲，所有之該位元依照記憶數據之無 效裝態所構成。 方法十一在提供一種附有一致數據邏輯信號輸出功能 之聯想記憶體，其特徵爲：其在如方法八至方法十一中之 第1檢索機構具有〜致線且係以具一致線邏輯信號輸出功 能之聯想記憶體構成；該一致線在每一記憶數據中當檢索 數據與附加屏蔽資訊之記憶數據一致時成爲有效狀態，而 該具一致線邏輯信號輸出功能之聯想記億體，具有在一個 或複數個記憶數據與該檢索數據一致時，對所有一致之記 憶數據’進行將記憶數據之有效狀態設爲真之邏輯和運算 後之結果，作爲一致數據邏輯運算線加以輸出的一致數據 邏輯運算電路。 方法十三在提供一種有一致數據邏輯運算電路之聯想 記憶體，其特徵爲：包含有兩種邏輯電路，第一種爲：在 方法十二中每一個字元之記憶數據之每一個位元，當對應 該字元一致線爲有效狀態，且該記億數據之位元爲記憶數 據之有效狀態時，則輸出中間邏輯線之有效狀態之邏輯運 算；第二種爲：將上述第一種邏輯電路之輸出狀態(此輸出 狀態爲對應與所有字元之記憶數據相同之位元位置上)輸入 ，並將中間邏輯線之有效狀態設爲真之邏輯和運算執行之 結果，若中間邏輯線爲有效狀態，則將記憶數據之有效狀 態輸出到上述位元位置之一致數據邏輯運算線上。由此兩 種邏輯運算電路構成之一致數據邏輯運算電路。 28 ---I-----------------訂·-------» (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 512345 A7 ---— R7 五、發明說明（>έ ) 方法十四’如方法十三之聯想記憶體，其特徵爲：第 1邏輯電路具有於每個字元之記憶數據之每個位元，在所 對應之位元位置之中間邏輯線與中間邏輯線之有效狀態之 電位間串聯插入之第1電晶體與第2電晶體，第1電晶體 在對應該字元之一致線爲有效狀態時爲導通狀態、無效時 爲開放狀態’第2電晶體在該記憶數據之該位元爲有效狀 態時爲導通狀態、無效狀態時爲開放狀態。 方法十五爲’如方法八至方法十一中之聯想記憶體， 其第1檢索機構具有；選擇機構，以選擇來自外部之檢索 資訊與1次檢索結束後之一致數據邏輯運算線之資訊，以 作爲檢索數據加以輸入；以及比較機構，在1次檢索結束 後之一致數據邏輯運算線被選擇作爲檢索數據時，將對應 之屏蔽資訊爲屏蔽有效狀態之前述記憶數據之一個位元或 複數個位元自檢索對象中除去之功能無效化，以將前述檢 索數據與該記憶數據之比較結果輸出至所對應之前述一致 線；據此’使第2檢索機構之構成要素與第1檢索機構之 構成要素共有。 方法十六，如方法八至方法十一中之聯想記憶體，其 第1檢索機構具有；選擇機構，以選擇來自外部之檢索資 訊與1次檢索結束後之一致數據邏輯運算線之資訊，以作 爲檢索數據加以輸入；以及比較機構，在1次檢索結束後 之一致數據邏輯運算線被選擇作爲檢索數據時，將對應之 屏蔽資訊爲屏蔽有效狀態之前述記憶數據之一個位元或複 數個位元視爲記憶數據之無效狀態，以將前述檢索數據與 29 ---------------------訂-------—線 (請先閱讀背面之注意事項再填寫本頁) 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 512345 A7 ____B7___ 五、發明說明（W ) 該記憶數據之比較結果輸出至所對應之前述一致線；據此 ，使第2檢索機構之構成要素與第1檢索機構之構成要素 共有。 方法十七，在提供一種路由器，其將路徑數據收納於 聯想記憶體，該聯想記憶體係於記憶數據之一個字元或複 數個字元中，具有能以有效狀態、無效狀態來設定是否由 檢索對象中除去記憶數據之一個或複數個位元的屏蔽資訊 ，其特徵在於，具有：第1檢索機構，係在以輸入傳送數 據之目的地網路位址作爲檢索數據進行1次檢索後之結果 ，一個或複數個路徑資訊一致時，將與目的地網路位址一 致之所有該記憶數據中被設定爲自檢索對象除去之位元數 最小的記憶資訊，輸出至一致數據邏輯運算線，前述1次 檢索，係將每一個字元在屏蔽資訊爲屏蔽有效狀態時所對 應之該記憶數據之一個位元或複數個位元從檢索對象中除 去；第2檢索機構，係輸出用以識別前述路徑資訊的一致 信號，前述路徑資訊具有與一致數據邏輯運算線之資訊一 致的記憶數據；以及決定機構，根據前述一致信號來決定 前述輸入轉送數據之傳送目的地位址。 方法十八，在提供一種路由器，具有收納複數個路徑 資訊之路徑資訊表，該路徑數據係於記憶數據之一個字元 或複數個字元中，具有能以有效狀態、無效狀態來設定是 否由檢索對象中除去記憶數據之一個或複數個位元的屏蔽 資訊’其特徵在於：在以輸入傳送數據之目的地網路位址 作爲檢索數據進行1次檢索後之結果，一個或複數個路徑 30 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 χ 297公釐） -------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 512345 A7 _____B7___ 五、發明說明（d ) 資訊一致時’產生與目的地網路位址一致之所有該記憶數 據中被設定爲自檢索對象除去之位元數最小的記憶資訊’ 以作爲一致數據邏輯運算線，前述1次檢索，係將每一個 字元之屏蔽資訊爲屏蔽有效狀態時所對應之該記憶數據之 一個位元或複數個位元從檢索對象中除去；並產生用以識 別前述路徑資訊的一致信號，前述路徑資訊具有與一致數 據邏輯運算線之資訊一致的記憶數據；以及根據前述一致 信號來決定前述輸入轉送數據之傳送目的地位址。 方法十九在提供一種網路系統，其透過方法十七或十 A中記載之路由器連接於網路之機器間進行數據通信。 [圖式之簡單說明] 圖1爲本發明第一實施形態之聯想記憶體之構成例之 方塊圖。 圖2爲本發明第一實施形態之聯想記憶體單元之構成 例之電路圖。 圖3爲本發明第一實施形態之聯想記憶體之動作例。 圖4爲顯示本發明第一實施形態之聯想記憶體之動作 時序圖。 圖5爲本發明第二實施形態之聯想記億體之構成例之 方塊圖。 圖6爲本發明第二實施形態之聯想記憶體單元之構成 例之電路圖。 圖7爲本發明第二實施形態之聯想記憶體之動作例。 圖8爲本發明第三實施形態之聯想記憶體之構成例之 31 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） -------------裝--------訂-------—線 (請先閱讀背面之注意事項再填寫本頁) 512345 五、發明說明（β) 方塊圖。 、口 二 圖9爲本發明第三實施形態之附一致數據邏輯和{目號 輸出功能之聯想記憶體之構成例之方塊圖。 一 、 圖ίο爲本觀第三實施雜之賴記憶鮮元之構成 例之電路圖。 圖11爲沒有屏蔽功能之聯想記憶體之構成例之方塊圖 〇 圖12爲沒有屏蔽功能之聯想記憶體單元之構成例。 圖13爲本發明第三實施形態之聯想記憶體之動作例。 圖14爲在轉送目的地網路位址計算中’使用本發明之 聯想記憶體之路由器之構成例之方塊圖。 圖15爲習知之聯想記億體之一構成例之方塊圖。 圖16爲習知之聯想記憶體單元之一構成例之電路圖。 圖17爲習知之聯想記憶體之動作例。 圖18爲習知之聯想記憶體之動作時序圖。 圖19爲顯示網路構成例之連接圖。 圖20爲在路由器之轉送目的地位址計算中使用習知之 聯想記憶體時之說明圖。 [元件符號說明] ^ -------------裝--------^---------^ (請先閱讀背面之注意事項再填寫本頁) 1 聯想記憶體 2-1 〜2-m 聯想記憶體字元 3-1-3-m 數據字元線 4 比較控制信號 5_1 〜5-m 一致線 32 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 512345 A7 _B7 五、發明說明（ 6-1 〜6_m 屏蔽字元線 7-1-1 〜7-m-n 聯想記憶體單元 8-1-1 〜8-m-n 數據單元 9-1-1 〜9-m-n 屏蔽單元 10-1-1 〜10-m-n 比較器 11-1-1 〜11-m-n 邏輯閘 12-1 〜12-n 檢索數據 13_1〜13-n 位元線 14_1〜14-n 一致數據中間邏輯線 15·1〜15-n 電阻器 16_1〜16-n 邏輯閘 17-1〜17-n 一致數據邏輯和線 20-1〜20-n 鎖定器輸出線 21 η位元鎖定器 22 鎖定器控制信號 23 η位元2輸入1輸出選擇器 24 選擇信號 25 -1-1 〜25-m-n 邏輯閘 26-1-1 〜26-m-n 聯想憶體單元 27-1〜27-n 邏輯閘 28 聯想記憶體 30 控制電路 31 時序信號 32_1-1 〜32-m-n 比較器 33 ---------------------訂·-------- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 512345 A7 _ B7 五、發明說明（) 33 附一致讎邏爾口輸出功能之聯想記丨意體 38 一致數據邏輯和信號 41-1 〜41-m 中間一致線 42 聯想記憶體 43·1〜43-m 聯想記憶體字元 44-1-1 〜44-m-n 聯想記憶體單元 101 無屏蔽功能聯想記憶體 102-1〜102-n 檢索數據 103-1〜103-η 位元線 104-1〜104-η 聯想記憶體字元 105- 1-1 〜105-m-n 106- 1〜106-m 107- 1〜107-m 108- 1-1 〜108 ㈣ m-n 109_1-1 〜109-m-n 110 111-1〜111-m 112小1 〜112-m-n 113-1-1 〜113-m-n 116 117- 1〜117-m 118- 1-1 〜118_m-n 119- 1〜119-m 120- 1-1 〜120-m-n 聯想記憶體單元 數據字元線 數據一致線 數據單元 比較器 聯想記憶體 屏蔽字元線 屏蔽單元 比較器 聯想記憶體 聯想記憶體字元 聯想記憶體單元 屏蔽一致線 屏蔽比較器 -----------------I---訂--------- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 512345 A7 ___ B7 五、發明說明（P) 121-1-1 〜121-m-n 邏輯聞 122-1〜122-n 最短屏蔽線 123-1〜123-3 鎖定器 124 鎖定器控制信號 125-1〜125-n 電阻器 126 η位元鎖定器 127-1〜127-n 鎖定器輸出線 128 η位元2輸出1輸出選擇器 129 選擇信號 130 時序信號 131 控制電路 201 反轉邏輯閘G1 202 反轉邏輯閘G2 203 MOS電晶體Τ1 204 MOS電晶體Τ2 205 MOS電晶體Τ3 206 MOS電晶體Τ4 207 MOS電晶體Τ5 208 MDS電晶體Τ6 209 MOS電晶體Τ7 210 反轉邏輯閘G3 211 反轉邏輯閘G4 212 MOS電晶體Τ8 213 MOS電晶體T9 35 ---------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 512345 A7 B7 五、發明說明（η) 214 MOS電晶體Τ10 215 MOS電晶體Τ11 301 反轉邏輯閘G101 302 反轉邏輯閘G102 303 MOS電晶體Τ101 304 MOS電晶體Τ102 305 MOS電晶體Τ103 306 MOS電晶體Τ104 307 MOS電晶體Τ105 308 MOS電晶體Τ106 309 反轉邏輯閘G103 310 反轉邏輯閘G104 311 MOS電晶體Τ107 312 MOS電晶體Τ108 313 MOS電晶體Τ109 314 MOS電晶體Τ110 315 MOS電晶體Till 316 MOS電晶體T112 3Π MOS電晶體T113 400-1〜400-7 路由器 402 編碼器 403 記憶體位址信號 404 記憶體 405 記憶體數據信號 36 本紙張尺度適用中國國家標準（CNS)A4規格（210 χ 297公釐） 512345 A7 ____ B7_______ 五、發明說明（外） 406 目的地網路位址取出部 407 轉送目的地網路位址變更部 408 輸入轉送數據 409 輸出轉送數據 410 轉送目的地網路位址 411 目的地網路位址 412 數據部 413 第2轉送目的地網路位址 414 冷卻裝置 [發明之實施形態] [第一實施例之構成] 接著，參照圖式詳細說明本發明之第一實施形態。圖 1爲本發明之聯想記憶體1之構成例的方塊圖。聯想記億 體1包含有：η位元2輸入1輸出之選擇器23，η位元m 字元之聯想記憶體字元2-1〜2-m，η位元之鎖定器21，控 制電路30，以及邏輯閘16-1〜16-η ;其中，各聯想記憶體 字元2-j包含有η個聯想記憶體單元7-j_l〜7-j-n。在各聯想 記憶體字元2-j中，對應之數據字元線3-j與屏蔽字元線6-j，以及比較控制信號4，·係爲進行輸入而連接，此外，對 應之一致線5-j以及η條一致數據中間邏輯線14-1〜14-n爲 進行輸出而連接，再者，η條位元線13-1〜13-n爲進行輸出 而連接。 各聯想記憶體單元7+k中，對應之數據字元線3_〗與 屏蔽字元線6-j，以及比較控制信號4，爲進行輸入而連接 37 ^紙張尺度適射關家標準（CNS)A4規格（210 X 297公爱) " -------- -------I I------------訂·-------- (請先閱讀背面之注意事項再填寫本頁) 512345 A7 _____Β7____ 五、發明說明（β ) ，又，對應之一致線5-j以及一致數據中間邏輯線14-k爲 進行輸出而連接，再者，位元線13-lk爲進行輸出入而連 接。 各聯想記憶體單元7+k，其包含有：用來收納位元情 報之數據單元8+k，此位元情報爲對應藉由位元線13-k 由外部輸入之記憶數據；以及用來比較數據單元8-j-k中記 憶之位元資訊與藉由位元線13-k由外部輸入之資訊用之比 較器ΙΟ-j-k;以及用來收納位元資訊用之屏蔽單元9-j-k， 此位元資訊對應由外部藉由位元線13-k輸入之屏蔽資訊； 以及邏輯閘ΙΙ-j-k。此處，當屏蔽單元9-j-k中所收納之位 元資訊爲屏蔽資訊有效狀態時，則將記憶數據之無效狀態 收納到對應的數據單元8-j-k。 此外，本例中，設定屏蔽資訊之有效狀態爲”0”，無效 狀態爲”1”，記憶數據之有效狀態爲”1”，無效狀態爲”〇”。 與記憶數據相同，一致數據邏輯和線17-1〜17-n之有效狀 態爲”1”，無效狀態爲”0”。一致線5-1〜5-m之有效狀態爲 ”1”，無效狀態爲”〇”。 數據字元線3-1〜3-m與數據單元8-1-1〜8-m-n之動作 ，與習知之聯想記憶體之數據字元線106-1〜106-m與數據 單元108-1-1〜l〇8-m-n之動作相同。另外，屏蔽字元線6-1〜6-m與屏蔽單元9-1-1〜9-nwi之動作，與習知之聯想記憶 體之屏蔽字元線111-1〜111-m與屏蔽單元112-1-1〜112-m-n之動作相同。 一致線5，在檢索動作開始前，須充電到高電壓準位 38 II I---I · I--I I--^ . I I----I I (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 512345 A7 __ B7____ 五、發明說明（A ) ，成爲有效狀態”1”。 比較器1〇，係輸入：對應之位元線13，與其相同之 聯想記憶體單元7-1-1〜7-m-n中之數據單元8所收納之記 憶數據，屏蔽單元9中所收納之屏蔽資訊，以及比較控制 信號4。比較器10，在比較控制信號4爲無效狀態”0”，且 屏蔽資訊爲有效狀態時，將所對應之一致線5設爲開放狀 態，除此外之情形，若位元線13之値與記憶數據一致時， 將對應之一致線5設爲開放狀態，若不一致則設爲無效狀 態”〇”。當聯想記憶體字元2中之η個比較器1〇全部將一 致線設爲開放狀態時，一致線5爲有效狀態”1”，除此之外 爲無效狀態”〇”，以此構成將一致線5之有效狀態”1”設爲 真之AND邏輯連接。也就是說，在檢索動作時，因爲比較 控制線號4爲無效狀態”〇”且屏蔽資訊爲有效狀態，，〇，，，因 此將由比較對象除去之位元除去·，且只有當收納在聯想記 憶體字元中之記憶數據與位元線13-1〜13-n完全一致時， 一致線5成爲有效狀態”1”，除此之外皆爲無效狀態，，〇”。 當然亦可以使用有相同動作之普通邏輯閘。 當同一聯想記憶體字元2-1〜2-m之一致線5-1〜5-m爲 有效狀態”1”，且同一聯想記憶體單元7-1-1〜7-m-n中之數 據單元8-1-1〜8-m-n中所收納之記憶數據爲有效狀態時， 邏輯閘11-1-1〜ll-m-n會輸出，，〇，，到所對應之—致數據中間 邏輯線14-i〜14-11上，除此之外之情形則設爲開放狀態。 此處在本例中，因爲記憶數據之有效狀態爲”1”，因此在當 數據單元8-1-1所收納之記憶數據爲”丨”，且—致線^丨〜^ 39 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） ---------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 512345 A7 __B7_ 五、發明說明（) m爲”1”時，會輸出”〇”到所對應之一致數據中間邏輯線Η-1〜14-η，除此之外則輸出開放狀態。 η個一致數據中間邏輯線14-1〜14-η，藉由電阻器15-1〜15-η來提昇電壓準位，並且與對應之m個邏輯閘11-1-1〜ll-m-n構成AND邏輯連接。因此，當所連接之m個邏 輯閘11將所有之一致數據中間邏輯線14設爲開放狀態時 ，一致數據中間邏輯線14變爲”1”，除此之外之情形則爲 ”0”。當然，亦可以使用普通之邏輯閘來完成相同之動作。 也就是說，將”1”設爲真之AND連接。當然，亦可以使用 普通之邏輯閘來完成相同之動作。 邏輯閘16-1〜16-n，會將所對應之一致數據中間邏輯 線14-1〜14-n之邏輯狀態反轉，然後作爲一致數據邏輯和 線17-1〜17-n輸出。 因此，在一致數據邏輯和線174中，根據m個邏輯 閘ll-1-k〜11-m-k以及一致數據中間邏輯線14-k，電阻器 15-k，與邏輯閘16-k，來將在檢索動作時爲有效狀態”1”之 一致線5-1〜5-m之所有之聯想記憶體單元7-1-k〜7-m_k中 所有之數據單元8-1-1〜8-m-k中所記載之數據，將此記憶 數據之有效狀態設爲真，而可以得到邏輯和運算之結果。 在本例中，可以得到將記憶數據之有效狀態”1”設爲真之邏 輯和運算結果。當然，亦可以使用普通之邏輯閘來完成相 同之動作。根據這些動作，在一致數據邏輯和線〜17_n 中，在檢索動作時與檢索數據12—致之記憶數據中，輸出 與無效狀態，，〇，，之位元數最少之記憶數據相同之値° N位元 40 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---------------------訂---------線 (請先閲讀背面之注意事項再填寫本頁) 512345 A7 _B7____ 五、發明說明（Ο ) 鎖定器21，在鎖定器控制信號22爲有效狀態時，將一致 數據邏輯和線17-1〜17-n之狀態收納在內部。另外，將收 納之狀態輸出到鎖定器輸出線20-1〜20-n上。 η位元2輸入1輸出選擇器23，根據選擇信號24之 狀態，由檢索數據12-1〜12_η與鎖定器輸出線2(Μ〜20-ri之 任一方選擇輸出到位元線13-1〜13-ri之數據。 控制電路30，爲進行聯想記憶體1動作之控制，係與 時序信號31同步，輸出鎖定器控制信號22、選擇信號24 、以及比較控制信號4。 [第一實施例之詳細構成] 接著，使用圖2來說明上述聯想記憶體單元7之構成 例。若與圖16中所示之習知之聯想記憶體單元118比較就 可知道，本發明之聯想記憶體單元7之位元線13a、13b、 數據字元線3、數據單元8、屏蔽字元線6、以及屏蔽單元 9與習知之聯想記憶體單元118相同。 因此，將只說明與習知不同之部份。此外，習知聯想 記憶體單元118所有之屏蔽比較器120以及屏蔽一致線 119，在本發明之聯想記憶體單元中不需要。 比較器10，係由M0S電晶體(T3)205、MOS電晶體 (T4)206、MOS 電晶體(T5)207、MOS 電晶體(Τ6)208、以 及MOS電晶體(Τ9)209構成。MOS電晶體(Τ3)205與MOS 電晶體(Τ4)206串聯插在位元線13a與13b之間。MOS電 晶體(T3)205在當數據單元內之反轉邏輯閘(Gl)201之輸出 爲高電壓準位時，成爲導通狀態。MOS電晶體(T4)206在 41 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 512345 A7 ______B7^_ 五、發明說明（θ ) (請先閱讀背面之注意事項再填寫本頁) 當數據單元內之反轉邏輯閘（G2)202之輸出爲高電壓準位 時，成爲導通狀態。MOS電晶體(T4)206與MOS電晶體 (Τ5)207被並列地連接，而這兩個並列連接之MOS電晶體 ，與MOS電晶體(Τ5)207 —起串聯插在一致線5與地電位 之間。MOS電晶體(Τ6)208在當屏蔽單元內之反轉邏輯閘 (G4)211之輸出爲高電壓準位時，成爲導通狀態。MOS電 晶體(T7)209在比較控制信號4爲有效狀態”1”時，成爲導 通狀態。 MOS電晶體(Τ5)207，在當MOS電晶體(Τ3)205與 MOS電晶體(Τ4)206之連接點之電壓爲高準位時，成爲導 通狀態。位元線3a與反轉邏輯閘(Gl)201之輸出同時爲高 電壓準位，或是位元線13b與反轉邏輯閘(G2)202之輸出 同時爲高電壓準位時，則MOS電晶體(T3)205與MOS電 晶體（Τ4)206之連接點之電壓爲高準位，MOS電晶體 (Τ5)207成爲導通狀態。 因此，當數據單元8中所收納之記憶數據，與位元線 13a、13b上檢索數據12不同時，則MOS電晶體(Τ5)207 成爲導通狀態。另外，當收納在屏蔽單元9中之屏蔽資訊 爲”0”時，MOS電晶體(Τ6)208爲開放狀態，爲”1”時爲導 通狀態。一致線5在檢索動作開始前須充電到高電壓準位 。依照這些，當多數個聯想記憶體單元7，藉由MOS電晶 體(Τ6)208與MOS電晶體(Τ7)209與一致線相連接時，即 使只有一個聯想記憶體輸出低電壓準位，一致線5就會爲 低電壓準位，依此結構組成AND連接。 42 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 512345 A7 __B7__ _ 五、發明說明（W ) MOS電晶體(T5)207爲導通狀態時，則當並列連接之 MOS電晶體(Τ6)208或是MOS電晶體(Τ7)209中任一個爲 導通狀態時，聯想記憶體單元7爲在一致線5上輸出無效 狀態”0”，除此之外則將一致線5設爲開放狀態。也就是說 ，在屏蔽資訊爲有效狀態”1”，且比較控制信號4爲無效狀 態”0”時，則不會依照檢索數據12與記憶數據之比較結果 ，直接將一致線5設爲開放狀態，除此之外，當位元線 13a、13b上之檢索數據12與收納在數據單元8中之記憶 數據一致時，設爲開放狀態，不同時輸出無效狀態”0”。 接著，說明邏輯閘11與一致數據中檢邏輯線14之動 作。一致數據中間邏輯線14，由圖1之電阻器15來之電 壓提昇，使得在檢索動作前成爲”1”。邏輯閘11，由直列 插入一致數據中間邏輯線14與低電壓之間的M0S電晶體 (T10)214與M0S電晶體（Tll)215構成。M0S電晶體 (T1G)214，在一致線5爲有效狀態”1”時成爲導通狀態，爲 無效裝態”0”時爲開放狀態。M0S電晶體(Tll)215，在數據 單元8內部之反轉邏輯閘(G2)202之輸出爲高電壓準位時 成爲導通狀態，爲低電壓準位時，成爲開放狀態。也就是 說’當數據單元8中所收納之記憶數據爲有效狀態”1”時， 成爲導通狀態，爲無效狀態，，0，，時成爲開放狀態。依此，邏 輯閘11，在一致線5爲有效狀態”1”，且數據單元8中收 納之記憶數據爲有效狀態”1”時，會輸出，，0，，到一致數據中 間邏輯線14，除此之外之情形，皆設爲開放狀態。 t第一實施例之動作] 43 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------------· I --------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 512345 A7 B7 _____ ------ ' "" —--— 五、發明說明（W ) --------------裝—— (請先閱讀背面之注意事項再填寫本頁} 接著，以圖3來說明，將上述聯想記億體1使用在如 圖19之路由器400-3中，用來計算轉送目的地網路位址之 動作。此時之時序圖如圖4所示。 假設聯想記憶體1爲8位元5字元，各聯想記憶體字 元2-1〜2_5中所收納之記憶數據、屏蔽資訊，記憶著圖19 之路由器400-3之網路位址(3·*.*·*)以外之連接資訊。此時 ，連接資訊中之隨意字元之狀態位元，將記憶數據之該 位元以記憶數據之無效狀態”0”表示，將屏蔽資訊之該位元 以屏蔽數據之有效狀態”0”來表示之。 -線· 亦即，在聯想記憶體字元2-1中，爲了實現（1.*,*.*)， 以2進制來表示，在記憶數據中收納(0L00.00.00)，而屏 蔽資訊爲（11·〇〇·〇〇·〇〇)。同樣地在聯想記憶體字元2-2中， 爲了實現(2·*·*·*)，以2進制來表示，在記憶數據中收納 (10.00.00·〇〇)，而屏蔽資訊爲（11·00·00·00)。在聯想記憶體 字元2_3中，爲了實現（1·2·2·*)，以2進制來表示，在記憶 數據中收納(01·10·10·00)，而屏蔽資訊爲（11·11·11.00)。在 聯想記憶體字元2_4中，爲了實現(I·2·*·*)，以2進制來表 示’在記憶數據中收納（01·10·00·00)，而屏蔽資訊爲 (11·11·〇〇·00)。在聯想記憶體字元2_5中，爲了實現 (m%)，以2進制來表示，在記憶數據中收納 (10.01.〇1·〇〇)，而屏蔽資訊爲（11.11.11.00)。 以下，將說明以圖19之PC401-1之四進制網路位址 (mi)作爲檢索數據12輸入執行檢索動作。 首先，圖4之時序（1)中，所有的~致線^丨〜^纟全被 44 本紙張尺度適用中國^標準（CNS)A4規格（210 X 297公釐) ' 512345 A7 _B7__ 五、發明說明（Ο) 電壓提升到高電壓準位，成爲有效狀態”1”。 接著，在圖4之時序(2)中，依據控制電路30所輸出 之選擇信號24，η位元2輸入1輸出選擇器23選擇檢索數 據12，輸出至位元線13-1〜13-8上。再者，控制電路30， 輸出無效狀態到比較控制信號4，而在各聯想記憶體單 元7-1-1〜7-m-n中，不根據其記憶數據與檢索數據12其對 應位元之比較結果，在其中屏蔽資訊爲有效狀態時，允 許將所對應之一致線5設爲開放狀態。也就是說，也考慮 隨意字元來比較。因此，聯想記憶體1之聯想記憶體字 元2-1中所收納之四進位表示之（L*入*)、聯想記憶體字元 2-3中所收納之四進位表示之（1.2.2.*)、聯想記億體字元2-4中所收納之四進位表示之（L2.*.*)，其與位元線13-1〜13-8上之檢索數據一致。因此，一致線5-1、5-3以及5-4三 條爲有效狀態”1”，其他之一致線5-2與5-5爲無效狀態”0” 〇 此處，一致數據邏輯和線17-1，對於對應聯想記憶體 字元2-1內之一致數據中間邏輯線14-1之記憶數據”0”、 與對應聯想記憶體字元2-3內之一致數據中間邏輯線14-1 之記憶數據”〇”、與對應_想記憶體字元2-4內之一致數 據中間邏輯線14-1之記憶數據”0”，輸出邏輯和結果”0”。 一致數據邏輯和線Π-2，對於對應聯想記憶體字元2-1內 之一致數據中間邏輯線14-2之記憶數據”1”、與對應聯想 記憶體字元2-3內之一致數據中間邏輯線14-2之記憶數據 ”1”、與對應聯想記憶體字元2-4內之一致數據中間邏輯 45 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） flu ϋ n ( n n l m n n n n I 0 —1 n n n i n n 訂---------線 (請先閱讀背面之注意事項再填寫本頁) 512345 A7 _ — _ B7__ 五、發明說明（〇) 線14-2之記憶數據”1”，輸出邏輯和結果”1”。同樣的，一 致數據邏輯和線17-3輸出相對於”〇”，”1”，”1”之邏輯和 結果”1”，一致數據邏輯和線17-4輸出相對於”0”，”0”， ”0”之邏輯和結果”0”，一致數據邏輯和線17-5輸出相對 於”〇”，”1”，”〇”之邏輯和結果”丨”，一致數據邏輯和線 17-6輸出相對於”0”，”〇”，”〇”之邏輯和結果”〇”，一致數 據邏輯和線17-7輸出相對於之邏輯和結果 ”〇”，一致數據邏輯和線17-8輸出相對於”0”，”0”，”0”之 邏輯和結果”0”。因此一致數據邏輯和線17-1〜17-8上，以 2進位表示其輸出爲”01101000”。 在此狀態下，控制電路30所輸出之鎖定器控制信號 20會成爲有效狀態，η位元鎖定器21會將一致數據邏輯和 線17-1〜17-8之狀態收納到內部。因此，η位元鎖定器21 收納有以2進位表示之”01101000”，並將此値輸出至鎖定 器輸出線20-1〜20·8上。 在本例中，爲了使時序(2)與時序(4)雙方之時序信號 31之狀態相同，因此插入圖4之時序(3)，使聯想記憶體1 繼續保持時序(2)之最終狀態。即使時序(2)與時序(4)雙方 之時序信號31之狀態不向，在控制電路30動作時，亦沒 有必要插入時序(3)。 接著，在圖4之時序(4)中，依據控制電路30所輸出 之選擇信號24，η位元2輸入1輸出選擇器23選擇了鎖定 器輸出線20,將其資訊”01101000”輸出到所對應之位元線 13 -1〜13 - 8之後’聯想憶體2開始第一次之檢索動作。在 46 本尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） "' -- --------^ --------I (請先閱讀背面之注意事項再填寫本頁) 512345 A7 _____B7___ 五、發明說明（糾） 第二次檢索動作中，利用了保持在一致線5-1〜5-5，在時序 (2)中執行了的第一次檢索動作之結果。在本例中，一致線 5-1、5-3與5-5三條保持爲有效狀態”1”，數據一致線5-2 、5_5保持爲無效狀態”〇”。此外，當然可以將第一次檢索 動作之結果收納到記億機構中，然後在時序(4)之檢索時使 用其收納之狀態。另外，控制電路30在比較控制信號4中 輸出有效狀態”1”。根據此，各聯想記憶體單元7-卜1〜7_m_ n，不根據其中之屏蔽資訊，在其中之記憶數據與所對應之 位元線13之比較結果不一致時，在一致線5上輸出無效狀 態，，〇，，。也就是說，不考慮隨意字元’將各聯想記憶體 字元2-1〜2-5中收納之記憶數據本身與位元線13-1〜13-8之 狀態”01101000”相比較，在不一致時’將所對應之一致線 5-1〜5-5輸出無效狀態”〇”。 在本例中，對於位元線13-1〜13-8之狀態”01101000” ，聯想記憶體字元2-3所收納之記憶數據完全一致’因此 將所對應之一致線5-3設爲開放狀態。其他之聯想記憶體 字元2-1、2-2、2-4、以及2-5，因其所收納之記憶數據不 一致，因此將所對應之一致線5-1、5-2、5-4、以及5-5輸 出無效狀態”〇”。因此，在第二次之檢索動作開始前一値保 持有效狀態”1”之一致線5-1、5-3、5-4三條中，在第二次 檢索動作後還保持爲有效狀態”1”的，只有一致線5-3。 因此，可以知道，在考慮比較輸入之檢索數據12與所 對應之屏蔽資訊後之結果，在一致之記憶數據中，只將屏 蔽資訊之有效狀態之位元數最少之記憶數據所對應之一致 47 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 512345 A7 ____B7____ 五、發明說明（的） 線5-3上輸出有效狀態。 如上所述，本發明之第一實施例之聯想記憶體1，在 第一次檢索動作與第二次檢索動作，皆以比較器1(Μ-1〜10-m-n實行之，並將結果輸出到一致線5-1〜5-m上。因 此，如圖2所示之聯想記憶體單元7，與圖16所示之聯想 記憶體單元118相比較，可以將屏蔽比較器給除去。因此 ，若假設構成比較器1〇以及邏輯閘11之MOS電晶體之面 積，爲最小面積之MOS電晶體之10倍，一般之靜態RAM 元件之面積爲最小面積之MOS電晶體之6倍，則由圖2可 以很容易的知道聯想記憶體單元7之面積爲最小面積之 MOS電晶體之82倍。如前所述，習知之聯想記憶體單元 118之面積爲最小面積之MOS電晶體之102倍，因此，本 發明之聯想記憶體單元7與習知之聯想記憶體單元118相 比，可以削減20%左右之面積。 此外，因爲第一次檢索動作之結果與第二次檢索動作 之結果，輸出到相同之一致線5-1〜5-m上，因此在習知之 聯想記憶體116中，用來將第一次檢索動作之結果保存到1 第二次檢索動作執行前所必須之鎖定器123-1〜123-m變成 不需要。因此，與習知之聯想記憶體Π6相比，更可以削 減面積。例如，在1個字元爲64位元，而有32768個字元 時，若假設鎖定器123由10個MOS電晶體所構成，則約 可以削減約33萬個MOS電晶體之面積。因此，若與上述 之聯想記憶體單元之面積削減部份相結合，則晶片全體約 可削減約25%左右之面積。 48 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---------------------訂--------- (請先閱讀背面之注意事項再填寫本頁) 512345 A7 ____ B7 _ 五、發明說明（訃） 此外，因爲第一次檢索動作之結果與第二次檢索動作 之結果均輸出到相同之一致線5-1〜5-m，因此檢索動作時 之充電，亦只須對m條之一致線5-1〜5-m與η條之一致數 據中間邏輯線14-1〜14-η即可。如前所述，習知之聯想記 憶體116，必須對m條之數據一致線107-1〜107-m、m條 之屏蔽一致線119-1〜119-m、以及η條之最短屏蔽線122-1〜122-η充電，因此在檢索動作時，須對(2m+n)條充電。 此處在1字元64位元、32768字元之情況時，晶片全體須 充電之配線之條數，在習知之聯想記憶體116爲65600條 ，在本發明之聯想記憶體1中爲32832條，因此，可以知 道與習知之聯想記憶體相比，消耗電力約可削減50%左右 〇 此外，伴隨著聯想記憶體單元7面積之削減，位元線 13-1〜13-n、一致數據中間邏輯線14-1〜14-n之配線長也被 縮短。因此若假設構成聯想記憶體係高7之MOS電晶體之 大小如前述之例所述，則由圖2可以很容易知道，與習知 之聯想記憶單元118相比，配線長可以縮短約25%左右。 因爲配線電電容量也減少，因此有可以將時序信號31之頻 率提高32%程度之效果。> [第二實施例之構成] 接著，參照圖面詳細說明本發明之第二實施形態。本 例之聯想記憶體28與第一實施形態之聯想記憶體1相比較 ，只有：記憶數據之有效狀態設爲’無效狀態設爲”1” ，以及邏輯閘16-1〜16-n變更爲27-1〜27-n，以及聯想記憶 49 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 512345 A7 -—------ -B7____ 五、U說明（Μ ) 一 _ 體子兀2-1〜2-m中之聯想記憶體單兀7-1-1〜7-m-n變成聯 想記憶體單元26-1-1〜26-m-n，除此之外皆爲相同之結構。 若將聯想記憶體單元26-1-1〜26-m-n，與第一之實施形態之 聯想記憶體單元7-1-1〜7-m-n相比，則只有邏輯閘11-1- 1〜11-m-n被變更爲邏輯閘25-卜1〜25-m-n，其餘部份則皆 爲相同之結構。因此，將只說明與第一之實施例不同之處 。另外’與第一實施例相同，當收納在屏蔽單元9-j-k中之 位元資訊其屏蔽資訊爲有效狀態時，在其所對應之數據單 元8-j-k中將收納記憶數據之無效狀態。 邏輯閘25-M〜25-m-n，與第一實施形態之邏輯閘11-1-1〜ll-m-n相同，當在同一聯想記憶體字元2-1〜2-m中之 一致線5-1〜5-m爲有效狀態”1”，且同一聯想記憶體單元7-1-1〜7-m-n中之數據單元8-1-1〜8-m-n中所收納之記憶數據 爲有效狀態時，則爲所對應之一致數據中間邏輯線14-1〜14-n輸出”〇”，除此之外之情況皆爲開放狀態。此處在本 例中’因爲記憶數據之有效狀態爲” 0 ” ’因此只有在數據單 元8-1-1中所收納之記憶數據爲”〇”，且一致線5_i〜5_m爲 ”1”時，會對其所對應之一致數據中間邏輯線輸 出”〇”，除此之外之情況則輸出開放狀態。 各一致數據中間邏輯線14-1〜14-Π，與第一實施形態 相同，由電阻器15-1〜15-n來提昇其電壓準位，並與其所 對應之m個邏輯閘25-1-1〜25-m_n構成AND邏輯閘。因此 ，當連接之m個邏輯閘25將所有之一致數據中間邏輯線 14設爲開放狀態時，則一致數據中間邏輯線14變爲”1”， 50 ;紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱) " -- ^--------^---------^ (請先閱讀背面之注意事項再填寫本頁) 512345 A7 __B7___ 五、發明說明（U ) 除此之外之情況則成爲”〇”。也就是說，變成將”1”變爲真 之AND連接。當然，也可以使用普通之邏輯閘來作相同之 動作。 邏輯閘27-1〜27-n，將所對應之一致數據中間邏輯線 14-1〜14-n之邏輯狀態原封不動地當作一致數據邏輯和線 17-1〜17_n輸出。邏輯閘27-1〜27-n，並沒有邏輯上之意義 ，其插入只是爲了將由AND邏輯閘產生之信號予以整形。 若時序信號31之動作頻率非常低時，則亦可以不要邏輯閘 27-1〜27-n 〇 因此，在一致數據邏輯和線17-k上，根據m個邏輯 閘25-1-k〜25-m-k、一致數據中間邏輯線14-k、電阻器15-k、以及邏輯閘27-k，將當在檢索動作時成爲有效狀態”1” 之一致線5-1〜5-m之所有聯想記憶體單元26-1-k〜26-m-k 中之數據單元8-1-1〜8-m-k中所收納之記憶數據間，執行 將記憶數據之有效狀態設爲真之邏輯運算和而得到結果。 在本例中，則得到將記憶數據之有效狀態”0”設爲真之邏輯 和運算之結果。當然，亦可以使用普通之邏輯閘來作相同 之動作。根據這些動作，在一致數據邏輯和線17-1〜17-n 上，可以輸出在檢索動作時，與檢索數據12 —致之記憶數 據中，與無效狀態”1”之位元數最少之記憶數據相同之値。 [第二實施例之動作] 接著，使用圖7來說明將上述聯想記憶體28使用在圖 19之路由器400-3中用來計算轉送目的地網路位址時之動 作。 51 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---------------------訂--------- (請先閱讀背面之注意事項再填寫本頁) 512345 A7 _ B7 五、發明說明（β ) 假設聯想記憶體26由8位元5字元所構成，在各聯想 記憶體字元2-1〜2-5中收納之記憶數據、屏蔽資訊中，記 憶著圖19之路由器400-3之網路位址(3.*.*.*)以外之連接 資訊。此時，連接狀態中之隨意字元狀態之位元，將記 憶數據之該位元設爲記憶數據之無效狀態”1”，將屏蔽資訊 之該位元視爲屏蔽資訊之有效狀態”0”來表示之。 也就是說，在聯想記憶體字元2-1中，爲了實現 (1·”·*)，以2進位表示，將(01_11·11·11)收納在記憶數據 中，而屏蔽資訊爲（1L00.00.00)。同樣地，在聯想記憶體 字元2-2中，爲了實現（2·*·*·*)，以2進位表示，將 (10.ll.ll.il)收納在記憶數據中，而屏蔽資訊爲 (11.00.00·00)。在聯想記憶體字元2-3中，爲了實現 (1·2·2·*)，以2進位表示，將(01·10·10·11)收納在記憶數據 中，而屏蔽資訊爲（11·11·11·〇〇)。在聯想記憶體字元2-4中 ，爲了實現（1.2·*.*)，以2進位表示，將(01.10.ll.li)收納 在記憶數據中，而屏蔽資訊爲（11.11 ·00·00)。在聯想記憶 體字元2-5中，爲了實現(2·1·1·*)，以2進位表示，將 (10.01_01.11)收納在記憶數據中，而屏蔽資訊爲 (11·11·11·00) 〇 以下，只說明當輸入如圖19之PC401-1之4進制之 網路位址（1·2·2·1)來當作檢索數據12作檢索動作時，與第 一實施形態相異之處。 在第一次檢索動作中，與第一實施形態相同，聯想記 憶體字元2-1、2-3、以及2·4相同。因此一致線5“、5_3 52 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---------------------訂--------- (請先閱讀背面之注意事項再填寫本頁) 512345 A7 _B7_ 五、發明說明（> ) 、以及5-4三條爲有效狀態”1”，其餘之一致線5-2、5-5爲 無效狀態”〇”。 此處，一致數據邏輯和線17-1，對於對應聯想記憶體 字元2-1內之一致數據中間邏輯線14-1之記憶數據”0”、 與對應聯想記憶體字元2-3內之一致數據中間邏輯線14-1 之記憶數據”〇”、與對應聯想記憶體字元2-4內之一致數 據中間邏輯線14-1之記憶數據”0”，輸出如前述將”0”設爲 真之邏輯和結果”〇”。一致數據邏輯和線17-2，對於對應 聯想記憶體字元2-1內之一致數據中間邏輯線14-2之記憶 數據”1”、與對應聯想記憶體字元2-3內之一致數據中間邏 輯線14-2之記憶數據”1”、與對應聯想記憶體字元2-4內 之一致數據中間邏輯線14-2之記憶數據”1”，輸出如前述 將”〇”設爲真之邏輯和結果”1”。同樣的，一致數據邏輯和 線17-3輸出相對於”1”，”1”，”1”之邏輯和結果”1”，一致 數據邏輯和線17-4輸出相對於”1”，”0”，”0”之邏輯和結 果”1”，一致數據邏輯和線17-5輸出相對於”1”，”1”，”1” 之邏輯和結果”1”，一致數據邏輯和線17-6輸出相對於 ”，”〇”，”Γ’之邏輯和結果”〇”，一致數據邏輯和線17-7 輸出相對於”1”，”1”，”1”之邏輯和結果”1”，一致數據邏 輯和線17-8輸出相對於”1”，”1”，”1”之邏輯和結果”1”。 因此一致數據邏輯和線Π-1〜17-8上，以2進位表示其輸 出爲”01101011”，而被收納在η位元鎖定器21內。 第二次檢索動作中，相對位元線13-1〜13-8之狀態 ”01101011”，聯想記憶體字元2-3所收納之記憶數據完全 53 ---------------------訂--------- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 512345 A7 ___B7___ 五、發明說明（女I ) 一致，將所對應之一致線5-3設爲開放狀態。因爲其它聯 想記億體字元2-1、2-2、2-4以及2-5其所收納之記憶數據 不一致，所以在其所對應之一致線5-1、5-2、5-4以及5-5 輸出無效狀態”〇”。因此，在第二次檢索動作開始前保持爲 有效狀態”1”之一致線5-1、>3、與5-4三條中，在第二此 檢索動作後繼續保持輸出爲有效狀態”1”的只有一致線5-3 〇 因此，可以知道，在考慮比較輸入之檢索數據與對應 之屏蔽資訊後之結果，在結果爲一致的記憶數據中，只有 將屏蔽資訊之有效狀態位元最少之記憶數據所對應之一致 線5-3輸出有效狀態。 第一實施形態與第二實施形態中，皆係將屏蔽資訊之 有效狀態設爲做了說明，但在將屏蔽資訊之有效狀態當 作”1”之時，亦與上述情形相同，在各聯想記憶體字元中， 屏蔽資訊爲屏蔽有效狀態之位元，其所對應之記億數據位 元中，收納有記憶數據之無效狀態，對於在第一次檢索動 作中一致線成爲有效狀態之聯想記憶體字元中全部之記憶 數據，執行將記憶數據之有效狀態設爲真之邏輯和運算， 其結果，成爲在第二次檢素動作時之位元線之狀態，若以 此結構，則亦可以實現本發明之聯想記憶體。 此外，第一實施形態與第二實施形態之各聯想記憶體 字元中，在屏蔽資訊爲屏蔽有效狀態之位元其所對應之記 憶數據中，雖然收納有記憶數據之無效狀態，但在比較控 制信號4成爲有效狀態之第二次檢索動作中，可以很容易 54 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------III---· I------訂·---I----*5^ (請先閱讀背面之注意事項再填寫本頁) 512345 A7 ^_ B7_____ 五、發明說明（> ) 的知道，在比較器1〇中，屏蔽資訊之位元爲屏蔽有效狀態 其所對應之記憶數據中，即使無視記億著記憶數據之無效 狀態來執行比較，亦可以得到相同之結果。 [第三實施例之構成] 聯想記憶體42，由η位元m字元，附一致數據邏輯和 信號輸出功能之聯想記憶體33，以及η位元m字元、沒有 屏蔽功能之聯想記憶體101所構成。在本例中，附一致數 據邏輯和信號輸出功能之聯想記億體33執行第一次之檢索 動作計算一致數據邏輯和信號38，而無屏蔽功能之聯想記 憶體101使用得到之一致數據邏輯和信號38來執行第二次 之檢索動作，然後輸出一致線5_1〜5-m。 η位元m字元附一致數據邏輯和信號輸出功能之聯想 記憶體33，使用輸入到η條位元線13-1〜13-n之檢索數據 ，以及m個聯想記憶體字元43-1〜43-m中之內部數據單元 8-1-1〜8-1-n中所收納之記憶數據，以及在屏蔽單元9-卜 1〜9-m-ri中收納之屏蔽資訊，將計算所得到之一致數據邏 輯和信號38輸出到η條一致數據邏輯和線17-1〜17-n中。 一致數據邏輯和信號38，與第一實施形態之聯想記憶體1 ，使用相同之操作來計算。此處，當屏蔽單元9-j-k中收納 之位元資訊爲屏蔽資訊有效狀態時，則在所對應之數據單 元8-j-k中收納記憶數據之無效狀態。 η位元m字元、沒有屏蔽功能之聯想記憶體1〇1，其 將由位元線103-1〜103-n輸入之一致數據邏輯和信號38， 與收納在m個聯想記憶體字元104-1〜l〇4-m中之內部數據 55 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公釐） ---------------------訂--------- (請先閱讀背面之注意事項再填寫本頁) 512345 A7 __B7____ 五、發明說明（β ) 單元105-1-1〜105-m-n中之第二記憶數據，作一致性之比 較，將其結果，將對應結果爲一致之聯想記憶體字元1〇4 之數據一致線107_1〜l〇7-m，輸出有效狀態”1”。數據一致 線107-1〜107-m之狀態，被當作一致線5-1〜5_m而由聯想 記憶體42輸出。並將附一致數據邏輯和信號輸出功邊之聯 想記憶體33之數據單元8-j-k中所收納之位元資訊收納到 所對應之數據單元l〇5-j-k中。 此外，本例中，將屏蔽資訊之有效狀態設爲，無效 狀態設爲”1”，將記憶數據之有效狀態設爲”1”，無效狀悲 設爲，，〇，，。與記憶數據相同，將一致數據邏輯和線17-1〜17-n之有效狀態設爲”1”，無效狀態設爲”0”。將一致線5-1〜5-m之有效狀態設爲”1”，無效狀態設爲”〇”。一 圖9顯示η位元m字元附一致數據邏輯和丨§號輸出功 能之聯想記憶體33之構成例。附一致數據邏輯和信號輸出 功能之聯想記憶體33，包含有11位元m字元之聯想記憶體 字元43-1〜43-m，以及邏輯閘16-1〜16-n，各聯想日己隱體子 元43-j中，包含有η個聯想記憶體單元44小1〜44+n。邏 輯閘16-1〜16-n之動作與第一實施形態之聯想記憶體1元 全相同。 各聯想記憶體字元43-j中，對應之數據字元線3_j與 屏蔽字元線6-j爲進行輸入而連接，對應中間一致線41_j 以及η條一致數據中間邏輯線14-1〜14-n爲進行輸出而連 接，η條之位元線13-1〜13-n爲進行輸出而連接。 各聯想記憶體單元44-j-k中，對應之數據字元線 56 -------------I--------^--------- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 512345 A7 _ B7________ 五、發明說明（作） 與屏蔽字元線6-j爲進行輸入而連接，對應之中間一致線 41-j以及一致數據中間邏輯線〜14-k爲進行輸出而連 接，位元線13-k爲進行輸出入而連接。 各聯想記憶體單元44+k，包含有數據單元8-j-k ’此 數據單元係用來收納由外部藉由位元線13-k輸入之記憶數 據所對應之位元資訊，以及比較器32-j-k，此比較器係用 來比較收納在數據單元8-j-k中之位元資訊與由外部藉由位 元線13-k輸入之資訊，以及屏蔽單元9+k，此屏蔽單元 係用來收納由外部藉由位元線13-k輸入之屏蔽資訊所對應 之位元資訊，以及邏輯閘11-j-k。 聯想記憶體單元43，其中之數據字元線3、屏蔽位元 線6、一致數據中間邏輯線14、位元線13、數據單元8、 屏蔽單元9與邏輯閘11之動作，與第一實施立之聯想記憶 體1之聯想記憶體單元7完全相同。第一實施例之聯想記 憶體1之聯想記憶體單元7之一致線5，在此名稱變更爲 中間一致線41。因此，將只說明與第一實施例之聯想記憶 體1之聯想記憶體單元7不同之處。 本例中，對應各數據單元8之屏蔽單元9中所收納之 屏蔽資訊爲有效狀態時，則在該數據單元中收納記憶數據 之無效狀態。 中間一致線41在檢索動作開始前，須被充電到高電壓 準位，或是使用圖中沒有顯示之電阻器來提昇電壓，使其 成爲有效狀態”1”。 比較器32，輸入所對應之位元線π，以及在相同聯 57 張尺度適用中國國家標準（CNS)A4規格（21G X 297公爱) "" ϋ n I n n n I n n n n s I · ϋ n ϋ n n n n^OJ· «I n n n n n ϋ I (請先閱讀背面之注意事項再填寫本頁) 512345 A7 ____B7_ 五、發明說明（β ) 想記憶體單元7-1-1〜7_m_n中之數據單元8所收納之記億 數據，以及屏蔽單元9中所收納之屏蔽資訊。比較器32在 屏蔽資訊爲有效狀態時，將所對應之中間一致線41設爲開 放狀態，除此之外之情形’當位元線13之値與記憶數據一 致時，將所對應之中間一致線41設爲開放狀態，若不一致 時，則輸出無效狀態”0”。當聯想記憶體字元43中η個比 較器32將全部之中間一致線41設爲開放狀態時，中間一 致線爲有效狀態”1”，除此之外則爲”〇”，以此構成將中間 一致線41之有效狀態”1”設爲真之AND邏輯連接。也就是 說，在檢索動作時，只有在當屏蔽資訊爲有效狀態”1”所以 從比較對象中除外之位元之外，只有在當聯想記憶體字元 43所收納之記憶數據與位元線13-1〜13-n完全一致時，中 間一致線41成爲有效狀態”1”，除此之外之情形則爲無效 狀態”〇”。當然亦可以使用普通之邏輯閘來做相同之動作。 接著，使用圖10來說明上述之聯想記億體單元44之 構成例。若與圖2顯示之第一實施例之聯想記憶體單元7 比較可以知道，本發明之聯想記憶體單元44，除了將比較 控制線4與比較器內MOS電晶體(T7)209拿掉，且將一致 線5更名爲中間一致線4l·之外，其餘部分皆與第一實施例 之聯想記憶體單元7相同。因此將只說明與聯想記憶體單 元7不同之地方。 本例中，對應各數據單元8之各屏蔽單元9中所收納 之屏蔽資訊爲有效狀態時，則在該數據單元8中收納記憶 數據之無效狀態。 58 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------------裝--------訂—--------線 (請先閱讀背面之注意事項再填寫本頁) 512345 A7 __B7_____ 五、發明說明（0 ) 中間一致線41在檢索開始前，需充電到高電壓準位， 或是使用圖中未顯示之電阻器來作電壓提昇動作，使之成 爲有效狀態”1”。 比較器32，輸入對應之位元線13 ’與在同一聯想記 憶體單元7-1-1〜7-m-n中之數據單元8中所收納之記憶數 據，以及收納在屏蔽單元8中收納之屏蔽資訊。比較器32 ，在屏蔽資訊爲有效狀態時，將其所對應之中間一致線41 設爲開放狀態，除此外之情況，當記億數據與位元線13之 値一致時，則將中間一致線設爲開放狀態，若不一致時， 則輸出無效狀態”〇”。當聯想記憶體字元43中η個比較器 32將全部之中間一致線41設爲開放狀態時，中間一致線 41成爲有效狀態”1”，除此之外成爲無效狀態”0”，以此結 構構成將中間一致線之有效狀態”1”設爲真之AND邏輯連 接。也就是說，在檢索動作時，除了將屏蔽資訊爲有效狀 態”〇”之位元從比較對象中除去之外，只有在當聯想記憶體 字元43所收納之記憶數據與位元線13-1〜13-n完全一致時 ，中間一致線41成爲有效狀態”1”，除此之外之情況皆爲 無效狀態”〇”。當然亦可以使用普通之邏輯閘來完成相同 之動作。 * 接著，使用圖10來說明上述之聯想記億體單元44之 構成例。若與圖2顯示之第一實施例之聯想記憶體單元7 比較，可以知道，本發明之聯想記憶體單元44，除了將比 較控制線4與比較器內MOS電晶體(T7)209刪除，以及將 一致線5改名爲中間一致線41外，其餘皆與第一實施例之 59 ---------------------^---------^ (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 512345 A7 __E7___ 五、發明說明（θ ) 聯想記憶體單元7相同。因此，將只說明與聯想記憶體單 元7相異之處。 比較器32，係由MOS電晶體(T3)205、MOS電晶體 (T4)206、MOS 電晶體(Τ5)207、以及 MOS 電晶體(Τ6)208 所構成，其動作與第一實施例之聯想記憶體單元7相同。 因此，當MOS電晶體(Τ6)208爲導通狀態時，聯想記 憶體單元7在一致線5上輸出無效狀態”0”，除此之外之情 況，則將一致線5設爲開放狀態。也就是說，在屏蔽資訊 爲無效狀態時，則不比較檢索數據12與記憶數據，直 接將一致線5設爲開放狀態，除此之外之情況，當位元線 13a、13b上之檢索數據12與收納在數據單元8中之記憶 數據一致時，設爲開放狀態，不同時則輸出無效狀態”〇”。 圖11，係顯示η位元m字元無屏蔽功能聯想記憶體 101之構成例。無屏蔽功能聯想記憶體，由聯想記憶體 字元104-1〜104-m所構成，各聯想記億體字元包含 有η個聯想記憶體單元105-j-l〜l〇5-j-n。在各聯想記憶體 字元l〇4-j，有相對應之輸入用數據字元線，有相對 應之輸出用之數據一致線l〇7-j，以及有輸出入用η條之位 元線 103-1 〜103-η。 各聯想記憶體單元l〇5+k，有想對應之輸入用數據字 元線106-j，有相對應之數據一致線l〇7-j，以及輸出入用 之位元線103-k。另外，各聯想記億體單元l〇5-j_k，包含 有用來收納對應第二之記憶數據之屏蔽資訊的數據單元 l〇8-j-k，以及用來比較由位元線l〇3-k輸入之一致數據邏 60 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----------------I----訂·-------- (請先閱讀背面之注意事項再填寫本頁) ‘ 512345 A7 _— 一-— ___B7__ 五、發明說明（β) 輯和信號38與記憶在數據單元los+k中之位元資訊之比 較器109+k。將在附一致數據邏輯和信號輸出功能之聯想 記億體33中，與其所對應之數據單元相同之 値收納在數據單元108-j-l〜108+n中。 各聯想I己憶體單兀105-1-1〜l〇5-rn_n中，位元線1〇3、 數據字元線106、數據單元108、以及數據一致線ι〇7之動 作與習知之聯想記憶體相同。 數據一致線107，在檢索動作開始前，須充電充到高 電壓準位，或是使用圖中未顯示之電阻器來作電壓提昇之 動作，使之成爲有效狀態”1”。 比較器109，將所對應之位元線1〇3，與收納在同一 聯想5己憶體單兀105-1-1〜105-m-n中數據單兀1〇8中之第 二記憶數據相比較，若比較結果一致，則將對應之數據一 致線107設爲開放狀態，若不一致，則輸出無效狀態”0”。 當聯想記憶體字元104中η個比較器109將全部之數據一 致線107設爲開放狀態時，則數據一致線107成爲有效狀 態”1”，除此之外則爲無效狀態”0”，以此構成將數據一致 線107之有效狀態”1”設爲真之AND邏輯閘連接。也就是 說，在檢索動作時，只有在聯想記憶體字元1〇4中所收納 之第二記憶數據與位元線103-1〜l〇3-n完全一致時，數據 一致線107成爲有效狀態”1”，不一致時則成爲無效狀態 ，，0，，。當然，亦可以使用普通之邏輯閘來完成相同之動作。 接著，使用圖12來說明無屏蔽功能聯想記憶體1〇1 之聯想記憶體單元105之構成例。若與圖16中所示之習知 61 張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---I----I------------訂--------· (請先閱讀背面之注意事項再填寫本頁) 512345 A7 ____B7_____ 五、發明說明（巧） 之聯想記憶體單元118比較，可以知道，無屏蔽功能聯想 記憶體101之聯想記憶體單元105，其位元線103a，103b， 數據字元線106，數據單元1〇8，與習知之聯想記憶體相同 。因此，將只說明與習知相異之部份。 比較器109，係由MOS電晶體(T103)305、MOS電晶 體(Τ104)306、以及MOS電晶體(Τ105)307所構成。其中， 與習知之聯想記憶體單元118之比較器113相異之處，只 有原本串聯插在數據一致線107與低電位間之MOS電晶體 ，MOS電晶體(Τ106)308被除去，而由數據一致線107藉 由MOS電晶體(Τ105)307來作AND連接。 因此，在檢索動作時，收納在數據單元108中之第二 記憶數據與在位元線上l〇3a，103b上之檢索數據102不同 時，MOS電晶體(T105)307成爲導通狀態，聯想記憶體單 元105則輸出無效狀態”0”到數據一致線107上，除此之外 ，則將數據一致線107設爲開放狀態。 [第三實施例之動作] 接著，使用圖13，來說明將上述聯想記憶體42使用 在如圖19中之路由器400-3中，用來計算轉送目的地網路 位址時之動作。 假設聯想記憶體42由8位元5字元所構成，在附一致 數據邏輯和信號輸出功能聯想記億體33之各聯想記憶體字 元43-1〜43-5中收納之記憶數據、屏蔽資訊中’ 5己憶者除 了圖19之路由器400-3之網路位址(3·*·*·*)以外之連接資 訊。此時，連接資訊中之，，*，，之狀態位元，其屏蔽資訊之該 62 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） ---------------------訂--------- (請先閱讀背面之注意事項再填寫本頁) 512345 A7 _ ___B7____ 五、發明說明（P ) 位元以屏蔽數據之有效狀態來表示之。在記憶數據之該 位元中，則收納記憶數據之無效狀態”〇”。 也就是說，在聯想記憶體字元43-1中，爲了實現 (1·*·*·*)，以2進位在記憶數據中收納（01·00·00·00)，並收 納屏蔽資訊（ιι·〇〇·〇〇·〇〇)。同樣的，在聯想記憶體字元43-2中，爲了實現（2·*·*·*)，以2進位在記憶數據中收納 (10.00.00.00)，並收納屏蔽資訊（11.00.00·00)。在聯想記憶 體字元43-3中，爲了實現（1·2·2·*)，以2進位在記憶數據 中收納（01.1010.00)，並收納屏蔽資訊（11·11·11·00)。在聯 想記憶體字元43-4中，爲了實現（1.2·*·*)，以2進位在記 憶數據中收納（01·10·00·00)，並收納屏蔽資訊（11.11.00.00) 。在聯想記憶體字元43-5中，爲了實現(2·1·1·*)，以2進 位在記憶數據中收納（10.01.01.00)，並收納屏蔽資訊 (11.11.11.00)。 在無屏蔽功能聯想記憶體101之各聯想記憶體字元 104-1〜104-5中收納之第二記憶數據，爲在圖19之路由器 400-3之連接資訊中將狀態之位元設爲記憶數據之無效 狀態之値。也就是說，在聯想記億體字元104-1中，收 納有(01.00·00·00)，在聯想記憶體字元104-2中，收納有 (10·00·00·00)，在聯想記憶體字元104-3中，收納有 (01·10·10·00)，在聯想記憶體字元104-4中，收納有 (01.10.00.00)，在聯想記憶體字元ΗΜ-5中，收納有 (10.01.01.00)。 以後，將圖19之PC-401-1之4進制網路位址（1.2.2.1) 63 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---1---------裝---1----訂-------- *5^ (請先閱讀背面之注意事項再填寫本頁) 512345 A7 ~一 —______B7 _ 五、發明說明（P ) 輸入當作檢索數據12，來說明檢索動作。 首先，在檢索動作前，所有的中間一致線41-1〜41_5 ’以及數據一致線107-1〜107-5，須被充電到高電壓準位’ 或是以圖中無顯示之電阻器來作電壓提昇之動作，使之成 爲有效狀態”1”。 將檢索數據12輸入位元線丨3-1〜13_8 ’則收納在附一 致數據邏輯和信號輸出功能聯想記憶體33之聯想記憶體字 元43-1中收納之4進位表示之（1·*·*·*)，與收納在附一致 數據邏輯和信號輸出功能聯想記憶體33之聯想記憶體字元 43-3中收納之4進位表示之（1.2.2·*)，以及收納在附一致 數據邏輯和信號輸出功能聯想記憶體33之聯想記憶體字元 43-4中收納之4進位表示之（1.2·*·*)，與位元線13-1〜3-8 上之檢索數據12 一致。因此，中間一致線41-i、41_3以 及41-1三條成爲有效狀態”1”，剩下來之中間一致線41-2 與41-5爲無效狀態”〇”。 此處，一致數據邏輯和線17-1，對於對應聯想記憶體 字元2-1內之一致數據中間邏輯線14-1之記憶數據”〇”、 與對應聯想記憶體字元2-3內之一致數據中間邏輯線14-1 之記憶數據”〇”、與對應聯想記憶體字元2-4內之一致數 據中間邏輯線1心1之記憶數據”〇”，輸出如前述將”1”設爲 真之邏輯和結果”〇”。一致數據邏輯和線17-2，對於對應 聯想記憶體字元2-1內之一致數據中間邏輯線1心2之記憶 數據”1”、與對應聯想記憶體字元2-3內之一致數據中間邏 輯線14-2之記憶數據”1”、與對應聯想記憶體字元2-4內 64 ΐ紙張尺度適用+國@標準（CNS)A4規格（210 X 297公釐） -------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 512345 A7 ____B7__ 五、發明說明（h ) 之一致數據中間邏輯線1心2之記憶數據”1”，輸出如前述 將”1”設爲真之邏輯和結果”1”。同樣的，一致數據邏輯和 線17-3輸出相對於”0”，”1”，”1”之邏輯和結果”1”，一致 數據邏輯和線17-4輸出相對於”0”，”0”，”0”之邏輯和結 果”〇”，一致數據邏輯和線17-5輸出相對於”0”，”1”，”〇，， 之邏輯和結果”1”，一致數據邏輯和線17-6輸出相對於 ”0”，”0”，”0”之邏輯和結果”0”，一致數據邏輯和線17-7 輸出相對於”0”，”0”，”0”之邏輯和結果”0”，一致數據邏 輯和線17-8輸出相對於”0”，”0”，”〇”之邏輯和結果”〇”。 因此，在一致數據邏輯和線17-1〜17-8中，以2進制表示 爲”01101000”，被作爲一致數據邏輯和信號38而輸出。 一致數據邏輯和信號38之狀態”01101000”，輸入到無 屏蔽功能聯想記憶體101之位元線103-1〜103-8，無屏蔽功 能聯想記憶體101開始第二次之檢索動作。在本例中，對 於位元線103-1〜103-8之狀態”01101000”，聯想記憶體字 元104-3中所收納之第二記憶數據與之完全一致，因此將 對應之數據一致線107-3設爲開放狀態。其他之聯想記憶 體字元104-1、104_2、104-4、以及104-5中所收納之記憶 數據因爲不一致，所以在所對應之數據一致線107-1、107-2、107-4、以及107-5中輸出無效狀態”〇”。因此，在數據 一致線107-1〜107-5中，在第二次檢索動作結束之後仍保 持爲有效狀態”1”的，只有數據一致線107-3。因爲數據一 致線107-1〜107-5之狀態，會被作爲一致線5-ί〜5-5而輸出 到外部，因此在第二次檢索動作後仍然輸出有效狀態的只 65 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----------------------訂--------丨 (請先閱讀背面之注意事項再填寫本頁) 512345 A7 ___ B7________ 五、發明說明（G ) 有一致線5-3。 因此可以知道，在考慮比較輸入之檢索數據12與所1對 應之屏蔽資訊，其結果爲一致之記憶數據中’只有在屏蔽 資訊之有效狀態之位元爲最少之記憶數據其所對應之一致 線5-3中輸出有效狀態。 如上所述，若使用第三實施形態之聯想記憶體’則可 以在一個週期中選擇到擁有最短屏蔽資訊之字元。在此處 ，可以將記億機構插入到位元線103-1〜103-ri與一致數據 邏輯和線17-1〜17-11之間，使得在對收納於無屏蔽功能聯 想記憶體101之一致數據邏輯和信號38作第二次檢索動作 之同時，附一致數據邏輯和信號輸出之聯想記憶體33可以 對下一個檢索數據作第一次之檢索功能，來構成所謂的管 線（或稱流水線）處理(Pipeline)。當然，插入記憶機構處’ 不限於上述。 [第四實施例] 接著，圖14係顯示，爲將本發明之第一實施形態中之 聯想記憶體1使用在計算轉送目的地網路位址時，路由器 之構成例。路由器400，輸入端爲輸入轉送數據408，輸出 端爲輸出轉送數據409。輸入轉送數據包含有目的地網路 位址411，以及轉送目的地網路位址410，以及數據部412 。輸出轉送數據409，包含目的地網路位址411，以及第二 轉送目的地網路位址413，以及數據部412。圖20中顯示 在習知之路由器中，因爲習知之聯想記憶體Π6之消耗電 力太大，所以必須有冷卻裝置414，但是在使用本發明之 66 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ________II___. I I I I I I I __I---I (請先閱讀背面之注意事項再填寫本頁) 512345 A7 __ B7___ 五、發明說明（料） 聯想記憶體1之路由器中，不需要冷卻裝置414。 輸入轉送數據408之轉送目的地網路位址410，當然 爲路由器400之網路位址。路由器400，由目的地位址抽 出部406，以及聯想記憶體1，及編碼器402，及記億體 404，及轉送目的地網路位址變更部407所構成。 此處，說明適用於如圖19之路由器400-3時，由網路 位址（3·*·*·*)之機器傳送到（1·*·*·*)或是（2·*·*·*)時之情形 。在圖I4中，記憶數據之有效狀態爲”1”，無效狀態爲”〇” 。屏蔽資訊之有效狀態爲”0”，無效狀態爲”1”。此外，一 致線5-1〜5-5之有效狀態爲”1”，無效狀態爲”0”。 目的地網路位址抽出部406，將輸入轉送數據408之 目的地網路位址抽出，然後當作檢索數據12輸入聯想記億 體卜 在聯想記憶體1中，記憶著除了路由器400-3網路位 址(3·*·*·*)以外之連接資訊。此時，連接資訊中之隨意字 元，，*，，狀態之位元，在記憶數據之該位元以記億數據之無效 狀態，，〇，，表示，在屏蔽資訊之該位元以屏蔽數據之有效狀態 ，，〇，，表示之。也就是說，在聯想記憶體字元2-1中’爲了實 現（1·*·*·*)，以2進位在記憶數據中收納（〇1·〇〇·〇〇.〇〇)，並 收納屏蔽資訊（11.00.00.00)。同樣的，在聯想記憶體字元 2-2中，爲了實現(2·*.*.*)，以2進位在記憶數據中收納 (10·00·00·00)，並收納屏蔽資訊（11·00·00·00)。在聯想記憶 體字元2-3中，爲了實現（1.2.2·*)，以2進位在記憶數據中 收納（01.10.10.00)，並收納屏蔽資訊（11·11·11·00)。在聯想 67 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---III---------------訂--------- (請先閱讀背面之注意事項再填寫本頁) 512345 A7 _ B7 ____ 五、發明說明（β) 記憶體字元2-4中，爲了實現（1.2·*·*),以2進位在記憶數 據中收納（01.10.00.00)，並收納屏蔽資訊（11.11.00.00)。在 聯想記憶體字元2-5中，爲了實現(2.1.1.*)，以2進位在記 憶數據中收納（10·01·01·00)，並收納屏蔽資訊（11·11·11·00) 〇 將對應聯想記億體字元2-1〜聯想記憶體字元2-5之一 致線5_1〜5-5輸出到編碼器4〇2。編碼器將一致線5-1〜5-5 編成記憶體位址信號4〇3，然後輸出到記憶體4〇4。 記憶體404中，係將聯想記憶體1之各聯想記憶體字 元2-1〜2-5之記憶數據，以及對應由屏蔽資訊所構成之網 路位址之路由器網路位址，記憶在同一字元。例如，在聯 想記憶體1之聯想記憶體字元2-1中，記億著網路位址 (1.*.*.*)，且將對應此之路由器400-1之網路位址記憶在記 憶體404之同一字元1中。同樣的，在記億體4〇4之字元 2中記憶路由器400-2之網路位址，在記憶體404之字元3 中記憶路由器400-6之網路位址，在記憶體404之字元4 中記憶路由器400-4之網路位址，在記憶體4〇4之字元5 中記憶路由器400-7之網路位址。此外，記憶體404，將 記憶體位址信號403當作領導位址，並將收納在指定字元 之數據作爲記憶數據信號405輸出。 轉送目的地網路位址變更部407,將輸出轉送數據 409之第二轉送目的地位址413，變更爲記憶數據信號405 値之後，然後轉送到對應第二之網路位址之網路機器。 例如當輸入轉送數據408之目的地網路411爲 68 尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） " ---------------------訂-------I 線 (請先閱讀背面之注意事項再填寫本頁) 512345 A7 ______B7 五、發明說明（έέ ) (1·2·2·1)時，在聯想記憶體1之檢索動作終了時，則只有 對應聯想記憶體字元2-3中收納的網路位址（i.2.2.*)之一致 線5-3爲有效狀態。根據此，編碼器4〇2，輸出記憶位址 403之”3”，記憶體404，將路由器400-6之網路位址當作 記憶數據信號405輸出。接著，由轉送目的地網路位址變 更部407，將輸出轉送數據409之第二轉送目的地網路位 址413變更爲路由器400-6之網路位址，然後將輸出轉送 數據409轉送到路由器400-6。 據此，若將本發明之聯想記憶體1使用在計算網路位 址之路由器400中，則因爲與習知之相比所消耗之電力較 小，因此不需要冷卻裝置，能降低成本。 再者，隨著每個晶片記憶容量之增加，可以削減內藏 於路由器400中之聯想記憶體1個數。此外，因爲不需要 多數個聯想記憶體輸出之檢索結果之比較處理，所以可以 增加使用路由器400之電腦網路系統之數據傳送速度。 [發明效果] 如上所述，本發明之聯想記憶體，因爲具備：將由外 部输入之檢索數據，在考慮所收納之屏蔽資訊之後’與所 收納之記憶數據相比較之第一檢索動作，以及使用由第一 檢索動作之結果計算之値，與收納之前述記憶數據比較之 第二檢索動作等兩次檢索動作，以及在每一個字元使用同 一個比較器，且輸出到同一個一致線之機構，因此與習知 之聯想記憶體相比較，收納每1位元之單位單元之電晶體 面積可以減少約25%。也就是說，每單位晶片面積之記憶 69 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 χ 297公釐） ---------------------^---------線 (請先閱讀背面之注意事項再填寫本頁) 512345 A7 __B7____ 五、發明說明（β ) 容量可以擴大到33%左右。此外，因爲面積之減少，且配 線電容量也減少，所以與習知之聯想記億體相比’動作頻 率可以提高32%左右。 此外，在同一字元數相比時，相對於習知之聯想記憶 體之消耗電力，則約可節省50%左右。 再者，若將本發明之聯想記憶體使用在用來計算網路 位址之路由器中，則因爲與習知之聯想記憶體相比所消耗 之電力較小，因此可以不用冷卻裝置，因此有成本可以降 低等之優點。 若使用於電腦網路系統之路由器時，則可以增加數據 轉送之速度。因爲可以如上述增加動作頻率，以及因爲單 位晶片之記憶容量之增加而可以減少內藏於路由器內聯想 記憶體之晶片數’因此可以不需要將多數個晶片之輸出檢 索結果之比較處理。 70 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 χ 297公釐） ---------------------訂--------« (請先閱讀背面之注意事項再填寫本頁)