TW511234B - Method of manufacturing a semiconductor device, and embedding material for use therewith - Google Patents

Method of manufacturing a semiconductor device, and embedding material for use therewith Download PDF

Info

Publication number
TW511234B
TW511234B TW090104051A TW90104051A TW511234B TW 511234 B TW511234 B TW 511234B TW 090104051 A TW090104051 A TW 090104051A TW 90104051 A TW90104051 A TW 90104051A TW 511234 B TW511234 B TW 511234B
Authority
TW
Taiwan
Prior art keywords
film
aforementioned
organic
pattern
buried
Prior art date
Application number
TW090104051A
Other languages
English (en)
Inventor
Takeo Ishibashi
Takeshi Okita
Original Assignee
Mitsubishi Electric Corp
Ryoden Semiconductor Syst Eng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp, Ryoden Semiconductor Syst Eng filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of TW511234B publication Critical patent/TW511234B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Materials For Photolithography (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

五 511234 發明說明（1) 【發明之詳細說明】 【發明所屬之技術領域】 本發明係關於一種半導體裝置， 之製造方法用之埋設材料；特 ，^ 絕緣膜内，形成排孔圖案， =’ =该夹住絕緣膜之下層導電性膜和上^ 裝置之製造方法a半導體裝置之製造^ 【先前技術】 衣^ , 隨著近年來之半導體裝置之高度積體 使得佈線材料之電阻降低，變得相當重 種各樣之佈線材料；隨著佈線材料I不 不容易藉由乾式蝕刻而進行加工之狀能 以下之製程： ^ 在該預先形成於絕緣膜上之佈線溝槽 地接合前述之佈線溝槽圖案和下声盡 設佈線材料。 在iil述之習知之先前技術之製程中， 版印刷技術，而在絕緣膜上，形成光阻 ，藉由蝕刻，而在絕緣膜上，形成排孔 在絕緣膜上’塗敷1層之具有反射防止月 分子材料，而利用該有機系高分子材料 藉由前述之製程，而防止蝕刻對於排孔 性膜時之損傷發生。 :方法益半導體装置 發明係關於一種在 案係呈電性地接 導電性膜之半導體 法用之埋設材料。 化和高速度化，而 要。因此，考量各 同，以致於會有並 發生，所以，採用 圖案以及該呈電性 性膜之排孔上，埋 一般藉由光微影平 之排孔圖案，並且 圖案。然後，藉由 I功能之有機系高 ，埋設排孔圖案。 圖案底之下層導電
90104051.ptc 第5頁 五、發明說明（2) 接著，藉 成光阻之佈 ’开》成佈線 而在絕緣膜 之排孔圖案 線材料，而 【發明所欲 由於前述 高分子材料 案之疏密度 之排孔圖案 有機系高分 此，在蝕刻 則會有所謂 題產生。 因此，本 的；本發明 均勻地進行 刻速度大之 半導體裝置 【解決問題 本發明之 在該絕緣 呈電性地接 由光微 線溝槽 溝槽圖 中，形 。藉由 形成佈 解決之 之先前 而埋設 而決定 ，貝ij會 子材料 速度小 在排孔 影平版 圖案， 案。此 成該接 在該佈 線。 問題】 技術之 至排孔 ，因此 有不同 ，係具 之佈線 圖案深 印刷技術，而在排孔 並且，藉由蝕刻，而 時，可以藉由控制其 合佈線溝槽圖案和下 線溝槽圖案和排孔圖 將具有反射防止膜功 圖案中之埋設製程， ’在呈密集之排孔圖 之埋設狀況發生。此 有作為反射防止膜之 溝槽圖案之絕緣膜I虫 處而發生栅攔狀之I虫 圖案上，形 在絕緣膜中 蝕刻深度， 層導電性膜 案，埋設佈 能之有機系 係由排孔圖 案和呈孤立 外，由於該 功能，因 刻處理時， 刻殘渣之問 發明之目的，係為了解決前述之問題而完成 係提供一種不管排孔圖案之疏密度而具有能夠 埋設處理之良好之埋設特性，並且，使用其蝕 有機系高分子材料之半導體裝置之製造方法、 之製造方法用之埋設材料及半導體裝置。 之手段】 丑、 半V脰裝置之製造方法’具備如下之步驟： 膜内形成排孔圖案之步驟，而該排孔圖案，係 a方；火住δ玄纟巴緣膜而形成之下層導電性膜和上
511234
五、發明說明（3) 層導電性膜之間； 塗敷許多次之有機系高分子之埋設材料之 機系高分子之埋設材料，係均勻地埋設在前 λ ’而該有 中； ^之排孔圖案 在前述有機系高分子之埋設材料之薄膜上，、 步驟； 主數光卩且之 藉由曝光，而在前述光阻上，形成佈線材 使用之佈線溝槽之光阻圖案之光阻圖案形牛之堙設處理 、、使用前述光阻圖案作為罩幕，而以規定之二，； 述有機系高分子之埋設材料之薄膜和前述二=，對於前 刻處理之蝕刻步驟； ’鳩，進行麵 一除去由於前述蝕刻步驟而殘留之前述光阻和^、、 高分子之埋設材料之薄膜之步驟。 ϋ則述有機系 、在這裡，於本發明之半導體裝置之製造方法 、 塗敷步驟，係可以具備如下之步驟： 如述之 塗敷有機系高分子之埋設材料之步驟，而該有 ^之埋設材料，係均勻地埋設在前述之排孔圖案中=分 塗敷有機系反射防止膜之步驟，而該有機系反射防止膜 ’係對於在前述之光阻圖案形成步 中光阻 圖牵日孝夕& 〜力乂月j Ν 所使用之曝光波長，具有吸收之功能。 本發明之半導體裝置之製造方法，係具備如下之步驟： 在該絕緣膜内，形成排孔圖案，而該棑孔圖案，係呈電 性地接人 口邊失住絕緣膜而形成之下層導電性膜和上層導電
90104051.ptd
511234 五、發明說明（4) 性膜之間之步驟； 塗敷有機系高分子之埋設材料之步驟，而該有機系高分 子之埋設材料，係均勻地埋設在前述排孔圖案中之有機系 高分子之埋設材料之塗敷步驟； 在前述有機系高分子之埋設材料上，塗敷有機系反射防 止膜之步驟； 在前述之有機系反射防止膜上，塗敷光阻之步驟； 藉由曝光，而在前述光阻上，形成佈線材料之埋設處理 使用之佈線溝槽之光阻圖案之步驟； 使用前述之光阻圖案作為罩幕，而以規定之次數，對於 前述有機系反射防止膜、前述有機系高分子之埋設材料之 薄膜和前述之絕緣膜，進行蝕刻處理之蝕刻步驟；以 及， 除去由於前述触刻步驟而殘留之前述光阻、前述有機系 反射防止膜和前述有機系高分子之埋設材料之步驟；此 外， 前述有機系高分子之埋設材料，係對於在形成前述光阻 圖案時使用之曝光波長，並不具有吸收之功能，而前述有 機系反射防止膜，係對於曝光波長，具有吸收之功能。 本發明之半導體裝置之製造方法，係具備如下之步驟： 在下層導電性膜上之絕緣膜上，塗敷光阻之步驟； 藉由曝光，而在前述光阻上，形成佈線溝槽之光阻圖案 之步驟； 以前述光阻圖案，作為罩幕，而對於前述絕緣膜，進行
\\312\2d-code\90-05\90104051.ptd 第8頁 511234 五、發明說明（5) 蝕刻處理，以便於在前述之絕緣膜内，形成前述佈線溝槽 圖案之步驟； 塗敷許多次之有機系高分子之埋設材料，而該有機系高 分子之埋設材料，係均勻地埋設在前述佈線溝槽圖案中之 塗敷步驟； 在如述有機糸南分子之埋設材料上’塗敷光阻之步驟； 藉由曝光，而在前述光阻上，形成該呈電性地接合於夾 住前述絕緣膜而形成之下層導電性膜和上層導電性膜之間 之排孔圖案之排孔圖案形成步驟； 使用前述之排孔圖案作為罩幕，而對於前述有機系高分 子之埋設材料和前述絕緣膜，進行蝕刻處理之蝕刻步驟； 以及， 除去由於前述I虫刻步驟而殘留之前述光阻和前述有機系 高分子之埋設材料之除去步驟。 在這裡，於本發明之半導體裝置之製造方法中，前述之 塗敷步驟，係可以具備如下之步驟： 塗敷有機糸局分子之埋設材料步驟’而該有機糸南分子 之埋設材料，係均勻地埋設在前述之佈線溝槽圖案中； 塗敷有機系反射防止膜之步驟，而該有機系反射防止 膜，係對於在前述之排孔圖案形成步驟中而形成前述排孔 圖案時使用之曝光波長，具有吸收之功能；此外， 前述蝕刻步驟，係能夠以前述排孔圖案作為罩幕，而對 於前述有機系反射防止膜、前述有機系高分子之埋設材料 和前述之絕緣膜，進行蝕刻處理，並且，
\\312\2d-code\90-05\90104051.ptd 第9頁 511234 五、發明說明（6) 前述之除去步驟，係可以除去由於前述之蝕刻步驟而殘 留之前述光阻、前述有機系反射防止膜和前述有機系高分 子之埋設材料。 在這裡，於本發明之半導體裝置之製造方法中，前述有 機糸南分子之埋設材料之塗敷步驟’係可以使用該並不含 有芳香族系化合物之有機系高分子材料。 在這裡，於本發明之半導體裝置之製造方法中，前述有 機系高分子之埋設材料之塗敷步驟，係可以在藉由旋轉式 塗敷而塗敷前述有機系高分子材料之後，進行許多次之烘 烤處理。 在這裡，於本發明之半導體裝置之製造方法中，前述有 機系高分子之埋設材料之塗敷步驟使用之有機系高分子材 料，係可以為並不會與前述有機系反射防止膜呈相互溶解 之材料。 在這裡，於本發明之半導體裝置之製造方法中，前述有 機系高分子之埋設材料之塗敷步驟上使用之有機系高分子 材料，係可以為在加熱處理中之呈交聯化之時之流動性大 且分子量小之材料。 在這裡，於本發明之半導體裝置之製造方法中，前述有 機系高分子之埋設材料之塗敷步驟使用之有機系高分子材 料，係可以為熱固化溫度高之材料。 本發明之半導體裝置之製造方法用之埋設材料’係為如 申請專利範圍第1至5項中任一項之半導體裝置之製造方法 用之前述有機系高分子之埋設材料，並且，對於在形成前
90104051.ptd 第10頁 511234 五、發明說明（7) 述之光阻圖案時之所使用之曝光波長，並不具有吸收之功 能，而且，不會與前述之有機系反射防止膜呈相互地溶 解。 在這裡，於本發明之半導體裝置之製造方法用之埋設材 料中，前述有機系高分子之埋設材料，係為在加熱處理中 之呈交聯化之時之流動性大且分子量小之材料。 在本發明之半導體裝置之製造方法用之埋設材料中，前 述有機系高分子之埋設材料，係可以為熱固化溫度高之材 料。 本發明之半導體裝置，係藉由如申請專利範圍第1至1 〇 項中任一項之半導體裝置之製造方法而進行製造的。 【發明之實施形態】 以下，參照圖式，而詳細地說明本發明之實施形熊。 實施形態1 圖1 ( A )〜（G )係為例舉本發明之實施形態1之半導㉖其 之排孔圖案之剖面構造之圖式。在圖丨（A)〜（G)中，'土反 編號1 0係為下層導電性膜，元件編號丨2係為在安 蝕刻時而用以保護下層導電性膜10之保護膜， 圖木之 係為形成在保護膜12上之絕緣膜，元件編 =2旎14 佈線溝槽圖案時之#刻用抑制膜，而元件 刻 :钱：；抑制膜16上之絕緣膜。元件編號成 線，係表不切斷線。 ^ U間之虛 正如圖1 ( B)辦祐-r 士少a夕古^斤⑼不的’為了埋設排孔圖案，因屮 許多次之有機系古 M示 因此，塗齡 糸问分子材料’而形成有機系高分子材=
511234 五、發明說明（8) 薄膜20。該有機系高分子材料之薄膜 大約50nm至1500nm左右。 、之膜厚，係最好為 接著，正如圖1 (C)所顯示的，為了改盖 此，在排孔之密集圖案和孤立圖宰上，二二埋設特性，因 反：防止膜22。有機系反射防止膜2 1 =之 之光阻圖案時之所使用之曝光波長，呈ί對方；在形成後面 有機系反射防止膜22之膜厚，# f ^吸收之功能。該 左右。 膜厗係取好為大約5〇nm至1 5 0 0nm ，著，正如圖1(D)所顯示的，在有機 ，塗敷光阻24。光阻24之膜厚，孫％ &防止膜22上 ΙδΟΟηπ^亡 m -丄之膜厗係取好為大約5 0 0 ΠΠ)至 1 5 0 0_左右。可以精由旋轉式塗敷等，而 例如在80 °C至150 t：，進行60粆鐘卢女十μ敷ϋ亥先阻24 而蒸發材料中之溶劑 …右之烘烤(熱處理)’ 接著，為了形成佈線溝槽之光阻圖案，因此， 應於i線、KrF(氟化氣）準分子或ArF(氟化氬）準分子等/之 光阻感光波長之光源，而進行曝光處理。 在進行曝光處理後，例如在8〇 t至12〇艺，進行6〇秒鐘 左右之PEB(曝光後之加熱），而提高光阻24之解析度，並 且’使用TMAH(四曱基銨氫氧化物）等之2〇〇%至2·5〇左右 之鹼性水溶液，而進行顯影。然後，配合需要，例如= 10〇C至130。(：，進行60秒鐘左右之熱處理（PDB)，而燒結 固化佈線溝槽之光阻圖案。結果，形成圖丨（E )所示之光阻 圖案。 正如圖1 (E)所顯示的，以藉由前述之方法而形成之光阻
五、發明說明（9) 圖案，作為罩幕，而對於有 、 膜18 ’進行1次之蝕刻處理。或、Φ防止膜20、22和絕緣 先在餘刻有機系反射防止膜3疋也可以分成為2次，首 緣膜18。不論是在前述之任何二2之後，接著，再蝕刻絕 存在有該蝕刻用障蔽膜1 2，因此種之蝕刻處理之時，由於 始最=蝕刻到下層之絕緣膜14由該餘刻用障蔽膜12開 如圖1 (G)所顯示的，，丰 遠之光阻24和有機系反射 ^在蝕刻處理後之所殘 的，能夠形成該用以埋毁佛綠=20、22。正如以上所敘述 J溝槽圖案以及該呈電絕緣膜"之佈 膜之排孔圖案。 σ 1述之佈線和下層導電性 由以上之敛述，可以 · ::能夠透過在排孔圖案：二實施形態1的話， 料，而不管該排孔圖案 ，δ午夕&之有機系高分子材 因此’能夠形成該用以埋“均勻地進行埋設處理， 該呈電性地接合前 2 '，、料之佈線溝槽圖案以及 4之佈線和下層導電性媒之排孔圖案。 之排孔圖案之剖 么月之只靶形恶2之半導體基板 於圖1(A)〜（G)之开構^。在圖2(A)〜（G)中’該附加相同 因此，省略其說明件編號之部位’係表示相同之部分， 圖2(B)i顯^:相^:圖1(A)，因此’省略其說明。正如 板上，塗敷有㈣排孔圖案’因此，在半導體基 “分子材料30，而形成有機系高分子材
90104051.ptd 第13頁 511234 五、發明說明（10) 料膜3 0。該有 30nm 至50nm 左 板上，塗敷該 °C ’進行6 0秒 溶劑。在有機 理呈不佳之狀 善其埋設特性 有機系高分 影平版印刷之 波長而具有吸 色素成分例子 (蔥衍生物） 長而具有吸收 飿刻速度。 在以紫外線 系反射防止用 一死*吸收功能 氮系、或者是 表示對於色素 止能力，橫軸 含有量越多， 色素含有量之 色素含有量。 則其餘刻速度 機系高分子材料膜30之膜厚，係最好為大約 右。可以藉由旋轉式塗敷等，而在半導體基 f機系高分子材料3 0，例如在1 8 0 °C至2 2 0 麵f右之烘烤（熱處理），而蒸發材料中之 f高分子材料30埋設至排孔圖案中之埋設處 匕、下’遇可以藉由重複許多次之塗敷，而改 〇 子2料3 0 ’係除去該對於在後面步驟之光微 所k成之光阻圖案之形成上之所使用之曝光 力月匕之色素成分。圖4係為用以顯示該 之F/氟化氪：248nm )用之一般色素例子 。像f述這樣’可以藉由除去該對於曝光波 之力此之色素成分，以便於加速在蝕刻時之 曝光光源之微影平版印刷處理，於有機 材料之所包含夕A主丄 ^ A 之色素中，一般使用該具有7Γ 之方香族化合铷、曰士 瓦女去廿 物 具有η - 7Γ *吸收功能之重 人右旦 g此基之化合物。圖5係用以 ‘為【ΐ ΐ:?止能力，而縱軸係為反射防 t?*。正如圖5所顯示的，色素 蝕 # 忐力越高。圖5係用以表示對於 触刻速度，而縦畆 正如圖6所顯示’的軸二為；峨度’橫， 會越降低。由於前疋增/°色素含有菫， 、月|j述之化合物、其色素含有
901〇4〇51.ptd 第14頁 511234 五、發明說明（π) 量係相當多，因此，一般而言，其乾式蝕刻速度係比較緩 慢。不論是本發明之實施形悲1或者是後面所敘述之實施 形態3，當所埋設之材料之蝕刻速度變慢之時，則會有例 如以下之問題發生。 圖7係為用以顯示在埋設處理上而使用有機性反射防止 用材料之狀態下之柵欄狀之殘渣。在圖7中，元件編號4 〇 係為Cu(銅），元件編號42係為用以保護Cu(銅）“之⑸（銅） 保護膜’元件編號44係為Cu(銅）保護膜42上之絕緣膜，元 件編號46係為絕緣膜44上之蝕刻用抑制膜，元件編號48係 為蝕刻用抑制膜46上之絕緣膜，元件編號5〇係為有機系反 射防止用材料，而元件編號52係為柵攔狀殘渣。正如圖7 所顯不的，當所埋設之材料之蝕刻速度變慢之時，則每 施形態^於排孔深處，發生柵攔狀殘渣52。在實施形^ μ面所敘述的，由於排孔之乾式蝕刻處理，而# 得該埋設簿腺：太& 々％ 向使 膜本身，成為被蝕刻膜，因此，必須增加# 阻圖案之光阻膜厚之厚度。 w 糟由減小有機系高分子埋 置，而增大埶之分子 m ^ …、处理下之王交聯化時之流動性，改盖^ 孔圖案之埋設牿料 ,,L 。對於排 你α I W 11。此外，該埋設材料，係具有所袖Τ人 該作為埋設材料：：：射防止膜32呈相互溶解之特徵。 重量平均分子量可列舉藉由乙酸系溶劑而溶解
基胺基之交聯酸系聚合物、胃具有垸氧基甲 接4 d和礙酸糸酸觸媒之材料。 T 者’正如圖2 (C )所顯示的’在有機系高分子材料膜
90104051.ptd 第15頁 五、發明說明（12) 30上，塗敷有機系反射防止用 防止膜32。該有機系反射防止膜3 ^腔；形成有機系反射 5〇㈣至1 5 00nm左右。有機系反射=’係最好為大約 後面之光阻圖案時之所使用之曝光：：32且:、對於在形成 能。可以相同於前述之排孔二@吸收之功 有機系高分子材料3〇，❿藉由旋轉】上；所使用之 系反射防止膜32，例如在18〇。 f敷^，塗敷該有機 之烘烤（熱處理），而Y疒枓』丨丄20 c ’進行60秒鐘左右 巧V…爽埋），而瘵發材料中之溶劑。 上接ί敷示的’在有㈣反射防止膜32 至150〇nm左右。可以葬由,係取好為大約5〇〇_ 2…列如在8〇tL:C ^ 理），而蒸發材料中之溶劑丁0秒鐘左右之供烤（熱處 二著線為/^严佈線溝槽之光阻圖案，因此，使用該對 I阻Λ、、Γη化氣），分子或ArF(敦化氣）準分子等之 先阻感先波長之光源，而進行曝光處理。 "在進行光阻32之曝光處理後，例如在8〇。。至12〇。。，進 心麵左右之PEB(曝光後之加熱），而提高光阻24之解 斤又並且，使用ΤΜΑΗ (四曱基銨氫氧化物）等之2. 〇〇 % 至2· 50左右之驗性水溶液，而進行顯影。然後，配合需要 ，例如在1 00 c至1 30 °c，進行60秒鐘左右之熱處理（PDB) ，而燒結固化佈線溝槽之光阻圖案。結果，形成圖2 ( E ) 所示之光阻圖案。 正如圖2(E)所顯示的，以藉由前述之方法而形成之光阻
第16頁 511234 五、發明說明（13) 圖案’作為罩幕，而對於有機 之埋設處理上之所使用之有機李、古八止膜32、排孔圖案 18，進行1次之蝕刻處理。或者糸3^刀^子材料膜和絕緣膜 在#刻有機系反射防止膜32和排&孔 ^成&為2次’首先 使用之有機系高分子材料膜3〇之後，接里^處理上之所 1 8。此時，由於該埋設處理上 ，再蝕刻絕緣膜 料3°，係除去色素成分，因此； = 分子材 果，可以控制該埋設高度，成 ^ 、又’、目田^夬，結 *又合“方I 孖在有蝕刻用障蔽膜1 2，因此， ^ if:於該蝕刻用障蔽膜12之下層之絕緣膜“。 留ΓΪ阻24 Γ⑹所顯示❸，除去在姓刻處理後之所殘 L有機糸反射防止膜32和埋設處理上之所使用 ◦。正如以上所敘述的，㉟夠形成該 用=4、㈣料至絕緣膜14、18巾之佈㈣槽圖案以及 .亥王電丨生地接合前述之佈線和下層導電性膜之排孔圖案。 由以上之敘述，可以得知··如果藉由實施形態2的話， 則能夠藉由排孔圖案埋設用並且除去色素成分而增大其蝕 刻速度之有機系高分子材料膜3 〇，而且，在該有機系高分 子材料膜30之上層，塗敷有機系反射防止用材料膜32，以 便於可以透過多階段式之製程，而形成均勻之薄膜。因 ，^能夠形成該用以埋設佈線材料之佈線溝槽圖案以及該 呈電性地接合前述之佈線和下層導電性膜之排孔圖案。 實施形態3 圖3 ( A )〜（G )係為例舉本發明之實施形態3之半導體基板
\\312\2d-code\90-05\90104051.ptd
第17頁 511234
之排孔圖案之剖面構造。在圖3 (A )〜（G)中，該附加相同 於圖1 ( A)〜（G )之元件編號之部位，係表示相同之部分， 因此，省略其說明。 正如圖3 (A )所顯示的，在該實施形態3，係不同於實施 形悲1或貫施形態2，而並無形成排孔圖案。正如圖3 (β)所 顯示的’在絕緣膜1 8上，塗敷許多次之有機系高分子之埋 设材料2 0 ’而形成有機系高分子之埋設材料之薄膜2 〇。該 有機系高分子之埋設材料之薄膜2〇之膜厚，係最好為大約 至1 5 0 0nm左右。可以藉由旋轉式塗敷等，而塗敷該有
機系高分子之材料之薄膜2〇，例如在18(rc至22〇艺，進行 6^秒鐘左右之烘烤（熱處理），而蒸發材料中之溶劑。接 著，在有機系高分子之材料之薄膜2〇上，塗敷光阻24。該 ，阻24之膜厚’係最好為大約5〇〇1^至15〇〇nm左右。可以 藉由旋轉式塗敷等’而塗敷該光阻24，例如在。。至1 5〇 C ’進订6 0秒鐘左右之烘烤（熱處理），而蒸發材料中之 溶劑。 接著’為了形成佈線溝槽之光阻圖案，因此，使用該對 應於1線、KrF( I化氪）準分子或ArF(氟化氬）準分子等之 光阻感錢長之光源，而進行曝光處理。 —在進仃光阻24之曝光處理後，例如在80 °C至1 20 °C，進 7亍私知左右之P E B (曝光後之加熱），而提高光阻2 4之解 析度’亚且’使用TMAH(四曱基銨氫氧化物）等之2· 〇〇 %至 2· 50左右之驗性水溶液，而進行顯影。然後，配合需要， 例如在100 C至130 °C，進行6〇秒鐘左右之熱處理（PDB)，
第18頁 五、發明說明（15) 而燒結固化佈線溝桦夕& π π + 示之光阻圖案。'且圖*。結果，形成圖3 ( C )所 接著，正如圖3(D)所如-^ 之光阻圖案，作為罩1員不的，以藉由前述之方法而形成 。此時，由於：：匕：！：絕緣膜18,進行银刻處理 到低於該银刻用障蔽_ ^ 6，因此，並不會兹刻 該所殘留之光阻層：絕緣膜14。然後，除去 以上所敘述的，能句=南分子之材料之薄膜2〇。正如 中之佈線溝槽圖案成m埋設佈線材料至絕緣膜18 正如圖3(E)所顯示的， 塗敷有機系高分子材抑n 又佈線溝槽圖帛’因此， 。該有機李高I::: 〇，而形成有機系高分子材料膜30 5〇·左右。該有機系 j子^大、.·勺3〇nm至 收之功能以光波長，具有或者不具有吸 子材料3G，例如在18(^ # 1""敷等’而塗敷該有機系高分 (熱處理），而策ρ好4，至22〇 C，進行6〇秒鐘左右之烘烤 30埋設至#10 = 中之溶劑。在有機系高分子材料 夢由重„之埋設處理呈不佳之狀態下，還可= 藉：：複：多次之塗敷，而改善其埋設特性。… 止用材料22有Ξ = Π材料膜3〇上’塗敷有機系反射防 防止膜22之膜厂日=射防止膜22。該有機系反射 系反射防止膜2予2 好為大約50⑽至15〇〇⑽左右。有機 用之曝光波長且Γ形成後面之光阻圖案時之所使 長，、有吸收之功能。可以相同於前述之佈線 90104051.ptd 第19頁 J1 五、發明說明（1β) 溝槽圖案之埋·^虛 而藉由旋轉式^敷耸上之所使用之有機系高分子材料30 ’ 如在180。〇至22；^ 而塗敷該有機系反射防止膜22，例 蒸發材料中之溶劑。進仃6°秒鐘左右之烘烤(熱處理）’而 24之二厚，=3 f反射防止膜22上，塗敷光阻24 °該光阻 旋轉式取好為大約5 0 0nm至1 5〇〇㈣左右。可以藉由 ί 3二ΐ寻’而塗敷該光阻24，例如在80 °C至150 °c， 饤^釦左右之烘烤（熱處理），而蒸發材料中之溶 劑0 接1 ’為^形成排孔之光阻圖案，因此，使用該對應於 1、’’ 、 Γ (亂化氪）準分子或ArF(氟化氬）準分子等之光 阻感光波長之光源，而進行曝光處理。 斤在進行光阻2 4之曝光處理後，例如在8 〇至丨2 〇艽，進 行60移麵左右之PEB(曝光後之加熱），而提高光阻μ之解 析度並且，使用ΤΜΑΗ(四甲基銨氫氧化物）等之2〇〇%至 2· 50左右之鹼性水溶液，而進行顯影。然後，配合需要， 例如在100°C至130°C，進行60秒鐘左右之熱處理（PDB)， 而燒結固化排孔之光阻圖案。 接著，正如圖3 (F )所顯示的’以藉由前述之方法而形 成之光阻圖案，作為罩幕，而對於絕緣膜18，進行蝕刻處 理。此牯，由於該埋設材料3〇，係成為被蝕刻膜，因此， 在該埋設材料30，該並不含有對於曝光波長而具有吸收之 功能之色素成分之材料、其蝕刻速度係變得比較快速而相 §有利。然後，除去該所殘留之光阻2 4和有機系反射防止
BI m
II illil
II
I 90104051.ptd 第20頁 511234 五、發明說明（17) 膜22。 正如以上所敘述的，就如同圖3 ( G )所顯示的，能夠形 成該用以埋設佈線材料至絕緣膜1 4和絕緣膜1 8中之佈線溝 槽圖案以及該呈電性地接合前述之佈線和下層導電性膜之 排孔圖案。 由以上之敘述，可以得知：如果藉由實施形態3的話， 則可以藉由不必考量對於排孔圖案之埋設，而使用預先地 形成佈線溝槽之方法，以便於能夠形成該用以埋設佈線材 料之佈線溝槽圖案以及該呈電性地接合前述之佈線和下層 導電性膜之排孔圖案。 【發明之效果】 正如以上所說明的，如果藉由本發明之半導體裝置之製 造方法、半導體裝置之製造方法用之埋設材料及半導體裝 置的話，由於能夠藉由在排孔圖案上，塗敷許多次之有機 系高分子材料，而不管排孔圖案之疏密度，均勻地進行埋 設處理，因此，能夠形成該用以埋設佈線材料之佈線溝槽 圖案以及該呈電性地接合前述之佈線和下層導電性膜之排 孔圖案。所以，本發明係能夠提供一種不管排孔圖案之疏 密度而具有能夠均勻地進行埋設處理之良好之埋設特性， 並且，使用其名虫刻速度大之有機糸南分子材料之半導體裝 置之製造方法、半導體裝置之製造方法用之埋設材料及半 導體裝置。 【元件編號之說明】 10 下層導電性膜
90104051.ptd 第21頁 511234
五、 發明說明（18) 12 保護膜 14 絕緣膜 16 蝕刻用抑制膜 18 絕緣膜 20 有機系高分子材料 ( 膜） 22 有機系反射防止膜 24 光阻 30 有機糸南分子材料 ( 膜） 32 有機系反射防止膜 40 Cu (銅） 42 Cu (銅）保護膜 44 絕緣膜 46 触刻用抑制膜 48 絕緣膜 50 有機糸南分子材料 ( 膜） 52 柵欄狀殘渣 90104051.ptd 第22頁 511234 圖式簡單說明 圖1 ( A )〜1 ( G )係為例舉本發明之實施形態1之半導體基板 之排孔圖案之剖面構造之圖式。 圖2 ( A )〜2 ( G )係為例舉本發明之實施形態2之半導體基板 之排孔圖案之剖面構造之圖式。 圖3 ( A )〜3 ( G )係為例舉本發明之實施形態3之半導體基板 之排孔圖案之剖面構造之圖式。 圖4係為用以顯示本發明之實施形態2之色素成分例子之 KrF (亂化氣· 2 48nm )用之一般色素例子（蒽衍生物）之 圖式。 圖5係為用以顯示本發明之實施形態2中之對於色素含有 量之反射防止能力之圖式。 圖6係為用以顯示本發明之實施形態2中之對於色素含有 量之蝕刻速度之圖式。 圖7係為用以顯示在埋設處理上而使用本發明之實施形 態1或實施形態3中之有機性反射防止用材料之狀態下之柵 欄狀之殘渣之圖式。
\\312\2d-code\90-05\90104051.ptd 第23頁

Claims (1)

  1. -—90104051 主 i. 一種半導體裝置之製造 步驟： 会’其特徵為二具備如下之 在絕緣膜内形成排孔圖案之+ 電性地接合於夾住該絕緣膜而、而5亥排孔圖案，係呈 導電性膜之間； 、》成之下層導電性膜和上層 塗敷許多次之有機夺古八 機系高分子之埋設材料了二=，埋設材料之步驟，而該有 ； “ $地埋設在前述排孔圖案中 在前述有機系高分子之埋#从μ ^ 步驟； °又材料之薄膜上，塗敷光阻之 藉由曝光，而在前述光阻 f 、 用之佈線溝槽之光阻圖宰 ’形成佈線材料之埋設處理 徒用俞、+、上κ门也 先阻圖案形成步驟； 述有機系高分子之埋俨，幕^’而以規定之次數，對於前 刿處理> °又’斗之薄膜和前述絕緣膜，進行独 刻處理之蝕刻步驟；以及， =於前述蝕刻步驟而殘留之前述光系 间为子之埋設材料之薄膜之步驟。 2·:申請專利範圍第】項之半導體裝置之製造方法，其 中丄別述塗敷步驟具備： f機系高分子之埋設材料之步驟，而該有機系高分 ^才料，係均勻地埋設在前述之排孔圖案中；以及， 膜T 2 ^機系反射防止膜之步驟，而該有機系反射防止 安士 ’、1於在前述光阻圖案形成步驟中而形成前述光阻圖 案^使用之曝光波長具有吸收之功能。
    90104051.ptc 第24頁 511234 ^MM 90104051_年月 申請專利範圍 ___ 3· —種半導體裝置之製造方 八特欲為丄具備如下之 曰 六 修正 步驟 ^ · —· /、 I用 Γ \ 在該絕緣膜内形成排孔圖案之 呈電性地接合於爽住該絕緣膜而形成之孔圖案，係 層導電性膜之間； 小成之下層導電性膜和上 塗敷有機系高分子之埋設材 :…材料，係均句地埋設在前孔機系高分 南7刀子之埋設材料； 圖案中之有機系 在岫述有機系高分子之埋設材料上， 止膜之步驟； 塗敷有機系反射防 4述有機系反射防止膜上， 用精由曝光，而在前述光阻上 用之佈線溝槽之光阻圖案之步驟；成佈線材料之埋設處理 使用前述光阻圖荦作 ，機系反射防止機；之次數，對於前 Π:，，進酬處埋:；料之薄 反射防止膜和前述有 =之則述先阻、前述有機系 前述有機系高分=:二：之埋設材料之步驟； 圖案時使用之曝光波長，；=右係對於在形成前述光阻 機糸反射防止m，係對 功能，而前述有 步驟：種+導體裝置之製造方法，其特徵為二具匕之 在下層導電性膜上之絕緣m上，塗敷光阻之步驟；
    9〇1〇4〇51 •Ptc 第25頁 修正 曰 --i號即1〇4的1 六、申請專利範圍 藉由曝光，而為4 ^一"'一· 之步驟； 則述光阻上，形成佈線溝槽β 曰〈先阻圖案 以前述光阻圖案， 姓刻處理，以便。^為罩幕’而對於前述絕緣模，、^_ 案之步驟； 述絕緣膜内’形成前述佈線溝槽； 塗敷許多次之有擔 曰 分子之埋設材料，分子之埋設材料，而該有機李古 塗敷步驟； 均句·埋設在前述佈、線溝槽 在前述有機系汽八 藉由曝光，而在斗上厂塗敷光阻之步驟； 住珂述絕緣膜而形成之=成忒呈電性地接合於夹 之排孔圖案之排孔_ s岭電性膜和上層導電性膜之n 使用前述排 子之埋設材料和前膜^ ’而對於前述有機系高·分 以及， 絕冰膜進行蝕刻處理之蝕刻步驟； 除去由於前述餘刻步驟而 向分子之埋設材料之除去步驟別述先阻和前述有機系 5.:申請專利範圍第4項之半導、 中二前述塗敷步驟具備·· 、 I這方法，其 塗敷有機系高分子之埋設材料之 子之埋設材料，係均勻地埋設在前述佈唆有機系高分 及， 則述佈線溝槽圖案中；以 塗敷有-機-系—一反—射一防ϋ—之—步一驟—而該有機 射防止 膜，係對於在前述排孔圖案形成步驟中而形成前述排孔圖
    90104051.ptc 曰 六 _案號9010405]_ 年 月 、中請專·圍 案f使用之曝光波長，具有吸收之功能； ^述蝕刻步驟，係以前述排孔圖案作為罩 、， ^機系反射止膜、前述有機系高分子 ^於前 述、，緣膜，進行蝕刻處理，並且， "又材料和前 光：迷㊁ί ί Ξ f ί:f由於前述钮刻步驟而殘留之前述 材料/j述有棧糸反射防止膜和前述有機系高分子之埋設 造6方i申η =#至5項中任一項之半導體裝置之製 驟，係使用該ϋ有芳分子之埋設材料之塗敷步 料。 香私糸化合物之有機系高分子材 造方法，：Π:，1至5項中任-項之半導體裝置之製 ，係在藉由旋；式分子之埋設材料之塗敷步驟 後，進行許多-欠之& i=塗敷前述有機系高分子材料之 〇 , ^ — 人 < 供烤處理。 •如申請專利範圍第 造方法，其中，前 *至5項中任一項之半導體裝置之製 使用之有機系i : ^有機系高分子之埋設材料之塗敷步驟 防止膜呈相石#二材料’係為並不會與前述有機系反射 Q A + 谷解之材料。 9 ·如申請專利範圍 造方法，其中，1、,〔 \至5項中任一項之半導體裝置之製 使用之有機系= ”分子之埋：材料之塗敷步驟 之時之流動料丄 Τ料’係為在加熱處理中之呈交聯化 1〇.如申\真大上分子量小之材料。 乾圍第1至5項中任一項之半導體裝置之 90104051.ptc 第27頁 511234 _案號90104051_年月曰 修正_ 六、申請專利範圍 製造方法，其中丄前述有機系高分子之埋設材料之塗敷步 驟使用之有機系高分子材料，係為熱固化溫度高之材料。 11. 一種半導體裝置之製造方法用之埋設材料，係為如 申請專利範圍第1至5項中任一項之半導體裝置之製造方法 用之前述有機系高分子之埋設材料，其特徵為： 對於在形成前述光阻圖案時使用之曝光波長，並不具有 吸收之功能，而且，不會與前述有機系反射防止膜呈相互 地溶解。 1 2.如申請專利範圍第11項之半導體裝置之製造方法用 之埋設材料，其中丄前述有機系高分子之埋設材料，係為 在加熱處理中之呈交聯化之時之流動性大且分子量小之材 料。 1 3.如申請專利範圍第11項之半導體裝置之製造方法用 之埋設材料，其中丄前述有機系高分子之埋設材料，係為 熱固化溫度面之材料。
    90104051.ptc 第28頁
TW090104051A 2000-06-16 2001-02-22 Method of manufacturing a semiconductor device, and embedding material for use therewith TW511234B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000181359A JP2001358216A (ja) 2000-06-16 2000-06-16 半導体装置の製造方法、半導体装置の製造方法に使用する埋め込み材料および半導体装置

Publications (1)

Publication Number Publication Date
TW511234B true TW511234B (en) 2002-11-21

Family

ID=18682300

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090104051A TW511234B (en) 2000-06-16 2001-02-22 Method of manufacturing a semiconductor device, and embedding material for use therewith

Country Status (6)

Country Link
US (1) US20010055730A1 (zh)
JP (1) JP2001358216A (zh)
KR (1) KR20010113458A (zh)
CN (1) CN1329358A (zh)
DE (1) DE10108283A1 (zh)
TW (1) TW511234B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030051014A (ko) * 2001-12-20 2003-06-25 동부전자 주식회사 반도체 소자의 비아 콘택 제조 방법
DE10229188A1 (de) 2002-06-28 2004-01-29 Infineon Technologies Ag Verfahren zur Herstellung von Kontakten zu Teilen eines in einem Halbleitersubstrat integrierten Bauelementes
DE10240748B4 (de) * 2002-08-29 2010-04-01 Qimonda Ag Verfahren zur Planarisierung einer Halbleiterprobe
JP2004146460A (ja) * 2002-10-22 2004-05-20 Renesas Technology Corp 埋め込み配線構造の製造方法
CN102693934B (zh) * 2011-03-22 2014-07-02 中芯国际集成电路制造(上海)有限公司 互连结构的制作方法
US9859156B2 (en) * 2015-12-30 2018-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnection structure with sidewall dielectric protection layer

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4561169A (en) * 1982-07-30 1985-12-31 Hitachi, Ltd. Method of manufacturing semiconductor device utilizing multilayer mask
JPS59222934A (ja) * 1983-06-01 1984-12-14 Hitachi Ltd パタ−ン形成方法
KR19980053654A (ko) * 1996-12-27 1998-09-25 김영환 반도체 소자의 비아홀 형성방법
JP3362662B2 (ja) * 1998-03-11 2003-01-07 日本電気株式会社 半導体装置の製造方法
JP2000183162A (ja) * 1998-12-11 2000-06-30 Nec Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20010113458A (ko) 2001-12-28
CN1329358A (zh) 2002-01-02
US20010055730A1 (en) 2001-12-27
JP2001358216A (ja) 2001-12-26
DE10108283A1 (de) 2002-01-03

Similar Documents

Publication Publication Date Title
TWI228792B (en) Process for producing semiconductor device and semiconductor device
TWI426544B (zh) 使用塊狀共聚合物以形成圖樣之方法
TWI360161B (en) Pitch multiplication using self-assembling materia
TWI303448B (en) Method for foring a finely patterned resist
JP4852360B2 (ja) 多層リソグラフィプロセスにおいて用いられる複素環芳香族構造物を含む基層組成物、リソグラフィ構造物、材料層または材料要素を基板上に形成させる方法
TW201801144A (zh) 預圖案化微影模版、基於使用該模版的輻射圖案化之方法及形成該模版之方法
TW200525604A (en) A novel method of trimming technology
TWI791442B (zh) 半導體裝置的形成方法與系統
KR100840138B1 (ko) 스핀-온 광패턴가능 층간 유전체 재료들의 사용 및 유전체재료들을 사용하는 중간 반도체 장치 구조
TW200809921A (en) Method of lithography patterning
TW434647B (en) Semiconductor device manufacturing method
JP2010093264A (ja) 半導体素子の微細パターンの形成方法
TW201212100A (en) Methods of producing structures using a developer-soluble layer with multilayer technology
US20080241763A1 (en) Method of forming a dual damascene structure utilizing a developable anti-reflective coating
JP5515459B2 (ja) 半導体デバイスの製造方法
JP2017513233A (ja) 基板の複数の接触開口をパターニングする方法
TW541665B (en) Method for fabricating semiconductor memory device
JP2001343757A (ja) レジストパターンの形成方法
US20190051596A1 (en) Method of increasing embedded 3d metal-insulator-metal (mim) capacitor capacitance density for wafer level packaging
TW511234B (en) Method of manufacturing a semiconductor device, and embedding material for use therewith
TW201030835A (en) Conformal etch material and process
US7144673B2 (en) Effective photoresist stripping process for high dosage and high energy ion implantation
US7883835B2 (en) Method for double patterning a thin film
JP3772077B2 (ja) パターン形成方法
TWI222137B (en) Layer arrangement and process for producing a layer arrangement