TW507328B - Opening structure and forming method - Google Patents
Opening structure and forming method Download PDFInfo
- Publication number
- TW507328B TW507328B TW87118158A TW87118158A TW507328B TW 507328 B TW507328 B TW 507328B TW 87118158 A TW87118158 A TW 87118158A TW 87118158 A TW87118158 A TW 87118158A TW 507328 B TW507328 B TW 507328B
- Authority
- TW
- Taiwan
- Prior art keywords
- opening
- item
- patent application
- scope
- forming
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
507328 3332twf.doc/〇〇2 •修正> Λ 〇 八7補充衣丨 Β7 M諸委員明示 年 月 3修正本 經濟部智慧財產局員工消費合作社印製 n 勺ί?^?&^&ϋΓ-..欠'n\ 五、發明說明() 本發明是有關於一種開口(Opening)之結構與製造方 法’特別是有關於一種具有斜角或圓弧形轉角開口的結構 與製造方法。其係利用加入非等向性蝕刻(Anisotropic Etch) 步驟’使開口處剖面的轉角輪廓(corner profile)由直角變 爲斜角或圓弧形,可以完全消除習知的沈積層階梯覆蓋 (Step C〇verage)與溝塡(Gap Fill)能力不良之問題,以利後 續的金屬化製程,並且可以方便控制開口底部⑺⑽⑺叫的 關鍵尺寸(Critical Dimension)及減少底層材質的損失。 當積體電路的積集度增加,爲配合元件縮小後所增加 的連線(Interconnects)需求,兩層以上的金屬層設計,便逐 漸成爲許多積體電路所必須採用的方式。爲了電性連接上 下兩層金屬層,可以在金屬層與金屬層之間的介電層中, 形成介層窗(Via)的開口結構。爲了電性連接半導體基底與 低層金屬層,可以在半導體基底與低層金屬層之間的介電 層中,形成接觸窗(Contact)的開口結構。 乾蝕刻(Dry Etching)是傳統被廣泛應用於形成開口的 技術,以電漿(Plasma)而非溶液來進行薄膜侵蝕,最主要 的優點就是可以進行非等向性蝕刻,使得垂直方向的蝕刻 率大於水平方向上的蝕刻率;由於在水平方向上的侵蝕能 力很弱,因此不會有底切(Undercut)的現象產生,所以蝕 刻形成的開口剖面轉折角度將接近90度。 一般習知用以形成開口之方法中,當積體電路之積集 度愈來愈大時,非常容易出現一些問題。請參照第1A圖 至第1C圖,其繪示的是習知方法利用非等向性蝕刻以形 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) - mmmmg mmMmm i mmmmmm mm— i 一一^n n» I 1- 1 mmmmf i •線»· 507328 3 33 2t\vf.doc/〇〇2 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明(I ) 成開口之剖面示意圖。 請參照第1A圖,首先提供半導體基底10,在半導體 基底上已形成導電區(未顯示於圖中),此導電區可以是 電晶體元件的源極/汲極區,也可以是閘極結構的金屬層 或內連線的金屬層。其次,在半導體基底10上沈積介電 層12。之後,再於介電層12上方形成已定義圖案之光阻 層14,此光阻層14中形成有第一開口 16,用以定義出欲 形成介層窗或接觸窗開口之區域。 接著請參照第1B圖,以光阻層14爲罩幕,以乾蝕刻 製程在介電層12中以非等向性蝕刻形成第二開口 18,其 轉角輪廓呈現直角之外型。隨後去除光阻層14,.完成開口 的製作。 請參照第1C圖,接著進行後續的步驟,以完成半導 體元件的製造,在介電層12上形成導電層20,此導電層 20包括黏著/阻障層(Glue/Barrier Layer)以及金屬層,用以 覆蓋整個基底結構,增加隨後沈積的金屬層與其他材質的 附著能力,以及形成介層窗插塞(未顯示於圖中)等製程, 然而此後續製程爲習知此技藝者所熟知,無關本發明之特 徵,故此處不再贅述。 由上述得知,習知方法係在形成介電層12後,再形 成導電層20,然而介電層12經蝕刻後所形成之開口 18的 轉角輪廓22將會非常接近90度,此接近直角之轉角輪廓 22將會造成沈積的困擾,導致在形成導電層20時,出現 懸突(〇verhang)24的結構,當繼續沈積時,將會使得懸突 3 (請先閱讀背面之注意事項再填寫本頁) -
、1T 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 507328 3332t\vf.d〇c/002 _ B7 五、發明説明(L ) 24互相接觸而形成隙縫(Void),在進行平坦化時會打開隙 縫,使得聚合物掉入隙縫之中,造成導電出現問題,另外 此懸突24將造成如第1C圖所繪示導電層20之階梯覆蓋 性變差的情形產生,使得元件的品質下降。 有鑑:於此’本發明的主要目的,·就是在提供一種開口 形成的方法,使得開口的轉角輪廓變爲斜角或圓弧形,藉 以改善懸突、階梯覆蓋與溝塡能力不佳的問題。 根據本發明之上述目的’提出一種形成具有斜角或圓 弧形轉角輪廓開口之方法,首先,提供半導體基底,並在 其上形成介電層。其次,在介電層上,進行微影步驟,形 成光阻層,在光阻層中形成第一開口。接著,以第一非等 向性蝕刻,蝕刻在第一開口中的介電層,形成第二開口。 在去除光阻層後,以第二非等向性餓刻介電層,使介電層 形成具有斜角或圓弧形轉角輪廓的開口,以利後續的製 程。 經濟部中央榡準局員工消費合作衽印製 (請先閲讀背面之注意事項再填寫本頁) 爲讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂,下文特舉較佳實施例,並配合所附圖式,作詳細 說明如下: 圖式之簡單說明: 第1A圖至第1C圖繪示習知一種開口之製造流程剖 面圖; 第2A圖至第2D圖繪示依照本發明之第一實施例’ 一種具有斜角轉角輪廓開口之製造流程剖面圖;以及 第3A圖至第3D圖繪示依照本發明之第二實施例’ --______4________ 本紙張尺度適用中國國家標準(CNS > A4規格(210X297公釐) 507328 3 3 3 21 w I'. :/002 A7 B7 五、發明説明(彡) 一種具有圓弧形轉角輪廓開口之製造流程剖面圖。 圖式之標記說明: 10、30、50 :半導體基底 12 :介電層14、34、54 :光阻層 16、36、56 :第一開口 18、38、58 :第二開口 2〇、42、62 :沈積層(黏著/阻障層或金屬層) 22 :直角轉角輪廓 24 ;懸突 32、52 :材料層 40、斜角轉角輪廓 60、圓弧形轉角輪廓 第一實施例 本發明揭示一種方法,利用二次非等向性蝕刻來形成 材料層中輪廓較佳之開口,以改善階梯覆蓋與溝塡能力以 及懸突的問題。請參照第2Α圖至第2D圖,其繪示依照 本發明之第一實施例,一種形成斜角(Slope)轉角輪廓開口 之製造流程剖面圖。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 請參照第2A圖,首先提供半導體基底30,在半導體 基底30上已形成導電區(未顯示於圖中),此導電區可以是 電晶體元件的源極/汲極區,也可以是閘極結構的金屬層 ,或內連線的金屬層。其次,使用例如化學氣相沈積法 (CVD),沈積一層材料層32覆蓋半導體基底30,其中材 料層32包括介電層,而介電層的材質例如是二氧化砍 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 507328 A7 B7 3 3 3 21 w f. d 〇 c / 0 0 2 五、發明説明((f ) (Si〇2)、硼磷矽玻璃(BPSG)、磷矽玻璃(PSG)或是其他低介 電常數材料(Low-k Material)。此材料層32亦可以爲導體 (請先閲讀背面之注意事項再填寫本頁) 層或半導體層。之後,再於材料層32上方形成已定義圖 案之光阻層34,此光阻層34中形成有第一開口 36,用以 定義出欲蝕刻形成介層窗或接觸窗開口的區域。 其次,請參照第2B圖,以光阻層34爲罩幕,進行第 一次乾Μ刻步驟’以半導體基底3 0爲終止層,在材料層3 2 中以非等向性蝕刻形成第二開口 38,其轉角輪廓呈現直角 之外型。隨後去除光阻層34,完成開口的製作。 接著請參照第2C圖,進行第二次乾蝕刻步驟,以時 間長短控制蝕刻的程度,在第二開口 38的轉角處,蝕刻 部分材料層32。在進行材料層32的乾蝕刻製程時,將其 鈾刻而形成如第2C圖所繪示之具有斜角轉角輪廓40的開 □ 38。 經濟部中央標準局員工消費合作社印製 請參照第2D圖,接著進行後續的步驟,以完成半導 體兀件的製造,例如使用濺鏟法(Sputtering)沈積一層黏著 /阻障層42覆蓋整個基底結構,其中黏著/阻障層42的材 質例如係鈦/氮化鈦(Ti/TiN),以增加隨後沈積的金屬層與 其他材質的附著能力,以及在第二開口中塡滿金屬層,以 形成介層窗插塞(未顯示於圖中)等結構,然而此後續製程 爲習知此技藝者所熟知,無關本發明之特徵,故此處不再 贅述。 第二實施例 第3A圖至第3D圖,其繪示依照本發明之第二實施 本紙張尺度適用中國國家標準(CMS ) A4規格(210X297公釐) 507328 A7 B7 3332l\v f.doc/002 五、發明説明(t) 例,一種形成圓弧形(Round)轉角輪廓開口之_造流程剖 面圖。其步驟及方法與第一實施例類似。 請參照第3A圖,首先提供半導體基底5〇,在半導體 基底50上已形成導電區(未顯示於圖中),其次,沈積一層 材料層52覆盍半導體基底5〇,再於材料層上方形成已 定義之光阻層54,此光阻層54中形成有第〜聞口 56,用 以定義出欲蝕刻形成介層窗或接觸窗開口的區域。 其次,請參照第3B圖,以光阻層54爲罩幕,進行第 一次乾蝕刻步驟,以半導體基底50爲終止層,在材料層a 中以非等向性飩刻形成第二開口 5 8,其轉角輪廊呈現直角 之外型。隨後去除光阻層54,完成開口的製作。 接著請參照第3C圖,進行第二次乾蝕刻步驟,以時 間長短控制蝕刻的程度,在第二開口 58的轉角處,餓刻 部分材料層52。在進行材料層52的乾蝕刻製程時,將其 倉虫刻而形成如第3C圖所繪示之具有圓弧形轉角輪廓的 開口 58。 請參照第3D圖,接著進行後續的步驟,以完成半導 體元件的製造,沈積一層黏著/阻障層62覆蓋整個基底結 構,以增加隨後沈積的金屬層與其他材質的附著能力,以 及在第二開口 58中塡滿金屬層,形成介層窗(未顯示於圖 中)等結構,而此後續製程爲習知此技藝者所熟知,無關 本發明之特徵,故此處不再贅述。 由於本發明具有斜角或圓弧形轉角輪廓40、60的開 口 38、;58,因此在形成黏著/阻障層42、62時,並不會有 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) J--Γ------------訂--^----- (請先閱讀背面之注意事項再填寫本頁) 經濟部中央榡準局員工消費合作社印製 507328 A7 B7 3 3 3 21 νν Γ. d oc/00. 五、發明説明(ί,) 習知第1C圖所繪示之階梯覆蓋不良的情形產生。 由上述本發明較佳實施例可知,應用本發明將介電層 蝕刻成具有斜角或圓弧形轉角輪廓40、60的開□ 38、58, 使得在後續製程例如形成黏著/阻障層42、62時,具有較 佳的階梯覆蓋能力。 ^ 雖然本發明已以較佳實施例揭露如上,然其並非用以 限定本發明,任何熟習此技藝者,在不脫離本發明之精^ 和範圍內,當可作各種之更動與潤飾,因此本發明之保護 範圍當視後附之申請專利範圍所界定者爲準。 (請先閲讀背面之注意事項再填寫本頁) » 經濟部中央標隼局員工消費合作社印製 本紙張尺度通用宁國國家榡準(CNS〉Μ規格(210X297公釐)
Claims (1)
- 507328 3 2 twi.doc/〇〇 2 ABCD 經濟部中央標隼局員工消費合作社印製 申請專利範圍 L一種開口的形成方法,包括下列步驟: 提供一半導體基底; 在該半導體基底上,形成一材料層; 在該材料層上,形成一光阻層; 在該光阻層中,形成一第一開口; 進行一第一非等向性蝕刻,蝕刻在該第一開口中的該 材料層,形成一第二開口;以及 進行一第二非等向性蝕刻,在該第二開口的轉角處形 成一非直角的轉角輪廓。 2·如申請專利範圍第1項所述之開口的形成方法 中該材料層包括一介電層。 3.如申請專利範圍第2項所述之開口的形成方法 中形成該介電層的方法包括化學氣相沈積法。 4·如申請專利範圍第2項所述之開口的形成方法 中該介電層的材質包括二氧化矽。 5·如申請專利範圍第2項所述之開口的形成方法 中該介電層的材質包括硼磷矽玻璃。 6·如申請專利範圍第2項所述之開口的形成方法 中該介電層的材質包括磷矽玻璃。 7. 如申請專利範圍第2項所述之開口的形成方法 中該介電層的材質包括低介電常數材料。 8. 如申請專利範圍第1項所述之開口的形成方法 中該材料層包括一導體層。 9. 如申請專利範圍第1項所述之開口的形成方法, - 其 其 其 其 其 其 其 I* ! ---- (請先閲讀背面之注意事項再填寫本頁) 訂 P. 本紙張尺度適用中國國家標準(CNS ) A4規格(2i〇X297公羡) 507328 ABCD 經濟部中央標準局員工消費合作社印製 六、申請專利範圍 〜〜 中該材料層包括一半導體層。 10·如申請專利範圍第1項所述之開口的形成方法,芩 中形成該第一開口是進行微影步驟,該步驟包括: ~ 在該介電層上,形成該光阻層;以及 對该光阻層進行曝光顯影,形成該第一開D。 11如申請專利範圍第1項所述之開口的形成方法,其 中該非直角的轉角輪廓包括斜角形。 〜 如申請專利範圍第1項所述之開口的形成方法,其 中該非直角的轉角輪廓包括圓弧形。 ' 13· —種開口的結構,包括下列結構: 一半導體基底; 一材料層,設在該半導體基底上; 一開口,設在該材料層中;以及 一非直角的轉角輪廓,設在該開口的轉角處。 I4·如申請專利範圍第I3項所述之開口的結構,其中 該材料層包括一介電層。 15.如申請專利範圍第Μ項所述之開口的結構,其中 該介電層的材質包括二氧化矽。 I6·如申請專利範圍第I4項所述之開口的結構,其中 該介電層的材質包括硼磷矽玻璃。 Π·如申請專利範圍第Η項所述之開口的結構,其中 該介電層的材質包括磷矽玻璃。 IS.如申請專利範圍第Η項所述之開口的結構,其中 該介電層的材質包括低介電常數材料。 10 本紙張尺度逋用中國國家檬準(CNS > A4規格(210X297公釐) 1^--:------^1-----.π,.—Γ---- (請先閲讀背面之注意事項再填寫本頁> 507328 A8 3332twrdDc/002 C8 D8 六、申請專利範圍 19·如申請專利範圍第13項所述之開口的結構,其中 該材料層包括一導電層。 20.如申請專利範圍第13項所述之開口的結構,其中 該材料層包括一金屬層。 21·如申請專利範圍第13項所述之開口的結構,其中 該非直角的轉角輪廓包括斜角形。 22.如申請專利範圍第13項所述之開口的結構,其中 該非直角的轉角輪廓包括圓弧形。 " (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW87118158A TW507328B (en) | 1998-11-02 | 1998-11-02 | Opening structure and forming method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW87118158A TW507328B (en) | 1998-11-02 | 1998-11-02 | Opening structure and forming method |
Publications (1)
Publication Number | Publication Date |
---|---|
TW507328B true TW507328B (en) | 2002-10-21 |
Family
ID=27621579
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW87118158A TW507328B (en) | 1998-11-02 | 1998-11-02 | Opening structure and forming method |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW507328B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8815744B2 (en) | 2008-04-24 | 2014-08-26 | Fairchild Semiconductor Corporation | Technique for controlling trench profile in semiconductor structures |
-
1998
- 1998-11-02 TW TW87118158A patent/TW507328B/zh not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8815744B2 (en) | 2008-04-24 | 2014-08-26 | Fairchild Semiconductor Corporation | Technique for controlling trench profile in semiconductor structures |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW462112B (en) | Method of forming multi-level coplanar metal/insulator films using dual damascene with sacrificial flowable oxide | |
TW405223B (en) | Method for avoiding the poisoning at the trench of the dual damascene structure and the dielectric hole | |
TWI308374B (en) | Method of manufacturing multi-level contacts by sizing of contact sizes in integrated circuits | |
TW410425B (en) | Method for forming dual damascene contacts | |
TW410455B (en) | Forming method for dual damascene structure | |
TW396524B (en) | A method for fabricating dual damascene | |
TW507323B (en) | Metal interconnect layer of semiconductor device and method for forming a metal interconnect layer | |
US6274483B1 (en) | Method to improve metal line adhesion by trench corner shape modification | |
TW405212B (en) | The flatten process of interlayer dielectric | |
TW389993B (en) | Method for producing thin film resistance of dual damascene interconnect | |
TW383463B (en) | Manufacturing method for dual damascene structure | |
TW454301B (en) | Manufacturing method of dual metal damascene structure | |
TW480662B (en) | Method for forming dual damascene | |
KR20030002037A (ko) | 듀얼다마신 공정에 의한 다층 배선의 형성 방법 | |
TW507328B (en) | Opening structure and forming method | |
JP3000935B2 (ja) | 半導体装置の製造方法 | |
KR100242434B1 (ko) | 반도체 장치의 콘택 형성방법 | |
TW424301B (en) | Manufacturing method for dual damascene | |
TWI288457B (en) | Method for filling dielectric layer between metal lines | |
TW382785B (en) | Method of making dual damascene | |
TW404037B (en) | The manufacture method of metal layer/metal nitride layer | |
KR100562312B1 (ko) | 반도체 소자 제조 방법 | |
TW466621B (en) | Global planarization method for semiconductor device | |
TW415032B (en) | Dual damascene process | |
TW530384B (en) | Damascene method for forming spacer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |