TW504839B - Manufacture method of cup-shape capacitor for dynamic random access memory - Google Patents

Description

504839 五、發明説明（）

經治部屮次標卑局贷工消资合ft.. 發明領域： 本發明與一種半導體製程之動態隨機存取記憶體 (DRAM)有關，特別是一種杯型電容（cup-shape)之製作方 法。 發明背畺： 高密度之動態隨機存取記憶體（dram)在積體電路技術 上已有重大之進展，其趨勢朝向在較小之空間製作較高之電 容儲存量。通常，DRAM具有複數個爲單位胞，每一個單位 係由一電容器與一電晶體所構成。電容器用來儲存載子以作 爲數位” 1 ”或”0”之區分，電晶體則作爲開關以利於將電容器 中之載子充電或放電。因此DRAM之製作包含了電晶體與 電容之製程，藉由電容器與源極區之電性接觸，數位資訊儲 存在電容器並藉金氧半場效電晶體、位元線（bit line)、字語 線（word line)陣列來取得電容器之數位資料。傳統中最常使 用的電容型態爲平板形電容，主要是其較容易製造，但是在 元件縮小下以提高積集度而使電容之表面積減少，因此平板 形電容則不適合應用於高密度之DRAM製造’爲使電容性 能不會降低之電容製程方法與結構是電容製程努力之方 向。 ---------i — (請先閱讀背而之注意事項再填寫本頁 訂 本紙依尺度適川中家標今（CNS ) Λ4規格（210X 297公趙） 504839 Λ7 B7 五、發明説明（） (請先閱讀背面之注意事項再填寫本頁· } 爲了符合高密度之積體電路設計趨勢，動態隨機存取 記億體製;程之尺寸必須降至次微米，因爲元件之縮小化而 DRAM中之電容也相對的減小，故其儲存載子之性能亦相對 的降低，因此容器在讀取資料時受雜質之影響如α粒子所產 生之軟記錯（soft errors)將大大提高，並且“再充電（refresh)” 之頻率增加。爲了解決上述之問題，電容朝向增加電容表面 積之方向發展，因此發展了堆疊式電容，例如Ogawa提出一 種皇冠型(crown shape)電容，該電容具有枝狀物形成於其中，請參閱 U. S. Patent No. 5,164,337，標題爲“METHOD 〇F FABRICATING A SEMICONDUCTOR DEVICE HAVING A CAPACITOR IN A STACKED MEMORYCELL”。上述之電容可以提昇表面積，但是其製程太複

‘另外之習知技術爲一種具有半球形晶粒之複晶矽 COB 電容（a capacitor-over-bit-line [COB] cell with a hemispherical-grain (HSG) polysilicon storage node)也已發 表在文獻中，如 “A Capacitor -Over-Bit-Line Cell With Hemispherical-Grain Storge Node For 64Mb Drams’’，M. S akao etc. microelectr research laboratories, NEC

Corporation.該半球形晶粒之複晶矽是以化學氣相沈積法 於非晶形轉變至晶形之相變溫度下沈積。另外一種爲具有半 球形晶粒複晶矽之中空圓柱形電容（a cylindrical capacitor using Hemispherical -Grained Si)參閱 “A New Cylindrical 木紙依尺度適川中家標蜱（CNS ) Λ4说格（210 X 297公筇） 504839 Λ： Β7 五、發明説明（）

Capacitor Using Hemispherical Grained Si For 256 Mb Drams,,5 Ή. Watanabe et al.5 Tech Dig?Dec. 1 992, pp.259-262。但是上述之方法與平板型電容比較最多增加兩倍之儲 存量（2πι*2/πι:2 = 2)，所增加之面積有限。而本發明之目的爲 提供其他之方法用以增加電容之表面積。 發明目的及槪述ζ 本發明之目的爲一種動態隨機存取記憶體（dram)之形 成方法。本發明之另一目的爲提供一種杯型電容之製作方 法，相對於平板型電容本發明之電容可以增加電容表面積以 提昇動態隨機存取記億體性能之方法。 經Μ部屮氺梂導扃兵工消资合竹衫印¥ :_ ! 一 1 ...... - ..... I1- - —I-…- - - I* J* 士^-............. — -二**- _==1 T . ^ J. ,-口 (請先間讀背而之注意事項再填寫大v頁) ： 本發明所要揭示的爲利用增加表面積方式以提昇動態 隨機存取記憶體性能之方法，一蝕刻停止層形成於介電層之 上，另一介電層隨後沈積於上述之蝕刻停止層之上。以最佳 實施例而言本發明之蝕刻停止層相對於介電層有較低之蝕 刻速率。若介電層爲氧化物所組成，則可以使用氮化矽層作 爲蝕刻停止層。利用光阻圖案作爲蝕刻罩幕，執行一非等向 性蝕刻用來蝕刻介電層。上述之非等向性蝕刻將產生複數個 溝渠形成介電層之中，此非等向性步驟可以利用乾蝕刻或電 漿蝕刻達到。一等向性蝕刻接著執行，仍然利用上述之光阻 圖案作爲蝕刻罩幕，將溝渠之壁面等向性的蝕刻，因而產生 本紙張尺度適川中國|$家標卑（CNS )八4坭枱（2丨ΟΧ 297公筇） 好潢部屮Λ标卑局員工消费合竹权印¥ 504839 Λ7 __B7 五、發明説明（） 位於光阻圖案下方之底切部份，因此溝渠將被此步驟之非等 向性蝕刻'擴充，其寬度將大於光阻圖案之開口。接著執行另 一非等向性之蝕刻將膜層蝕刻至基板，以形成接觸窗曝露出 電晶體之摻雜區域。然後，完成蝕刻之後將光阻圖案剝除。 導電層利用習知之技術沈積在鈾刻後之介電層之表面 以及沿著接觸窗之側壁並覆蓋於被曝露之基板表面。介電層 經過鈾刻之後產生複數個杯型凹穴於其中，溝穴塡充物質回 塡於杯型凹穴之中，以一實施例而言，可以利用氧化物、高 分子或'是光阻塡入其中，當然任意適合之物質均可塡入其 中。導電層之上部份必須被塡充物質所曝露，導電層爲摻雜 之複晶砂（doped polysilicon)或是利用同步摻雜製程沈積之 複晶砂（in-situ doped polysilicon)，另外，銘、銅、鎢或銳 亦可以做爲此導電層。一選擇性蝕刻接著用來蝕刻未被塡充 物質所覆蓋之導電層，導電層之蝕刻速率必須遠大於塡充物 質之蝕刻速率。糕過飩刻之後，導電層之上部將被移除且形 成複數個個別之電容極點。然後利用溼蝕刻移除介電層以及 塡充物質以形成杯型電容第一電極。下一步驟爲沿著杯型電 極之表面沈積一介電薄膜做爲電容之介電層，另一導電層以 LPCVD方式沈積於上述之電容介電薄膜之上用以做爲電容 之第二電極。 本紙饭尺度適/Π中因ftl家標冷（（:N,S ) Λ4规格（210Χ 297公筇） ϋ 111 n —j - m n n , < -----In — jg n m T m In __ !l] I 1 ____, IN (請先間讀背而之注意事項再填寫本I} 504839

經潢部中戎標導局β-T-消贽合作社印$ 五、發明説明（） 圖式簡單|說明： 第一圖爲本發明之形成閘極結構以及溝渠之截面圖。 第二圖爲本發明於介電層中形成杯型凹穴之截面圖。 第三圖爲本發明之形成導.層與塡充層之截面圖。 第四圖爲本發明之選擇性蝕刻導電層之上部份之截面圖。 第五圖爲本發明之形成杯型結構之截面圖。 第六圖爲本發明之形成電容介電層與電容上極板之截面 圖。 發明詳細說明= 本發明所要揭示的爲利用增加表面積方式以提昇動態 隨機存取記億體性能之方法，另外本發明利用氧化物對淡化 物間之高選擇性蝕刻形成具有杯型結構（eup-shape)之電容 以大量增加電容表面積’另外’本發明利用兩次_刻製程包 含一非等向性蝕刻以及一等向性蝕刻以製作上述之杯型結 構，本發明之方法將於下述之。 參閱第一圖’ 一晶向爲<1〇〇〉之單晶砂做爲基板2 當作一實施例，一場氧化區域4形成於半導體基板2之上， 場氧化區域4可以使用LOCOS或是其他相關之場氧化絕緣 本紙張尺度適州中國阀家樣卑（（:NS ) Μ規格（210X 297公浚） -ϋ n n n n n n m ' ^ I --- - I — ------------ ------ 丁 ______ 11___ί I ______ J— A. "•不-一口 \ (請先閱讀背面之注意事項再填寫本頁) . 、 504839 經浇部中次標準局吳,τ.消费合竹社印來 A 7 B7 五、發明説明（） 區域技術形成於該基板2之上做爲元件間之絕緣作用’一般 而言，可以藉由微影與蝕刻技術蝕刻氮化矽及氧化矽複合層 後再以氧化製程形成場氧化層4於基板2之上，完成之後以 熱磷酸去除上述之氮化矽層，以氫氟酸去除氧化矽層’場氧 化區域4之厚度約爲3 000-8 000埃之間。上述之場氧化層亦 可以利用溝渠絕緣技術加以〜取代，此爲習知技藝因此不加以 贅述。 接著，一厚度約爲100埃之二氧化矽層6形成於基板 2之上做爲閘極氧化層，此二氧化矽層一般爲利用熱氧化法 形成，製程溫度約爲800至1100°C之間形成厚度約30至3 00 埃，當然一般之技術如化學氣相沈積法以TEOS爲反應物， 製程溫度約600至800°C，壓力約1至1〇托耳也可以形成 二氧化矽層6。上述之製程條件可以依機台之不同而有所不 同之設定 0 仍請參閱第一圖，第一複晶矽層8沈積於二氧化矽層 6、場氧化層4以及基板2之上，以一實施例而言此第一複 晶矽層8利用化學氣相沈積法（CVD)形成，厚度約爲500至 3 0 00埃之間，接著以習知技術形成字語線10、位元線12、 具有保護層1 4之閘極結構以及側壁間隙1 6，然後以離子植 入方式形成摻雜區，上述之閘極、位元線1 2與自語線1 〇 上可以形成金屬矽化物1 8以增加導電性。然而上述之製程 本紙张凡度過川屮囚1¾家標卑（CNS ) Λ4規格（210Χ 297公浚） 士 K--1 -*- n I........... 丁 --------i 1- s - In n) 、-口 (請先閱讀背而之注意事項再填寫本頁) 經消部中决掠準局負工消费合作社印繁 504839 A7 B7 五、發明説明（） 非本發明之重點因此在此不加以詳述。 做爲絕緣層之介電層20或雙層介電層20、22形成於上 述之閘極結構、場氧化層4、以及基板2之上，以較佳實施 例而言介電層20、22爲利用化學氣相沈積所形成之二氧化 砍。接著厚一飩刻停止層2Φ形成於介電層22之上，另一介 電層26隨後沈積於上述之蝕刻停止層24之上。以最佳實施 例而言本發明之蝕刻停止層24相對於介電層26有較低之 蝕刻速率。舉一例而言，若介電層26爲氧化物所組成，則 可以使用氮化矽層作爲蝕刻停止層24,使得兩者間具有高 之蝕刻選擇性。 參閱第一圖，利用光阻圖案28作爲蝕刻罩幕，執行 一非等向性蝕刻用來蝕刻介電層26。上述之非等向性蝕刻 將產生複數個溝渠30形成介電層26之中，光阻圖案28可 以藉由微影製程予以製作。此非等向性步驟可以利用乾蝕 刻或電漿蝕刻達到。參閱第二圖，一等向性蝕刻接著執行， 仍然利用上述之光阻圖案28作爲蝕刻罩幕，將溝渠之壁面 等向性的蝕刻，因而產生位於光阻圖案28下方之底切部份 30a，因此溝渠30將被此步驟之非等向性蝕刻擴充，其寬度 將大於光阻圖案之開口 28a。以一實施例而言，可以利用溼 蝕刻達到上述之目的，例如可以利用 HF溶液或是 BOE(buffer oxide etching)溶液。利用HF蒸氣也可以達到等 本紙张尺度適川中®囡家標卑（CNS ) Λ4規格（210X 297公漦） -------„---^------1T-------^ (請先閱讀背面之注意事項再填寫本頁) 504839 A7 __ B7 五、發明説明（） 向性蝕刻之目的。其他之材質配合適當之蝕刻劑也可以達 到上述之;目的。接著執行另一非等向性之蝕刻將膜層24、 22以及20蝕刻至基板2，用以形成接觸窗32曝露出電晶 體之摻雜區域。此步驟也是利用光阻圖案28當作蝕刻罩 幕。然後，完成蝕刻之後將光阻圖案28剝除。 如第三圖所示，第二導電層34利用習知之技術沈積在 蝕刻後之介電層26之表面。以及沿著接觸窗32之側壁並覆 蓋於被曝露之基板2表面。介電層26經過鈾刻之後產生複 數個杯型凹穴3 Ob於其中，一般，其杯型凹穴3 Ob之上部份 較下部份寬廣。一溝穴塡充物質36回塡於杯型凹穴3 0 b之 中，以一實施例而言，可以利用氧化物、高分子或是光阻塡 入其中，當然任意適合之物質均可塡入其中。導電層34之 上部份必須被塡充物質36所曝露，因此若導電層34若被塡 充物質36所覆蓋，則必須利用一道蝕刻製程將其蝕刻以曝 露出導電層之上部份。第二導電層34爲摻雜之複晶矽 (doped poly silicon)或是利用同步摻雜製程沈積之複晶砂 (in-situ doped polysilicon)，另外，銘、銅、鎢或鈦化合物 亦可以做爲此第二導電層34。 如第四圖所示，一選擇性蝕刻接著用來蝕刻未被塡充物 質36所覆蓋之導電層34，導電層34之蝕刻速率必須遠大 (讀先間讀背面之注意事項再填寫本Ifc* ) 裝 -- T ,-tl

In—»- - gl11 :-15 --1I—

i1....... - - ,-Ξ-- - 1---1 f Islg ..... 1·_ι I 1-1- -I -I - -- 1 - 1.......· 本纸依尺度適川中阈阳家標卑（rNS ) Λ4坭格（210x 297公籍） 504839 Λ 7 Β： 五、發明説明（） 於塡充物質36之蝕刻速率。舉例而言可以利用乾蝕刻’蝕 刻劑可以選用 SiCI4/CI2，BCI3/CI2，HBr/CI2/02, HBr/02,

Br2/SF6或SF2。輕過蝕刻之後，導電層34之上部將被移 除且形成複數個個別之電容極點。然後利用溼蝕刻移除介 電層26以及塡充物質36。若介電層26以及塡充物質36 均是利用氧化物組成，則可以同時將其去除，蝕刻溶液可 以選用HF或BOE。結果如第五圖所示之杯型電容第一電 極。 參閱第六圖，下一步驟爲沿著杯型電極之表面沈積一介 電薄膜38做爲電容之介電層，一般此介電層38可以利用 N/O、0/N/0之複合薄膜或是利用高介電之薄膜如Ta205或 BST。第三導電層40以LPCVD方式沈積於上述之電容介電 薄膜38之上用以做爲電容之第二電極，導電層40可以利 用摻雜複晶砂（doped polysilicon)、同步摻雜複晶砂（in-situ doped polysilicon)、銅、鋁、鈦化合物、鎢或白金等。 本發明之電容將大量增加電容之表面積，其次本發明利 用介於二氧化矽予氮化矽間之高選擇性蝕刻形成杯型電容 結構，因此本發明將提昇電容之儲存能力。 :ur;f-r’部t-4*:標準局兑-Τ-消費合竹.d印·1,=1々 (請先閱讀背面之注意事項再填艿本頁) 本發明以較佳實施例說明如上，而熟悉此領域技藝者， 在不脫離本發明之精神範圍內，當可作些許更動潤飾，例如 木紙张尺度適州中阑|，料:標冷（〇\S ) Λ4規梠（· 21〇y 297公犛） 504839 A 7 B7 五、發明説明（） 高選擇性之蝕刻以形成杯型電容並不局限於本發明實施例 之介電質|材質，其專利保護範圍更當視後附之申請專利範圍 及其等同領域而定。 . 訂 冰 (請先閱讀背面之注意事項再填寫本頁) 一 .¾¾.部中决標準局只-T-消费合作私印¥ 本紙張尺度適州屮阎國家標淨（C’NS ) Λ4規袼（210X 297公鐘）

Claims (1)

1. 504839 ABCD 六、申請專利範圍 申請專利範圍： 1. 一種積體電路電容之製作方法，該方法至少包含： 形成蝕刻停止層於一基板之上； 形成一介電層於該触刻停止層之上，其中上述之介電層之蝕 刻速率大於該蝕刻停止層之•蝕刻速率； 形成光阻圖案於該介電層之上； 以該光阻圖案作爲蝕刻罩幕，非等向性蝕刻該未被該光阻圖 案遮蓋之該介電層以形成溝渠於其中； 以該光阻圖案作爲蝕刻罩幕，等向性蝕刻該介電層以擴張該 溝渠用以形成杯型凹穴； 去除該光阻圖案； 形成第一導電層沿著該被蝕刻介電層之表面； 塡入塡充物質於該杯型凹穴之中； 蝕刻未被該塡充物質所覆蓋之該第一導電層； 去除該介電層以及該塡充物質以形成杯型結構； 形成介電膜層於該杯型結構之表面上；及 形成第二導電層於該介電膜層上。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本寳) 2·如申請專利範圍第1項之方法，在去除該光阻之前更包含 執行另一非等向性蝕刻製程用以產生接觸窗。 3 .如申請專利範圍第1項之方法，其中上述之介電層包含氧 本紙張尺度適用中國國家標準（CNS )八4規格（210 X 297公釐） 經濟部中央標準局貝工消費合作社印製 504839 A8 B8 C8 D8 六、申請專利範圍 化物組成。 4 ·如申請專利範圍第1項之方法，其中上述之非等向性蝕刻 包含乾蝕刻。 5 .如申請專利範圍第1項之，方法，其中上述之等向性蝕刻包 含溼蝕刻。 6 ·如申請專利範圍第5項之方法，其中上述之溼鈾刻包含 HF溶液。 7 ·如申請專利範圍第5項之方法，其中上述之溼飩刻包含 BOE溶液。 8 ·如申請專利範圍第1項之方法，其中上述之等向性融刻包 含HF蒸氣。 9.如申請專利範圍第1項之方法，其中上述之塡充物質包含 氧化物。 1 〇.如申請專利範圍第1項之方法，其中上述之塡充物質包 含高分子。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） I n n I I I I I I n n I I n T I 1 n n I I U3 、T (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 504839 A8 B8 C8 _____D8 々、申請專利範圍 11·如申請專利範圍第1項之方法，其中上述之塡充物質包 含光阻。 12·如申請專利範圍第1項之方法，其中上述之介電層爲Ν/0 複合薄膜。 13.如申請專利範圍第1項之方法，其中上述之介電層爲 0/Ν/0之複合薄膜。 I4·如申請專利範圍第1項之方法，其中上述之介電層爲 Ta205 或 BST。 1 5 ·如申請專利範圍第1項之方法，其中上述之第一導電 層、第二導電層係選自下列所組成之族群之一：複晶矽 (doped polysilicon)、同步摻雜複晶石夕（in-situ doped polysilicon)、銅、鋁 '鈦化合物、鎢 '白金或上述之任意 組合。 1 6 . —種形成杯型矽結構之方法，該方法至少包含： 形成蝕刻停止層於一基板之上； 形成一介電層於該蝕刻停止層之上，其中上述之介電層之蝕 刻速率大於該蝕刻停止層之蝕刻速率； 形成光阻圖案於該介電層之上； 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ----------^------訂------^ (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 504839 A8 B8 C8 D8 六、申請專利範圍 以該光阻圖案作爲蝕刻罩幕，非等向性蝕刻該未被該光阻圖 案遮蓋之該介電層以形成溝渠於其中； 以該光阻圖案作爲蝕刻罩幕，等向性蝕刻該介電層以擴張該 溝渠用以形成杯型凹穴； 去除該光阻圖案； 形成砂層沿著該被蝕刻介電〜層之表面； 塡入塡充物質於該杯型凹穴之中； 蝕刻未被該塡充物質所覆蓋之該矽層；及 去除該介電層以及該塡充物質以形成杯型結構。 17·如申請專利範圍第16項之方法，其中上述之介電層包含 氧化物組成。 1 8.如申請專利範圍第1 6項之方法，其中上述之非等向性鈾 刻包含乾鈾刻。 1 9.如申請專利範圍第1 6項之方法，其中上述之等向性蝕刻 包含溼蝕刻。 2 0.如申請專利範圍第1 9項之方法，其中上述之溼蝕刻包含 HF溶液。 2 1 .如申請專利範圍第1 9項之方法，其中上述之溼鈾刻包含 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） I I - I I ^ I I I I 線 (請先閲讀背面之注意事項再填寫本I ) . 504839 Λ 8 Β8 CS D8 六、申請專利範圍 BOE溶液。 22·如申請專利範圍第16項之方法，其中上述之等向性蝕刻 包含HF蒸氣。 2 3.如申請專利範圍第16項之方法，其中上述之塡充物質包 含氧化物。 24.如申請專利範圍第16項之方法，其中上述之塡充物質包 含高分子。 2 5.如申請專利範圍第16項之方法，其中上述之塡充物質包 含光阻。 ------1--------1T-------▲ (請先閲讀背面之注意事項再填寫本頁)· , 經濟部中央標準局負工消費合作社印製 16 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）