TW499635B - Reading a memory cell at low voltage levels - Google Patents

Description

499635 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（1 ) 相關申請案 本申請案與Hull等人於1996年1〇月1曰提出〇8/723,926 名稱為 “OVERCHARGE / DISCHARGE VOLTAGE REGULATOR FOR EPROM MEMORY ARRAY，’之待審美國專利申請案有關 ，且受讓予本申請案相同之受讓人。以上揭示的參考申請 案列入本申請案參考。 發明背景 發明領域 廣義而言，本發明與記憶體陣列有關，更明確地說， 與在低於記憶體陣列之實際抹除門梧電壓的供應電壓下讀 取記憶格的電壓調整器及升壓電路有關。 置知技術描沭 記憶體元件使用半導體製程技術製造。當線寬隨著半 導體製程技術的進步變窄，.吾人想要的不僅是設計與製造 全新的產品，同時也想以新技術“縮小，，目前產品的體積。 此需要檢視與分析產品的設計與架構，以及嘗試縮小其體 積的方法可能對其操作帶來的不良影響。 一般來說，為讀取記憶體陣列中記憶格的資料需要量 測記憶體單元的門檻電壓。如果記憶格的門檻電壓是low， 表示記憶格要被抹除，如果記憶格的門棱電麼是high，表 示要被規劃。對構成記憶格之電晶體的控制閘施加電壓該 格即被項取。如果施加的電壓高於門檻電壓，如果它是被 本紙張尺度適用中國國家榡準（CNS) A4規格（21〇><297公釐） (請先閲讀背面之注意事項再本頁)

、1T 州635 A7 B7 五、 發明説明（2) 經濟部中央標準局員工消費合作社印製 抹除則有電流流過記憶格，如果沒有電流流動，記憶格被 規劃。記憶格的規劃邊緣是施加的最大控制閘電壓與$規 劃之記憶格的規劃門檻電壓間的電壓差。當已規劃記憶格 被比έ己憶格之咼門檻電壓低的控制閘電壓讀取時，已規劃 的記憶格不會導通電流。 在絕大多數的實施中，用來讀取記憶體陣列的控制閘 電壓疋系統的供應電壓。如果記憶袼的規劃門檻電壓低於 供應電壓的最大值’則使用傳統技術將無法债測到已規劃 的記憶格。 縮小記憶體元件的體積具有縮小操作記憶體元件之電 Sfe圍的效果。§ 5己憶體元件被縮小，記憶格的規劃門捏 電壓降低，有效的規劃邊緣也降低。 音柊 典型上要求較低的讀取電流。本發明_於對記 (可抹除可_唯讀記憶體(EPR0M)半導體元件）縮小到小 幾何形狀製程的需要。以新製程所製造之半導體元件的摔 作電壓大於記憶體元件之已關記憶格的_邊緣。因 此，無法以全供應電壓讀取記憶格，因為它是不正 取。 m 以低於記憶體陣列之實際門檻電塵的供應電星位 ^己憶格的—種方法是使用環形振㈣與充電泵。環形# 盪器是第-種RC時計’它產生時計信號將列崎： tage)泵升超過供應電壓％。使用此方法 «器僅適合-種電壓。此外，此方法 ：^ 這是因為每個周期環形《器總是果升列電壓致 -4 口氏張尺度適用中準( (請先閱讀背面之注意事項再UPc本頁)

、-ff'ir 線 ---ii三一一 499635 經濟部中央標準局員工消費合作社印製 A7 B7五、發明説明（3) 另一個問題，特別是如果供應電壓上升時。如果供應電壓 上升，就不需要環形振盪器再抬升記憶體陣列的列電壓。 事實上，如果環形振盪器繼續運作，列電壓可能會上升到 太高的位準。由於記憶體陣列的記憶格無法以全供應電壓 言買取’記憶格將被不正確地讀取。 因此需要提供一種供記憶體陣列使用的電壓調整器及 升壓電路。、電壓調整器及升壓電路允許以低於記憶體陣列 實際門檻電壓的電壓位準讀取記憶體陣列中的記憶格。即 使到記憶體元件的供應電壓vDD位準可能高於記憶格的規 劃邊緣，電壓調整器及升壓電路還是允許正確讀取記憶體 陣列中的記憶格。電壓調整器及升壓電路可以將記憶體陣 列的列電壓值鉗限到大於記憶格的未規劃門檻電壓的位 準，且小於記憶格的已規劃門檻電壓位準，藉以允許在較 高的電壓位準讀取記憶格。電壓調整器及升壓電路還須能 以最少的電路決定系統是在高電壓模式或是低電壓模式下 操作。電壓調整器及升壓電路也必須能在低電壓模式時自 動放大記憶體陣列的列電壓，在高電壓模式時增加列電壓 位準到接地的分路。 發明概述 根據本發明的實施例，本發明的目的是提供一種供記 憶體陣列使用的電壓調整器及升壓電路。 本發明的另一目的是提供一種電壓調整器及升壓電 路，它允許以低於記憶體陣列實際門檻電壓的電壓位準讀 bn (請先閱讀背面之注意事項 •本頁) 裝· 訂 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 499635 經濟部中央標準局員工消費合作社印製 A7 B7五、發明説明（4 ) 取記憶體陣列中的記憶格。 本發明還有另一目的是提供一種電壓調整器及升壓電 路’即使記憶體元件之供應電壓vdd的位準可能高於記憶 格之規劃邊緣，仍能正確讀取記憶體陣列中的記憶格。 本發明還有另一目的是提供一種電壓調整器及升壓電 路，它能將記憶體陣列的列電壓值鉗限在大於記憶格的未 規劃門檻電壓且小於記憶格的規劃門檻電壓，藉以允許在 南電壓位準讀取記憶格。 本發明還有另一目的是提供一種電壓調整器及升壓電 路，它能以最少的電路決定系統是在高電壓模式或是在低 電壓模式中操作。 本發明還有另一目的是提供一種電壓調整器及升壓電 路，它能決定系統是在高電壓模式或是在低電壓模式中操 作，且在低電壓模式時能自動放大記憶體陣列的列電壓， 在高電壓模式時能增加列電壓位準到接地的分路。 較佳實施例概述 根據本發明的實施例，揭示一種能在低於記憶體陣列 之門檻電壓的電壓位準讀取記憶體陣列之記憶格的系統。 該系統使用耦合到記憶體陣列的電壓調整器，將記憶體陣 列中所欲讀取的列充電到供應電壓的位準。電壓調整器還 用來將所欲的列鉗限在不高於記憶格之最小已規劃門檻電 壓的電壓位準。電壓調整器能執行這些功能同時不消耗DC 電流。電壓升壓器耦合到電壓調整器與記憶體陣列。電壓 -6- (請先閱讀背面之注意事項再本頁) 裝. 訂 線 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 499635 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（5) 升壓器用來將所欲列的電壓位準升高到記憶格之最大抹除 門檻電壓位準以上的電壓位準。此允許在低於記憶體陣列 之門檻電壓的電壓位準讀取記憶格。 從以下對本發明之較佳實施例的描述與附圖的說明， 將可明瞭本發明的前述及其它目的、特徵及優點。 圖式概述 圖1是能在低於記憶體陣列之門檻電壓位準的電壓位 準讀取記憶體陣列記憶格之系統的簡單功能方塊圖。 圖2A是圖1所描繪之系統的第一種電壓圖。 圖2g是圖1所描繪之系統的第二種電壓圖。 較佳實施例詳述 現請參閱圖1及2，圖中顯示讀取記憶體陣列10(後文 中稱為系統10)之記憶格的系統。系統10允許在低於記憶 體陣列之門檻電壓位準的電壓位準讀取記憶格。系統10還 允許即使供應給記憶體元件之供應電壓VDD南於記憶格之 規劃邊緣的位準，仍能正確地讀取記憶體陣列中的記憶 格。 系統10是由兩個主要部分所構成：電壓調整器12及電_ 壓升壓器14。電壓調整器12通常是耦合到記憶體陣列16。 記憶體陣列16包括許多記憶格18按行與列的方式排列。在 本發明的較實施例中，記憶體陣列16是可抹除可規劃唯讀 記憶體(EPROM)的記憶體元件。 (請先閱讀背面之注意事項再UR本頁) •裝·

、1T 線 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中央標準局員工消費合作社印製 499635 A7 B7 五、發明說明（β) 電壓調整器12用來將記憶體陣列16之所欲列充電到供 應電壓VDD。如果供應電壓高於最大規劃門檻電壓，一旦 列電壓被充電到供應電壓位準，電壓調整器12將要被讀取 之列的電壓位準鉗限在不高於記憶格18之最大規劃門檻電 壓。f壓調整器12的獨特之處是它能執行以上的功能同時 不消耗DC電流。 電壓調整器12包括兩部分：·調整電路20與鉗限電路 22。調整電路20用來將記憶體陣列16的所欲列充電到供應 電壓VDD。調整電路20基本上包括開關24，它耦合到電源 供應VDD與記憶體陣列16。開關24用來允許電源供應VDD 將記憶體陣列16的所欲列充電到供應電壓VDD。在讀取斯 間，開關24由時計信號26活化或去活化。 在圖1描繪的實施例中，開關24是PMOS電晶體。PMOS 電晶體開關24具有汲極、閘極與源極。PMOS電晶體開關 24的源極耦合到供應電壓乂即。PMOS電晶體開關24的閘 極耦合到時計信號26。PMOS電晶體開關24的汲極耦合到 鉗限電路22。 鉗限電路22是用來將記憶體陣列16之所欲列的電壓位 準钳限在不高於記憶格18的最大規劃門檻電壓。鉗限電路 22的PMOS電晶體28具有汲極、閘極與源極。PMOS電晶 體28的源極耦合到記憶體陣列16(即記憶體陣列16中要被 讀取之所欲列的X-解碼器電源供應器）。PMOS電晶體28 的閘極耦合到參考電壓源32。參考電壓源32用來將記憶體 陣列16要被讀取之所欲列的電壓限制在記憶格18之最小規 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再本頁) 裝. 、1Τ 499635 A7 B7 五、發明説明（7) 劃門檻電壓的電壓位準。PM〇S電晶體28的汲極耦合到 NMOS電晶體30 AMOS電晶體3〇也有汲極、閘極與源極。 NMOS電晶體30的汲極耦合到pm〇S電晶體28的汲極。 NMOS電晶體30的閘極耦合到時計信號26。NMOS電晶體 3〇的源極與接地耦合。 磧取期間（即時計l〇w)列電壓到VDD。當時計到high， 電晶體30打開，且列電壓.到vref+v“見圖2A)。為 =在比記憶體陣列16之實際門檻電壓位準低的電壓位準讀 =憶格18，需要提供電壓升壓器14。電壓升壓器14耦合 整器12與記憶體陣列16。電壓升壓器14將所欲列 壓電壓位準抬升到超過記憶格18之最小規劃門檻電壓的電 電厂在圖1所描繪的實施例中，電壓升壓器14將所欲列的 ^值準抬升到比vD〇高出p_通道電晶體門檻電壓位準 tp(見圖 2B)。 列之電壓升壓器14使用延遲電路33延遲記憶體陣列16所欲 入電壓的上升。緩衝器電路耗合到延遲電路挪清除進 旦;^開延遲電路33的信號。離開延遲電路33的信號，一 經、Γ〜牙過緩衝器電路即用來對電容器38充電。電容器38 列3?5，碼器40耦合到記憶體陣列16之要被讀取的所欲 括升電，器38用來儲存將記憶體陣列16所欲列的電壓位準 較件i取大抹除門框電壓之電壓所需的電荷。在本發明的 怜顺汽靶例中，電容器38被做成某種大小，俾使它能與記 ^陣列16中要被讀取之所欲列的線電容相比。 在圖1所描繪的實施例中，緩衝器電路使用兩個反向 鴨9 _ ^^^^^(€叫八4規格（210><297公^7"^--- ---------參—— (請先聞讀背面之注意事項再本頁) 、1Τ 麵濟部中夬檩準局員工消費合作、社印製 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（8) 器34與36。第一反向器34的輸入耦合到!>]^〇8電晶體開關 24，它的輸出耦合到延遲電路33。第一反向器34用來清除 進入延遲電路33的信號。第二反向器36的輸入耦合到延遲 電路33的輸出，它的輸出耦合到電容器38。第二反向器緩 衝離開延遲電路33的信號，並將此信號送到電容器38對其 充電，並將記憶體陣列16之所欲列的電壓抬升到記憶格18 之最大抹除門檻電壓以上的位準。 操作 系統10將以以下兩種模式之一操作：低電壓模式，其 以及高電壓模式，其Vref<VDD。在Vref=VDD的 低電壓模式中，當時計信號為low時，PMOS電晶體開關24 被活化。記憶體陣列16的列電壓vr(>w將被充電到供應電壓 vdd。電容器38的另一側保持在0伏。當時計信號變換到high 狀態，PMOS電晶體開關24被去活化且NMOS電晶體30被 活化。由於PMOS電晶體28關閉，只要VDD等於或低於\ef， 此將留下列電壓Vr()w漂浮。經過一段由延遲電路33及反向 器34與36決定的延遲後〃，電容器電壓將從〇搖擺到Vdd伏。 此將嘗試將額外的VDD伏加到列電壓Vr()vv。不過，由於鉗 限電路22在開啟狀態，列電壓（Vr()w)可以上升到PMOS電 晶體28被活化（即打開）。此為高於VDD—個Vtp。因此，列 電壓Vnm等於VDD+Vip，藉以允許在非常低的操作電壓讀 取記憶格18(圖2B)。 4 在▽以<乂1)1)的高電壓模式中，當時計信號為low時， -10- 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇Χ 297公釐） ----------f! (請先閱讀背面之注意事項再本頁) 訂 499635 A7 ——___— _B7___ 五、發明説明（9 ) PMOS電晶體開關24再度被活化。記憶體陣列16的列電壓 Vr〇w將被充電到供應電壓VDD。電容器38的另一側保持在〇 伏。當時計信號變換到high狀態，PMOS電晶體開關24被 去活化且NMOS電晶體30被活化。不過，由於Vref小於供 應電壓VDD，因此PM0S電晶體28現在是被活化。因此， 列電壓Vrcw被鉗限在標準值¥^+\。當嘗試電壓升壓，能 量被直接丟進鉗限電路22並從接地消散。因此，電壓升壓 不會影響正常的讀取作業。 本發明獨有的特徵是不需要增加電路即可決定是在低 電壓权式還是高電壓模式中操作。在低電壓時，電壓升壓 將自動工作，在高電壓時也自動分路到接地。 雖然本發明是參考較佳實施例解释與說明，但熟朵此 方面技術的人士都瞭解，其結構與細節可做前述及其;^變 化’都不會偏離本發明的精神與範圍。 (請先閲讀背面之注意事項再本頁)

、1T 經濟部中央標準局員工消費合作社印製 適I j -尺 一張 _紙 本 一釐 公 7 9 2 0 n nn 499635 經濟部中央標準局員工消費合作社印製 第88101257請案 中文說明書條正頁(90年4月） 五、發明説明（8a) 圖式元件符號說明 10 記憶體陣列 12 電壓調整器 14 電壓升壓器 16 記憶體陣列 18 記憶體陣列 20 調整電路 22 鉗限電路 24 PMOS電晶體開關 26 時計信號 28 PMOS電晶體 30 NMOS電晶體 32 參考電壓源 33 延遲電路 34、36 反相器 38 電容器 40 X解碼器 一 11a - (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）

Claims (1)

1. 499635 A8 第88101257請案 群 中文申請專利範園條正本(90年4月) D8 ·Ίν X: 經濟部中央標準局員工消費合作社印製 六、申請專利範圍 (請先閱讀背面之注意事項再填寫本頁) 1 . 一種在低於記憶體陣列之門檻電壓的電壓下讀取記憶體 陣列之記憶格的系統，包括以下的組合： 一電壓調整器，耦合到該記憶體陣列，供將該記憶體陣 列之所欲列充電到供應電壓，以及將該所欲列的電壓 鉗限在不高於該記憶格的最大規劃門檻電壓，同時不 消耗DC電流；以及 一電壓升壓器，耗合到該電壓調整器與該記憶體陣列， 供將該所欲列的該電壓抬升到該記憶格之最大抹除門 檻電壓以上的電壓。 2. 如申請專利範圍第1項之在低於記憶體陣列之門檻電壓的 電壓下讀取記憶體陣列之記憶格的系統，其中的該電壓 升壓器包括： 一延遲電路，供延遲該所欲列之該電壓的上升； 缓衝器裝置，耦合到該延遲電路供清除進入與離開該 延遲電路的信號；以及 一電容器，耦合到該記憶體陣列的該所欲列，供儲存將、 該所欲列之該電壓抬升至該最大抹除門檻電壓以上之 該電壓所需的電荷。 3. 如申請專利範圍第2項之在低於記憶體陣列之門檻電壓的 電壓下讀取記憶體陣列之記憶格的系統，其中的該缓衝 器裝置包括：. 一第一反向器，其輸入耦合到該電壓調整器，其輸出耦 合到該延遲電路，供清除進入該延遲電路的該信號； 以及 本紙張尺度適用中國國家揉準（CNS ) Α4現格（210Χ297公嫠） 499635 A8 B8 C8 D8 ____ 六、申請專利範圍 一第二反向器，其輸入耦合到該延遲電路，其輸出耦合 到該電容器，供送出信號對該電容器充電’以抬升該 所欲列的該電壓。 4·如申請專利範圍第2項之在低於記憶體陣列之門襤電壓的 電壓下讀取記憶體陣列之記憶格的系統，其中的該電容 器被做成某種大小，可與該記憶體陣列之該所欲列的線 電容相比。 5·如申請專利範圍第i項之在低於記憶體陣列之門檻電壓的 電壓下讀取記憶體陣列之記憶格的系統，其中的該電壓 調整器包括： 一調整電路，供將該記憶體陣列的該所欲列充電到該供 應電壓；以及 一钳限電路，摘合到該調整電路，供將該所欲列所在的 該電壓鉗限在不高於該記憶格之該最大規劃門檻電 壓。 6·如申請專利範圍第5項之在低於記憶體陣列之門檻電壓的 電壓下讀取記憶體陣列之記憶格的系統，其中該調整電 路包括： 經濟部中央榡準局員工消費合作社印製 一電壓供應器，產生該供應電壓； 一開關，耦合到該電壓供應器及該記憶體陣列，供將該 電壓供應器耦合到該記憶體陣列的該所欲列；以及 一信號源，耦合到該開關供活化與去活化該開關。 7 ·如申請專利範圍第6項之在低於記憶體陣列之門檻電壓的 電壓下讀取記億體陣列之記憶格的系統，其中該開關是 -2- 本紙張尺度適用中國國家標準（CNS ) A4現格（210X：297公釐） 499635 ABCD 六、申請專利範圍 電晶體，具有汲極、閘極與源極，其中該汲極耦合到該 記憶體陣列的該所欲列，該閘極耦合到該信號源，以及 該源極耦合到該電源。 8·如申請專利範圍第7項之在低於記憶體陣列之門樵電壓的 電壓下讀取記憶體陣列之記憶格的系統，其中該電晶體 是PMOS電晶體。 9. 如申請專利範圍第5項之在低於記憶體陣列之門檻電壓的 電壓下讀取記憶體陣列之記憶格的系統，其中該鉗限電 路包括： 一第一電晶體，具有汲極、閘極與源極，其中該源極耦 合到該所欲列； 一參考電壓源，耦合到該第一電晶體的該閘極，供將該 所欲列的該電壓限制在不高於該記憶格之最大規劃門 檻電壓的電壓；以及 一第二電晶體，具有汲極、閘極與源極，其中該汲極耦 合到該第一電晶體的汲極，該閘極耦合到該調整電、 路，以及該源極耦合接地。 經濟部中央標準局員工消費合作社印製 (請先閎讀背面之注意事項再填寫本頁) 10. 如申請專利範圍第9項之在低於記憶體陣列之門檻電壓的 電壓下讀取記憶體陣列之記憶格的系統，其中該第一電 晶體是PMOS電晶體。 11. 如申請專利範圍第9項之在低於記憶體陣列之門摇電壓的 電壓下讀取記憶體陣列之記憶格的系統，其中該第二電 晶體是NMOS電晶體。 12. 如申請專利範圍第1項之在低於記憶體陣列之門檻電壓的 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中央標準局員工消費合作社印製 499635 A8 B8 C8 D8 々、申請專利範圍 電壓下讀取記憶體陣列之記憶格的系統，其中該記憶體 陣列是可抹除可規劃的唯讀記憶體（EPROM)元件。 13. —種在低於記憶體陣列之門檻電壓的電壓下讀取記憶體 陣列之記憶格的系統，包括以下的組合： 一電壓調整器，耦合到該記憶體陣列，供將該記憶體陣 列之所欲列充電到供應電壓，以及將該所欲列的電壓 鉗限在不高於該記憶格的最大規劃門檻電壓，同時不 消耗DC電流，該電壓調整器包括： 一調整電路，供將該記憶體陣列的該所欲列充電到該供 應電壓；以及 一鉗限電路，耦合到該調整電路，供將該所欲列所在的 該電壓钳限在不高於該記憶格的該最大規劃門檻電壓； 以及 一電壓升壓器，耦合到該電壓調整器與該記憶體陣列， 供將該所欲列的該電壓抬升到該記憶格之最大抹除門 檻電壓以上的電壓，該電壓升壓器包括： 一延遲電路，供延遲該所欲列之該電壓:的上升； 一緩衝器裝置，耦合到該延遲電路供清除進入與離 開該延遲電路的信號；以及 一電容器，耦合到該記憶體陣列的該所欲列，供儲 存將該所欲列之該電壓抬升至該最大抹除門糕電壓以上 之該電壓所需的電荷。 14. 如申請專利範圍第1 3項之在低於記憶體陣列之門檻電壓 的電壓下讀取記憶體陣列之記憶格的系統，其中該緩衝 -4- 本紙張尺度適用中國國家揉準（CNS ) A4規格（210 X 297公釐） (請先聞讀背面之注意事項再填寫本頁) 499635 ABCD A、申請專利範圍 器裝置包括： 一第一反向器’其輸入耦合到訪電壓調整器，其輸出耦 合到該延遲電路，供清除進入該延遲電路的該信號； 以及 第二反向器，其輸入耦合到該延遲電路，其輸出耦合到 該電容器，供送出信號對該電容器充電，以抬升該所欲 列的該電壓。 15·如申請專利範園第丨3項之在低於記憶體陣列之門檻電壓 的電壓下讀取記憶體陣列之記憶格的系統，其中的該電 容器被做成某種大小，可與該記憶體陣列之該所欲列的 線電容相比。 16·如申請專利範·圍第13項之在低於記憶體陣列之門檻電壓 的電壓下讀取記憶體陣列之記憶格的系統，其中該調整 電路包括： 一電壓供應器，產生該供應電壓； 一開關，耦合到該電壓供應器及該記憶體陣列，供將該 電壓供應器耦合到該記憶體陣列的該所欲列；以及 一信號源，耦合到該開關供活化與去活化該開關。 17·如申請專利範圍第1 6項之在低於記憶體陣列之門檻電歷 的電壓下讀取記憶體陣列之記憶格的系統，其中該開關 是電晶體，具有汲極、閘極與源極，其中該沒極輕合到 該記憶體陣列的該所欲列，該閘極耦合到該信號源，以 及該源極耦合到該參考電壓產生器。 18·如申請專利範圍第1 7項之在低於記憶體陣列之門极電壓 本紙張尺度逋用中國國家揉準（CNS ) A4規格（210X297公釐） m li_— HI ml In 1^1 ml naf I m (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局員工消費合作社印製 499635 A8 B8 C8 D8 六、申請專利範圍 的電壓下讀取記憶體陣列之記憶格的系統，其中該電晶 體是PMOS電晶體。 19. 如申請專利範圍第1 3項之在低於記憶體陣列之門檻電壓 的電壓下讀取.記憶體陣列之記憶格的系統，其中該鉗限 電路包括： 一第一電晶體，具有汲極、閘極與源極，其中該源極耦 合到該所欲列； 一參考電壓源，耦合到該第一電晶體的該閘極，供將該 所欲列的該電壓限制在不高於該記憶格之最大規劃門 摇電愿的電壓；以及 一第二電晶體，具有汲極、閘極與源極，其中該汲極耦 合到該第一電晶體的汲極，該閘極耦合到該調整電 路，以及該源極耦合接地。 20. 如申請專利範圍第19項之在低於記憶體陣列之門檻電壓 的電壓下讀取記憶體陣列之記憶格的系統，其中該第一 電晶體是PMOS電晶體。 經濟部中央標準局員工消費合作社印製 (請先聞讀背面之注意事項再填寫本頁) 21. 如申請專利範圍第19項之在低於記憶體陣列之門檻電壓 的電壓下讀取記憶體陣列之記憶格的系統，其中.該第二 電晶體是NMOS電晶體。 22. 如申請專利範圍第1 3項之在低於記憶體陣列之門檻電壓 的電壓下讀取記憶體陣列之記憶格的系統，其中該記憶 體陣列是可抹除可規劃的唯讀記憶體（EPROM)元件。 23. —種在低於記憶體陣列之門檻電壓的電壓下讀取記憶體 陣列之記憶格的系統，包括以下的組合： -6- 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公嫠） 499635 ABCD 經濟部中央標準局員工消費合作社印製 六、申請專利範圍 一電壓調整器，耦合到該記憶體陣列，供將該記憶體陣 列之所欲列充電到供應電壓，以及將該所欲列的電壓 鉗限在不高於該記憶格的最大規劃門摇電壓，同時不 消耗DC電流，該電壓調整器包括： 一調整電路，供將該記憶體陣列的該所欲列充電到該供 應電壓；該調整電路包括： 一電壓供應器，產生該供應電壓； 一開關，耦合到該電壓供應器及該記憶體陣列，供將 該電壓供應器耦合到該記憶體陣列的該所欲列；以及 一信號源，耦合到該開關供活化與去活化該開關；以 及 一鉗限電路，耦合到該調整電路，供將該所欲列所在的 該電壓鉗限在不高於該記憶格的該最大規劃門樵電壓； 該甜限電路包括： 一 PMOS電晶體，具有汲極、閘極與源極，其中該源 極耦合到該所欲列； 一參考電壓源，耦合到該第一電晶體的該閘極，供 將該所欲列的該電壓限制在不高於該記憶格之最大規劃 門檻電壓的電壓；以及 一NMOS電晶體，具有汲極、閘極與源極，其中該 汲極耦合到該第一電晶體的汲極，該閘極耦合到該調整 電路，以及該源極耦合接地；以及 一電壓升壓器，耦合到該電壓調整器與該記憶體陣列， 供將該所欲列的該電壓抬升到訪記憶格之最大抹除門 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 499635 ABCD 經濟部中央標隼局員工消費合作社印製 六、申請專利範圍 檻電壓以上的電壓，該電壓升壓器包括： 一延遲電路，供延遲該所欲列之該電壓的上升； 一緩衝器裝置，耦合到該延遲電路供清除進入與離開該 延遲電路的信號；該缓衝器裝置包括： 一第一反向器，其輸入耦合到該電壓調整器，其輸 出耦合到該延遲電路，供清除進入該延遲電路的該信 號；以及 一第二反向器，其輸入耦合到該延遲電路，其輸出 耦合到該電容器，供送出信號對該電容器充電，以抬升 該所欲列的該電壓；以及 一電容器，耦合到該記憶體陣列的該所欲列，供儲存將 該所欲列之該電壓抬升至'該最大抹除門檻電壓以上之該 電壓所需的電荷，該電容器被做成某種大小，可與該記 憶體陣列之該所欲列的線電容相比。 24. 如申請專利範圍第23項之在低於記憶體陣列之門檻電壓 的電壓下讀取記憶體陣列之記憶格的系統，其中該開關、 是PMOS電晶體，具有汲極、閘極與源極，其中該汲極耦 合到該記憶體陣列的該所欲列，該閘極耦合到該信號 源，以及該源極耦合到該參考電壓產生器。 25. 如申請專利範圍第23項之在低於記憶體陣列之門檻電壓 的電壓下讀取記憶體陣列之記憶格的系統，其中該記憶 體陣列是可抹除可規劃的唯讀記憶體（EPROM)元件。 本紙張尺度逋用中國國家標準（CNS ) A4規格（210 X 297公釐） \ (請先閲讀背面之注意事項再填寫本頁)