TW499605B - Manufacture method of thin film transistor flat panel display - Google Patents
Manufacture method of thin film transistor flat panel display Download PDFInfo
- Publication number
- TW499605B TW499605B TW089122668A TW89122668A TW499605B TW 499605 B TW499605 B TW 499605B TW 089122668 A TW089122668 A TW 089122668A TW 89122668 A TW89122668 A TW 89122668A TW 499605 B TW499605 B TW 499605B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- region
- metal layer
- connection pad
- transistor
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 58
- 239000010409 thin film Substances 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 51
- 239000002184 metal Substances 0.000 claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 44
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 20
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 20
- 239000010703 silicon Substances 0.000 claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 19
- 239000011521 glass Substances 0.000 claims abstract description 10
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 6
- 238000009413 insulation Methods 0.000 claims abstract description 5
- 239000011368 organic material Substances 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 124
- 238000005530 etching Methods 0.000 claims description 24
- 239000011241 protective layer Substances 0.000 claims description 17
- 239000003990 capacitor Substances 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims 1
- 229910010272 inorganic material Inorganic materials 0.000 claims 1
- 239000011147 inorganic material Substances 0.000 claims 1
- 229910052702 rhenium Inorganic materials 0.000 claims 1
- WUAPFZMCVAUBPE-UHFFFAOYSA-N rhenium atom Chemical compound [Re] WUAPFZMCVAUBPE-UHFFFAOYSA-N 0.000 claims 1
- 238000002161 passivation Methods 0.000 abstract description 7
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000007669 thermal treatment Methods 0.000 abstract 1
- 239000004973 liquid crystal related substance Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000003384 imaging method Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical group [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 210000000056 organ Anatomy 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052701 rubidium Inorganic materials 0.000 description 1
- IGLNJRXAVVLDKE-UHFFFAOYSA-N rubidium atom Chemical compound [Rb] IGLNJRXAVVLDKE-UHFFFAOYSA-N 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
499605 五、發明說明（1) 發明之領域 本發明係提供一種薄膜電晶體平面顯示器的製作方 法，尤指一種使用四次黃光暨餘刻製程 (?1101：0-61：〇1111^-？1'00688，？£?)的薄膜電晶體液晶顯示器 的製作方法。 背景說明 薄膜電晶體液晶顯示器（（Thin Film Transistor
Liquid Crystal Display,以下簡稱TFT-LCD)主要是利用 成矩陣狀排列的薄膜電晶體，配合適當的電容、連接墊等 電子元件來驅動液晶像素，以產生豐富亮麗的圖形。 TFT-LCD之電子元件基本上包含有一透明基板 (transparent substrate)，其上具有一陣列式排列的薄 膜電晶體、像素電極（pixel electrode)、互相垂直交錯 (orthogonal)的掃瞄線（scan iine)以及訊號線（signai line)、一濾光片（c〇ior filter)以及介於透明基板以及 濾光片之間的液晶材料。 請參考圖一至圖五，圖一至圖五為習知製作一 TFT-LCD電子元件的方法示意圖。如圖一所示，習知之 TFT-LCD^係製作於一透明基板1〇上，透明基板1〇為一由高 純化二氧化矽（high-purified Si 〇2)所構成的透明玻璃基
499605 五、發明說明（2) 板，其表面上至少設有一電晶體（transistor)區A以及_ 連接墊（pad)區B，以分別用來形成電晶體20以及連接塾 30 〇 習知方法係先於透明基板10表面形成一第^一金屬層 1 1 ，並進行一第一黃光暨餘刻製程（p E P )，以分別於電晶 體區A之透明基板10表面形成一閘極電極12，並在連接塾 區B之透明基板10表面形成一墊電極14。
如圖二所示，接著進行一化學氣相沉積製程 (chemical vapor deposition process， CVD)，於透明基 板10表面均勻沉積一由氮化石夕（silicon nitride)形成之 絕緣層（isolation layer)16，厚度約為4000埃 (angstrom)，並在絕緣層1 6表面依序形成一由非晶矽 (amorphous silicon，a-S i )構成之半導體層1 8以及摻雜 矽（doped silicon)導電層22 。
如圖三所示，進行一第二黃光暨蝕刻製程，於電晶體 區A内形成摻雜矽導電層22與半導體層18的圖案，以定義 一主動區域23。然後於連接墊區B内進行一第三黃光暨蝕 刻製程，去除墊電極14上方之摻雜矽導電層22、半導體層 1 8、與絕緣層1 6，以形成連接墊區B之開口 2 4，使墊電極 14暴露在開口 24中。
第6頁 五、發明說明d 表面示，進行另一CVD製程以依序於透明基板10 導電芦透明導電層25以及一第二金屬層26。透明 作為i幸雷广化銦錫（indium tin oxide， IT〇)組成， 一第四二ί f(P1Xel eleCtr〇de)。接著於電晶體區Α進行 之本1g t旦蝕刻製程，以形成一通達至閘極電極1 2上方 脱體層8表面的通道27。通道2 7將第二金屬層26、透 月導電層25與摻雜矽導電層22分隔成兩區，以分別形成〆 源極2 6 a以及一汲極2 6 b。 乂 如圖五所示，最後於電晶體2〇與連接墊3〇表面均勻沉 積一保護層（passivation layer)28，保護層28會填入通 道27中。接著，進行一第五黃光暨蝕刻製程，去除基板jo 上部分保護層2 8以及第二金屬層2 6，使電晶體區a以外之 透明導電層2 5暴露出來，且完成薄膜電晶體液晶顯示器内 電子元件的製作。 ° 閘及程理 義以過分 定極作十 序汲製不 依與的也 來極器質 程源示品 製、顯像 刻口晶成 蝕開液之 暨區體器 光墊晶示 黃接電顯 道連膜且 五、薄而。 用域個，善 使區整雜改 別動，複之 分主案與步 法、圖長一 方極的冗進 知電極當待 習塾電相有 與素然， 極像仍想
第7頁 499605 五、發明說明（4) 因此，本發明之目的即在提供一種可簡化薄膜電晶體 液晶顯示器製程，並且可改善顯示器成像品質的製作方 法。
本發明係提供一種薄膜電晶體液晶顯示器的製作方 法，該顯示器係製作於一基板上，基板包含有至少一電晶 體區以及至少一連接墊區，分別用來形成一電晶體以及一 連接塾。本發明首先於基板表面上形成一第一金屬層，接 著進行一第一黃光暨蝕刻製程來定義第一金屬層之圖案， 以於電晶體區與連接墊區内分別形成一閘極電極與一墊電 極。之後，於基板上依序形成一絕緣層、一半導體層以及 一摻雜矽導電層，並進行一第二黃光暨蝕刻製程，先於連 接塾區上定義一開口區域，同時去除（a)電晶體區之外以 及（b)連接墊區外與開口區域内之絕緣層、半導體層、與 摻雜矽導電層，如此使電晶體區以外與連接墊區以外的基 板暴露出來，並於連接墊區形成一開口，使得墊電極暴露 於開口中。
接著，於基板上依序形成一透明導電層以及一第二金 屬層，並使透明導電層以及第二金屬層填入開口内。之 後，進行一第三黃光暨蝕刻製程來定義第二金屬層之圖 案，先於該電晶體區内定義一通道區，去除通道區内的第 二金屬層。之後，以第二金屬層為遮罩，去除通道區之透 明導電層與摻雜矽導電層，使半導體層暴露於通道中。接
第8頁 499605 五、發明說明（5) 著，於基板上形成一保護層，並使其完全覆蓋電晶體區之 通道。然後進行一第四黃光暨蝕刻製程，定義保護層與第 二金屬層之圖案，去除（a)電晶體區外與（b)連接墊區外及 開口内之保護層與第二金屬層，如此使透明導電層暴露於 連接墊區之開口内、電晶體區外、與連接墊區外的區域。 最後進行一熱處理（thermal process)步驟，使保護層軟 熔並覆蓋住電晶體區與連接墊區中之第二金屬層的侧壁。 最後利用一熱處理保護第二金屬層，使其不致於污染液 晶，因此可達到減少製程步驟次數與改善成像品質的目 的0 發明之詳細說明
請參考圖六至圖十二，圖六至圖十二為本發明 晶體平面顯示器的製作方法示意圖。如圖六所示，薄膜 晶體=面顯示器係製作於一透明基板4〇上，透明基板W 一 ^咼純化二氧化矽所構成的透明玻璃基板，其表面至& 設有一電晶體區C以及一連接墊區D，以 體50以及連接墊6〇。 』巾木办成電曰曰 通常透金屬層41，
Lot面：Ϊ 5 一蝕刻製程，分別於電晶體區C之透明基 板表形成一閘極電極42，以及在連接墊區!）之透明基
第9頁 499605 五、發明說明（6) 板40表面形成一墊電極44。 如圖七所示，接著進行一成膜製程，例如是化學氣相 沉積（CVD)製程，於整個透明基板40表面均勻沉積一絕緣 層46，厚度約為4000埃，並在絕緣層46表面依序形成一半 導體層48以及摻雜矽導電層52。半導體層48可以由非晶矽 (a-Si )或多晶矽組成。
如圖八所示，進行一光阻定義與一蝕刻製程組合之第 二黃光暨蝕刻製程，形成摻雜矽導電層52、半導體層48以 及絕緣層4 6的圖案，以同時於電晶體區C形成一主動區域 53以及於連接墊區D内形成一開口 54。於此步驟中，先在 連接墊區D上定義一開口區域，同時去除（a)電晶體區C之 外以及（b )連接墊區D外與開口區域内之絕緣層4 6、半導體 層4 8、與摻雜矽導電層5 2，如此使電晶體區C以外與該連 接墊區D以外的基板暴露出來，並於連接墊區D形成開口 5 4，使得塾電極4 4暴露於開口 5 4中。
如圖九所示，進行一成膜製程於透明基板40表面依序 沉積一透明導電層56及一第二金屬層58。透明導電層56通 常由氧化銦錫（I TO )組成，作為像素電極。接著於電晶體 區C進行一第三黃光暨蝕刻製程，利用一光阻定義與一蝕 刻製程，先於電晶體區C内定義一通道區，去除通道區内 的第二金屬層58。之後，再以第二金屬層58為遮罩，去除
第10頁 499605
通道區之透明導電層56與摻雜矽導電層52，使半導體芦 暴露於通道62中。通道62將金屬層58、透明導電層56二48 摻雜石夕導電層52分隔成兩區，以分別形成一源極58 a 一汲極58b。 久 如圖十所示，於電晶體5〇與連接墊6〇表面均勻沉積一 保護層6 4 ’並進行一第四黃光暨蝕刻製程，利用一光阻定 義與一餘刻製程來定義保護層64與第二金屬層58之圖案。 在此步驟中’去除（a )電晶體區C外（b )與連接墊區d外與開 口54内之保護層64與第二金屬層58，如此使透明導電層56 暴露於開口 54内，且電晶體區c外與連接墊區D外的透明導 電層56也暴露出來，開口54兩側之保護層64與金屬層58相 隔一寬度約為35mm。 通常，保護層6 4由矽化物構成，可以是氮化矽或氧化 石夕。此時，在第四黃光暨蝕刻製程之後可進行一高溫氧化 製程（thermal oxidation process)。如圖 Η--所示，在 第二金屬層58之表面進行一氧化反應，使第二金屬層58側 壁表面形成一氧化層65，用來保護第二金屬層58，使金屬 表面不致與液晶接觸而影響其電性表現。
499605 五、發明說明（8) 蓋住第二金屬層5 8側壁，因此亦可避免後續填充於透明基 板40之上的液晶與第二金屬層58接觸。使用有機材料為保 護層另一好處在於，該有機材料是以旋塗（spin-coat)的 方式形成在玻璃基板上，所以該有機保護層的表面會比非 有機保護層更平坦。 由於保護層64的沉積厚度僅約為2mm，而開口54的寬 度達3 5 m m，即使將保護層6 4加熱融化，也不致於將開口 5 4 填滿，因此不會有增加墊電極4 4電阻值的問題產生。
相較於習知薄膜電晶體液晶顯示器的製作方法，本發 明方法可提供一簡化製程，將黃光暨蝕刻製程的使用次數 由五次減少為四次，以降低生產成本。同時，本發明利用 一熱處理或一氧化反應保護住金屬層，避免其污染液晶， 因此可以增進顯示器的映像品質，對提昇產品之競爭力有 很大的幫助。 以上所述僅為本發明之較佳實施例，凡依本發明申請 專利範圍所做之均等變化與修飾，皆應屬本發明專利之涵 蓋範圍。
第12頁 499605 圖式簡單說明 圖示之簡單說明 圖一至圖五為習知薄膜電晶體平面顯示器之電子元件 的製作方法示意圖。 圖六至圖十二為本發明薄膜電晶體平面顯示器之電子 元件的製作方法示意圖。
圖示之符號說明 A 、C 電 晶 體 區 Β 、D 連 接 墊 區 10 、40 透 明 基 板 11 、41 第 一 金 屬 層 12 、42 閘 極 電 極 14 ^ 44 墊 電 極 16 、46 絕 緣 層 18 ^ 48 半 導 體 層 20 〜50 電 晶 體 22 '52 摻 雜 矽 導 電層 23 ^ 53 主 動 域 24 、54 開 π 25 '56 透 明 導 電層 26 '58 第 二 金 屬 層 26a、 5 8a 源 極 26b、 58b 汲 極 27 ^ 62 通 道 28 、64 保 護 層 30 ^ 60 連 接 墊 65 氧 化 層
第13頁
Claims (1)
- 49960^ ά χγ 参六、申請專利範圍 1 · 一種薄膜電晶體平面顯示器的製作方法，該顯示器係 製作於一基板（substrate)上，該基板包含有至少_番曰' 电曰曰 體（transistor)區以及至少一連接墊（pad)區，分別用來 形成一電晶體以及一連接墊，該製作方法包含有下列步 驟： / (1) 於該基板表面上形成一第一金屬層； (2) 進行一第一黃光暨餘刻製程 (photo-etching-process， PEP)來定義該第一金屬層之日 案（pattern)，以於該電晶體區與該連接墊區内分別形成^ 一閘極電極與一墊電極； (3) 於該基板上依序形成一絕緣層、一半導體層以及 一摻雜石夕（doped silicon)導電層； (4) 進行一第二黃光暨蝕刻製程來定義該摻雜矽導電 層、該半導體層以及該絕緣層之圖案，於該連接墊區上定 義一開口區域，同時去除（a)該電晶體區之外以及（b)該連 接墊區外與該開口區域内之該絕緣層、該半導體層、與該 摻雜矽導電層，如此使該電晶體區以外與該連接墊區以外 的基板暴露出來，並於該連接墊區形成一開口’使得該塾 電極暴露於該開口中； (5) 於該基板上依序形成一透明導電層以及一第二金 屬層，並使該透明導電層以及該第二金屬層填入該開口 内； (6) 進行一第三黃光暨餘刻製程來定義該第二金屬層 之圖案，先於該電晶體區内定義一通道區，去除該通道區第14頁 499605 六、申請專利範圍 内的該第二金屬層，之後以該第二金屬層為遮罩，去除該 通道區之該透明導電層與該摻雜矽導電層，使該半導體層 暴露於該通道中； (7) 於該基板上形成一保護層（passivation layer)，並使其完全覆蓋該通道；以及 (8) 進行一第四黃光暨蝕刻製程，定義該保護層與該 第二金屬層之圖案，去除（a) 該電晶體區外與（b)該連接 墊區外及該開口内之該保護層與該第二金屬層，如此使該 透明導電層暴露於該開口内、該電晶體區外、與該連接墊 區外的區域。2. 如申請專利範圍第1項之方法，其中該步驟（8 )中已使 該第二金屬層的側壁暴露在該電晶體區以及該連接墊區 中，且該方法在該步驟（8 )之後更包含一熱處理步驟，使 該保護層軟熔（ref low)並完全覆蓋住該電晶體區與該連接 墊區中之該第二金屬層的側壁。 3. 如申請專利範圍第2項之方法，其中該保護層係由一 有機材料所形成。4. 如申請專利範圍第1項之方法，其中在完成該第四黃 光暨蝕刻製程之後，該方法亦包含一氧化反應，以使該第 二金屬層側壁形成一氧化層，用來保護該第二金屬層。第15頁 499605 六、申請專利範圍 5. 如申請專利範圍第4項之方法，其中該保護層係由一 無機材料所形成。 6. 如申請專利範圍第1項之方法，其中該第二黃光暨蝕 刻製程係將該摻雜矽導電層、該半導體層以及該絕緣層之 邊緣約略地切齊，以使後續沉積之該透明導電層有一部分 能直接沉積於該玻璃基板上。 7. 如申請專利範圍第1項之方法，其中該步驟（6 )定義該 透明導電層與該摻雜矽導電層之圖案時，在該電晶體區内 形成一源極電極與一没極電極，且該源極電極與該沒極電 極被該通道區所間隔。 8. 如申請專利範圍第1項之方法，其中該基板更包含一 電容區，以用於形成一電容。 9. 如申請專利範圍第1項之方法，其中該半導體層係為 一非晶石夕層或多晶石夕層。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW089122668A TW499605B (en) | 2000-10-27 | 2000-10-27 | Manufacture method of thin film transistor flat panel display |
| US09/682,552 US20020052057A1 (en) | 2000-10-27 | 2001-09-19 | Method of fabricating thin film transistor liquid crystal display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW089122668A TW499605B (en) | 2000-10-27 | 2000-10-27 | Manufacture method of thin film transistor flat panel display |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW499605B true TW499605B (en) | 2002-08-21 |
Family
ID=21661710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW089122668A TW499605B (en) | 2000-10-27 | 2000-10-27 | Manufacture method of thin film transistor flat panel display |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20020052057A1 (zh) |
| TW (1) | TW499605B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7192812B2 (en) | 2002-12-20 | 2007-03-20 | Seiko Epson Corporation | Method for manufacturing electro-optical substrate |
| TWI562348B (en) * | 2010-12-08 | 2016-12-11 | Samsung Display Co Ltd | Organic light emitting display device and manufacturing method for the same |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050132087A1 (en) * | 2003-12-12 | 2005-06-16 | Lech Glinski | Method and apparatus for video signal skew compensation |
| KR101126396B1 (ko) * | 2004-06-25 | 2012-03-28 | 엘지디스플레이 주식회사 | 박막트랜지스터 어레이 기판 및 그 제조방법 |
| KR101226444B1 (ko) | 2005-12-21 | 2013-01-28 | 삼성디스플레이 주식회사 | 표시 기판의 제조 방법 및 표시 기판 |
| US7952099B2 (en) * | 2006-04-21 | 2011-05-31 | Beijing Boe Optoelectronics Technology Co., Ltd. | Thin film transistor liquid crystal display array substrate |
| JP5357493B2 (ja) * | 2007-10-23 | 2013-12-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TWI444874B (zh) * | 2011-08-17 | 2014-07-11 | Innolux Corp | 觸控面板與其製法 |
| CN104617040A (zh) | 2015-02-05 | 2015-05-13 | 京东方科技集团股份有限公司 | 一种阵列基板的制作方法、显示基板及显示装置 |
| KR102487611B1 (ko) | 2017-10-27 | 2023-01-11 | 코닝 인코포레이티드 | 보호 물질을 사용한 관통 유리 비아 제조방법 |
-
2000
- 2000-10-27 TW TW089122668A patent/TW499605B/zh not_active IP Right Cessation
-
2001
- 2001-09-19 US US09/682,552 patent/US20020052057A1/en not_active Abandoned
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7192812B2 (en) | 2002-12-20 | 2007-03-20 | Seiko Epson Corporation | Method for manufacturing electro-optical substrate |
| TWI562348B (en) * | 2010-12-08 | 2016-12-11 | Samsung Display Co Ltd | Organic light emitting display device and manufacturing method for the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020052057A1 (en) | 2002-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6395586B1 (en) | Method for fabricating high aperture ratio TFT's and devices formed | |
| WO2013155840A1 (zh) | 阵列基板及其制造方法和显示装置 | |
| US20070252151A1 (en) | Polysilicon thin film transistor device and method of fabricating the same | |
| TWI352249B (en) | Liquid crystal display device and manufacturing me | |
| TWI297548B (en) | Pixel structure for flat panel display and method for fabricating the same | |
| JPH1041519A (ja) | 液晶表示装置の製造方法及びその製造方法による液晶表示装置 | |
| KR0141774B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JP2002055362A (ja) | 液晶表示装置用薄膜トランジスタ基板の製造方法 | |
| JP2019537282A (ja) | アレイ基板とその製造方法及び表示装置 | |
| TW200837962A (en) | Thin film transistor, display device using thereof and method of manufacturing the thin film transistor and the display device | |
| JP2003241687A (ja) | 薄膜トランジスタ装置及びその製造方法 | |
| TW200819888A (en) | TFT substrate and manufacturing method, and display device with the same | |
| WO2014190669A1 (zh) | 一种阵列基板、制备方法以及显示装置 | |
| JP2008145578A (ja) | 表示装置及びその製造方法 | |
| TW499605B (en) | Manufacture method of thin film transistor flat panel display | |
| US20070218576A1 (en) | Method for fabricating polysilicon liquid crystal display device | |
| WO2017028493A1 (zh) | 薄膜晶体管及其制作方法、显示器件 | |
| TWI332707B (en) | Array substrate of a liquid crystal display and method of fabricating the same | |
| JPH1195256A (ja) | アクティブマトリクス基板 | |
| WO2017076274A1 (zh) | 低温多晶硅薄膜晶体管及制作方法、阵列基板、显示面板和显示装置 | |
| TWI300508B (en) | Liquid crystal display | |
| JPH09293876A (ja) | 半導体素子基板およびその製造法、該基板を用いた半導体装置 | |
| WO2014117444A1 (zh) | 阵列基板及其制作方法、显示装置 | |
| US6713328B2 (en) | Manufacturing method of thin film transistor panel | |
| JP3749328B2 (ja) | 薄膜トランジスタの製造方法及び液晶ディスプレイの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |