TW495963B - Controllable conducting device and memory device - Google Patents

Controllable conducting device and memory device Download PDF

Info

Publication number
TW495963B
TW495963B TW087102613A TW87102613A TW495963B TW 495963 B TW495963 B TW 495963B TW 087102613 A TW087102613 A TW 087102613A TW 87102613 A TW87102613 A TW 87102613A TW 495963 B TW495963 B TW 495963B
Authority
TW
Taiwan
Prior art keywords
aforementioned
patent application
scope
layer
item
Prior art date
Application number
TW087102613A
Other languages
English (en)
Inventor
Kazuo Nakazato
Hiroshi Mizuta
Juichi Shimada
Hideo Sunami
Kiyoo Ito
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Application granted granted Critical
Publication of TW495963B publication Critical patent/TW495963B/zh

Links

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Dram (AREA)

Description

495963 A7 B7 經濟部中央標準局員工消費合作社印製
五、發明説明(1 ) 〔發明所屬之技術領域〕 本發明係使用於記憶器或電晶體構造之可控制傳導裝 置,尤其被改良之具有減低電流特性之可控制之傳導裝置 有關。 〔習知技術〕 積體電路係自從1 9 5 9年被發明之後,逐一地更被 小型化。起初,該性能係以縮小使用於電路之電晶體之尺 寸而加以改良。該改良乃由於縮小尺寸可減低電路之寄生 電容之同時,可減低電力消耗之緣故。該小型化係以縮小 使用於製程之石印(平版印刷)掩蔽之尺寸,以達成可形 成直線性地來縮小積體電路之各部分之尺寸。 然而,當裝置(或元件)之規模更予以縮小時,所完 成之電路的電特性並不成爲直線性地縮小,其結果,爲使 性能能成爲最適宜,察明了有需要予以變更電路內之個個 電晶體之結構。 例如,當裝置更被小型化之時,來自電路內之個個電 晶體之漏電流,將成爲降低裝置之性能之顯著主要原因, 爲此,在高容量之動態隨機存取記憶器(以下稱D R A Μ ),爲了補償漏電流而提案了複雜的三維電容器。然而, 要製造如此之電容器,極爲困難。 近年來,有論證可適用於積體電路之代替方法。其爲 要控制子之個個群(理論上爲單一電子之移動者。 請參照”Single-electron memory”,K. Nakazato, R. J. B (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 495963 B7 五、發明説明(2 ) laikie及 H. Ahmed,J. Appl. Phys. 7 5,5 1 2 3 ( 1 9 9 4 )。單一電子記憶器係揭示於我們的國際發明專 利案W 〇 9 4 / 1 5 3 4 0。在該裝置時,將會使小群 電子(例如少於1 0個電子)被儲存於節點(結點)。該 節點乃由以電子束之石印術且以塵(毫微)米(nanometer) 尺 寸所構成之島所形成 。而所能存在 於節點 之電荷 乃由所謂庫侖阻斷作用(效應)(Coulomb blocade effect )所限制。一旦,由小群之電子被充電時,就由該電荷能 而使其他電子無法進入於該島。爲了要論證庫侖阻斷效應 ,有必要使島之電荷能超過熱能,以令熱電子不會壓倒( swamp)島上之電荷。爲此,有必要實施如下之情事。亦即 ,爲了減低熱能,將予以冷卻裝置直至液體氮之溫度,或 裝置要在室溫來動作之時,就有必要令島之尺寸成爲1至 2 n m (麈米)之狀態。惟該狀況,以現今之電子束石印 術言並不可能達成。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 電荷係由多重隧道接合(接面)(multiple tunneljunction)而形成進入於島或從島出來。而揭示於前 述之W 0 9 4/1 5 3 4 0專利案之裝置,多重隧道接合 裝置乃具有能在島上使之形成複數之穩定之電子狀態(此 狀態可做爲記憶器來使用)的旁側控制閘極(side gate) 構造。 有關改良以使用每秒由數千個之電子所形成之習知電 流來動作之習知的電晶體特性者,已有先被提案。其爲將 多重隧道接合裝置使之與電晶體之閘極成爲有相關連,以 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)~" 495963 經濟部中央標準局員工消費合作社印製 A7 B7五、發明説明(3 ) 在形成斷路(〇F F )狀態時,多重隧道接合裝置會使漏 電流成爲最小化者。請參照我們向歐洲申請發明專利之 E P - A - 0 6 4 9 174。在該裝置,將以塵米尺 寸所形成之手指狀構造配設於閘極,而在電晶體之源極· 汲極路徑,可由電場效應而生成有一連串之隧道障壁。該 多重(多層)障壁,將會做爲多重(多層)隧道接合來作 用,其結果,在〇F F狀態下要通過裝置之電子移動,可 由庫侖阻斷(作用)而被限制,使之可顯著地減低從汲極 至源極之漏電流。惟要製造如此之裝置極爲困難。其原因 乃所要形成於閘極之手指狀構件,有必要以塵米尺寸來形 成,惟以現令之技術言,以能在室溫下可動作之極爲小之 塵米尺寸來形成如此之裝置,並不容易形成。 本發明係擬提供一種替代該方式之方法者。 又在我們向歐洲申請發明專利之E P 9 6 3 0 8 2 8 3 . 9,予以揭示有具備記憶節點之記憶 裝置,該記憶節點乃成爲可從控制電極藉隧道障壁組態來 寫入電荷者。而所儲存之電荷會賦與源極·汲極路徑之傳 導度產生影響,並以監控該路徑之傳導度來讀出資料(數 據)。電荷障壁結構(組態)乃具有多重隧道障壁,而該 多重隧道障壁可由5 nm厚之多晶矽和2 nm厚之氮化矽 交替所形成之層所構成。該交替之層係被形成於矽之多晶 (體)層上。多晶(體)層之一部分,將做爲記憶節點來 產生作用。做爲其他之障壁結構,揭示有具備被分散於絕 緣矩陣內之可做爲記憶節點來產生功能之導電性的塵米尺 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)_ 6 · (請先閱讀背面之注意事項再填寫本頁) 495963 A7 B7 五、發明説明(4 ) 寸之傳導島者。而電荷障壁結果’由於所使用於障壁構內 之不同材料領域之結果’將形成障壁結構之寬方向呈現較 低且廣闊之障壁’及分散在該上面之較狹窄且高之障壁。 該隧道障壁結構之優異點’係不會惡化記憶器之讀寫時間 之下,可減低來自記憶節點之漏流。又記載有不同型式之 記憶(器)裝置(元件)’其第1型式係響應於所施加於 控制電路之電壓,令來自控制電極之載流子(電荷載體) 可通過隧道障壁者。其第2型式之裝置係爲了控制從控制 極移送電荷至記憶(器)節點,而對於隧道障壁結構配設 有附加的閘極。 如記載於我們在1 9 9 7年7月1 8日所申請之歐洲 發明專利申請案EP 97305399·4中,電荷障 壁亦可利用於如電晶體之可控制之傳導裝置。亦即,以使 用隧道障壁結構來配設源極•汲極間之傳導路徑,則在接 通時,載流子會流通於源極•汲極間,惟在扳斷開關(成 斷路)時,該障壁結構就可阻止路徑內之電荷之漏流。因 此,可獲得大的〇N /〇F F電流比。 經濟部中央標準局員工消費合作社印掣 (請先閱讀背面之注意事項再填寫本頁) 我們在1 9 9 7年9月5日所提出申請之歐洲發明專 利申請案EP 97306916 · 4,記載有爲了使用 於電晶體或記憶之被改良之障壁構造。該障壁構造係由較 銪導電性材料和非導電性材料之領域所構成,而在第1狀 態,會產生載流子之流動於該構造內,且在第2狀態時, 該領域會形成可阻止該構造內之載流子流動之隧道障壁結 果。而輸出領域係接受沿著通過該構造之路徑所通過之載 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇X297公釐) 495963 A7 B7 五、發明説明(5 ) 流子,輸入領域則供應載流子至路徑,以令能通過該構造 來到輸出領域。非導電性材料之領域乃構成爲,個別成接 近於輸入領域及輸出領域之保護障壁成分(guard barrier components),及可生成具有主障壁成分之能帶輪廓(形狀 )於該等之保護障壁成分之間。將參照我們所申請專利之 EP 97306916 · 4之圖36,圖37來記載有 一例子。 〔發明擬解決之課題〕 本發明係有關對於上述之裝置加以實施獨特創新之改 良及變形者。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 將對於上述之我們向歐申請發明專利之E P 96308283 · 9號所記載之第2型式之記憶裝置加 以檢討時,其隧道障壁結構係由直立之柱及覆蓋該柱之做 爲控制電極所構成。而前述所追加之閘極,爲了寫入電荷 至記憶節點,主要藉柱構造從上部朝下方來施加電場。而 記載於上述EP 97305399 . 4號之電晶體之閘 極構造,係以同樣之方法,構成對於柱構造朝下方施加電 場之結構。依據該構造,將會施加高的電場於在爲記憶( 器)裝置之時,則在於閘極和記憶節點之間,而爲電晶體 之場合時,就會在於閘極和汲極之間。並由於該高之電場 而會生成電子•正電(子)洞之一對,並儲存電荷於閘極 構造之附近。由而,可遮蔽約束電位(confinement potential ) 〇 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) -8 - 495963 A7 B7 — —— ____________________ _ _ - - -- — — — - 五、發明説明(6 ) 〔解決課題用之手段〕 爲了克服該等問題,本發明乃在其第1觀點上,將提 供一^種可控制之傳導裝置5具備有具有側壁和頂部表面之 直立柱構造,及沿著該柱構造之側壁之旁側控制閘極構造 。直立柱構造乃具備較有導電性之材料領域和非導電性之 材料領域,並在第1狀態時,可產生通過柱構造之載流子 流動,而在第2狀態時,該等領域會呈現阻止通過柱構造 之載流子流動用之隧道障壁結構。旁側控制閘極之構造乃 構成爲,以經由側壁來對於柱構造施加電場,以控制其電 性傳導度之結構。 依據本發明所形成之裝置,可使用於具備有接受沿著 通過柱構造之路徑所流動之載流子(電荷載體)之記憶節 點之記憶器。且以操作旁側控制閘極(side gate )來加以 控制沿著該路徑所流動之載流子流動,而可控制所儲存於 節點之電荷。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 又此一裝置,亦可做爲電晶體來使之動作。在電晶體 時,將配設源極領域及汲極領域使之形成可配設經由柱構 造之源極·汲極載流子流動路徑,而旁側控制閘極將操作 成可控制該路徑之載流子流動。 旁側控制閘極之構造,亦可由肖特基(schottky )閘極 或面接合閘極來構成。 記載於上述E P 9 6 3 0 8 2 8 3 · 9號之記憶( 器)裝置之一實施例爲不變性者。其障壁構造係具有被配 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐)_ 9 _ 495963 A7 __ _ B7__ 五、發明説明(7 ) 置於3 〇 n m厚之非摻雜之矽層間的5 n m厚之絕緣氮化 矽障壁。其結果,所能獲得之能帶輪廓(profile )將成爲 如下所述者。亦即,所儲存於記憶節點之電荷,當在未施 加控制電荷至記憶裝置時,就可由該障壁構造所加以保持 〇 本發明係擬提供一種被改良之不變性之構造者。依據 本發明之其他觀點,將擬提供如下之記憶裝置。亦即,此 一記憶(器)裝置乃具備有較具有導電性之材料領域及非 導電之材料領域,而在第1狀態時,可通過柱構造來產生 載流子流動,在第2狀態時,將該領域會呈現阻止該構造 之載流子流動用之隧道障壁結構之障壁構造,和接受沿著 經過該構造之路徑所移動之載流子的記憶節點,及對於前 述路徑供應載流子,使之可經過該構造來儲存於前述節點 之控制電極,而個別由相鄰(接)於記憶節點和控制電極 之在尺寸上成較狹窄之障壁成分,及在尺寸上較該狹窄障 壁成分間更爲廣闊之障壁成分所形成,且將構成前述非導 電性材料之領域爲可令該障壁成分造成能在節點形成不變 性電荷儲存,形成所構成之能量輪廓。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 所記載於我們之上述EP 97305399 · 4號 之電晶體之一例子乃具有橫向構造。源極和汲極乃形成朝 橫向分離,而閘極係配置於該等之間。 有關以其他觀點所產生之發明,係擬提供改良該廣範 被使用之橫向構造的裝置者。再以另一觀點所產生之發明 ,係擬提供可控制之傳導裝置者。其係具備有:基板;在 —本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)~_ 1 〇 _ 495963 A7 __ B7 五、發明説明(8 ) 該基板上以朝橫向分離所配置之複數控制元件;展延於該 等控制元件之間並成電性地被連接於該等之隧道構造;及 閘極,而該隧道構造係構成,由較有導電性之材料領域及 非導電性之材料領域所形成,並在第1狀態時,可產生載 流子流動會通過該隧道構造,而在第2狀態時,該領域會 呈現阻止載流子流動的隧道障壁結構,前述閘極領域則構 成爲,以施加電場於通道結構來控制其電性傳導度,至於 前述通道構造乃構成爲,會在基板上重疊於前述控制元件 一方下面之同時,重疊於前述控制元件之另一方上面。 本裝置可做爲電晶體或記憶裝置(元件)來構成。因 此,前述控制元件可爲源極領域及汲極領域,或者是,亦 可該等之一方爲記憶節點。 經濟部中央標準局員工消費合作社印f (請先閱讀背面之注意事項再填寫本頁) 依據本發明之另一觀點,乃要提供一種具備有:源極 領域及汲極領域;在於該源極領域及汲極領域間之爲載流 子用之傳導路徑;控制沿著該傳導路徑之載流子流動用之 閘極;會對於傳導路徑造成多重隧道接合結構之多層構造 ,而傳導路徑以穿過多層構造之層來展延之可控制之傳導 裝置。 多重隧道接合結構,可由以較有導電性材料和非導電 性材料所形成之複數之交替層所構成。例如可使用矽,和 氮化矽之層。惟亦可替代氮化物而使用矽之氧化物。 非導電性材料之交替之層乃具有3 n m或其以下之厚 度,以造成隧道障壁。 當使用時,以往(習有)之電流會沿著源極·汲極領 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐)~” _ 495963 A7 B7 五、發明説明(9 ) 域間之傳導路徑來流動。該流動,可由施加電壓於閘極而 轉換成〇N (接通)狀態和〇 F F (斷路)狀態。而在 〇 F F狀態,可由源極•汲極傳導路徑內之多重隧道接合 結構所能獲得之障壁構造,而使漏(電)流成爲極端之小 。該層可構成爲隧道接合裝置在室溫下可充分地阻止漏電 荷之厚度。 本裝置可在基板上與多重隧道接合之交替層一齊來形 成。該基板簡便言乃爲絕緣層,當由包含矽之複數之層來 構成裝置之時,亦可使用矽晶圓基板上之絕緣二氧化矽層 。惟亦可使用例如石英之其他絕緣基板。該場合時,最好 裝配依據本發明所形成之陣列狀傳導裝置(元件)於顯示 器爲其理想。亦可使用如陶瓷或金屬之其他基板。 以如上述,由本發明而可令以習有之電流可動作之可 控制之傳導裝置可上一層地加以小型化之同時,可令漏電 流之問題使之較習有者更減輕。 亦可予以形成疊層具有相異傳導型之第1及第2之裝 置(元件)之一方至另一方上的互輔性之構造。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) |學- 依據本發明所形成之裝置,可使用於具備可選擇性地 寫入電荷於電荷儲存電容器的記憶格(cell )內。亦可配設 記憶格之陣列。 本發明係又包含有可控制之傳導裝置之製造方法。該 方法係構成爲:形成可造成多重隧道接合結構用之多層構 造;形成載流子用之傳導路徑所用源極領域及汲極領域, 及控制沿著傳導路徑之載流子流動用之閘;及該路徑係構 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 495963 A7 B7__ 五、發明説明(1〇 ) 成爲穿過前述多層構造之層展延者。 源極•汲極領域亦可形成疊合之關係。該構造係在基 板上予以形成第1導電性之摻雜層,又形成覆蓋該第1導 電性摻雜層用之多層構造,接著形成覆蓋該多層構造用之 第2導電性摻雜層,再使第1及第2之摻雜層做爲源極領 域及汲極領域之方式進行。 替代上述之方式,亦能以源極領域及汲極領域朝橫向 隔離之關係來形成。 依據本發明之其他觀點,主障壁成分乃具有2 nm或 其以上之寬度,而保護障壁成分係具有3 nm或其以下之 寬度。障壁係被隔離爲4 5 nm或其以下。 在本發明之一例,主障壁成分乃具有6 nm或其以上 之寬度,而障壁乃被隔離有2 0 nm或其以下。 本裝置亦可具備控制要通過障壁構造之載流子流動用 之閘極。該閘極有可能爲旁側控制閘極(side gate )。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 輸入領域亦可具備供應載流子至障壁構造用之電極。 本裝置可構成爲輸出領域做爲具有儲存來自路徑之電 荷用之記憶節點之記憶器。 再者,本裝置亦可構成爲,輸入領域作用成做爲載流 子用之源極,而輸出領域做爲汲極來作用之電晶體。 最好由氮化矽層來構成非導電性領域,導電性領域則 由本質爲矽之層來構成。 集合性地言時,障壁構造之複數領域係遍及障壁構造 之寬度,在尺寸上會造成較寬闊,而爲較爲低之障壁高度 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐)~_ 1 -- - . — —----- 495963 A7 B7 五、發明説明(11 ) 之障壁成分之同時,非導電性領域則會造成較前述廣闊障 壁成分在寸尺爲較爲狹窄而較爲高之障壁高度之障壁成分 6 〔發明之實施形態〕 爲了更能瞭解本發明更進一層,以下將其實施例以參 照所附上之圖示之下,做爲例子來說明。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 圖1係顯示依據本發明所構成之可控制之傳導裝置( 元件)之第1實施例的剖面圖。該裝置係由基板1所構成 ,而具有由摻雜η之多晶矽層所形成之汲極領域2,及覆 蓋該領域用之多層構造3 (此部分可造成多層隧道接合結 構)。多層構造3係由較有導電性材料及非導電性材料之 交替層所形成,而在本例,乃如下所詳述由矽層和氮化矽 層所構成。多層構造3係由閘領域4 a、4 b所覆蓋,並 在該等之閘極領域之間,將配置源極領域5。源極領域5 及閘極領域4可由摻雜η之多晶矽來形成。當在使用時, 電流會從汲極2穿過構造3之層且沿著路徑Ρ來流到源極 5。而所施加於閘極4 a、4 b之電壓,將會控制源極· 汲極電流。由閘極電壓所形成於多層構造3內之等電位線 F係以虛線所示。 有關多層構造3乃由配設矽層6於電性爲絕緣性之氮 化矽材料之層7之間所形成者。該絕緣層7在典型上爲具 有3 nm大小之厚度,且可造成如圖2 ( a )所示之能帶 圖。絕緣層係造成對應於個別之層7的寬度之較爲狹窄寬 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐)~_ 14 - 495963 A7 B7 五、發明説明(12 ) 度之尺寸W,且高度爲B之較爲高之障壁8。在本例寬度 大小爲3 m之大小。 個個障壁8之間隔係由導電性矽材料之層6之厚而決 定。而多層構造3之頂部及底部之層61 〔在圖29 (a )予以詳細地顯示〕,係具有5 0 n m大小之厚度W 1 ’ 至於疊層體(stack)之中央領域之層6 2乃具有5 nm大 小之厚度W 2。 綜合地言,構造3之層係對於個個之層7的障壁高度 B會造成較爲低的高度b之障壁。惟該障壁之寬度係以形 成關連於可對應於整體的多層構造3之寬度W τ的其物理性 尺寸而成爲較爲廣闊。 在該裝置施加源極·汲極電壓之時,多層構造3之能 量圖將呈現如圖2 ( b )所示之構造。因而可理解,電子 乃會下降由源極•汲極電壓所造成之電位斜度,並穿過( 產生隧道效應,即產生透納作用)較爲狹窄之障壁W之下 ,會從源極5到達汲極2。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 以圖2 ( a )所示之結構,當源極•汲極電壓爲〇之 時,由多層構造3而形成綜合性來呈現之較爲廣闊而低之 障壁b,將會與高度B之較爲高之障壁8相輔相成而造成 阻止源極5及汲極間之電荷的傳導用之障壁。而在疊層體 之頂部及底部之障壁所形成之隔開較疊層體內側層之間隔 W 2更爲寬闊間隔之間隔W 1之事實,會貢獻於增加廣闊 障壁之高度b。該障壁構造乃形成可關連於阻止從閘極領 域4 a、4 b流至汲極之漏電流。與從源極領域5之傳導 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)_ 15 - 495963 經濟部中央標準局員工消費合作社印製 A7 B7五、發明説明(13 ) 同樣,可由圖1理解多層構造3將對於從閘極領域4 a、 4 b直至汲極之載流子傳導會造成所對應之障壁。 當施加了源極•汲極電壓時,就以習知之電晶體之方 法而產生汲極至源極之傳導,而流動由每秒數千個之電子 所形成之習知電流。而沿著路徑所進行之傳導,可由施力口 閘極電壓且以習知之方法來加以控制。由而,可產生依存 於閘極電壓之分量之夾緊源極和汲極間之傳導路徑P之寬 度的電場。 然而,以如此之結構所具有之問題,係將會在閘極4 和汲極2之間會被施加較爲高之電壓。而該高的電場會生 成電場所感應之電子•正電洞對,使之可由在閘極4附近 之載流子之儲存而予以遮蔽約束電位(confinement potential )。 以下,將參照圖3之下,說明對應於我們之上述E P 9 6 3 0 8 2 3 · 9號之圖2 9的記憶裝置之實施例。該 記憶裝置係以剖面來表示,而被形成於矽基板上。此裝置 具有做爲5 n m之多晶矽層之記憶節點1 〇,並在其上設 了與圖1所示者槪略爲相同之可造成多重隧道障壁組態之 多層構造3。多層構造3係以前述之方法而由矽和氮化矽 之交替層所形成。可從做爲3 0 nm厚度之層1 1之控制 電極,以藉多層構造3來寫入載流子(電荷載體)至記憶 節點1 0。控制電極1 1係被形成於3 0 n m之本質爲矽 之導電性層1 2上。控制電極1 1係被封閉於電之絕緣性 的二氧化矽層1 3、 1 4內。 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 495963 A7 __ B7_ 五、發明説明(Μ ) 多晶矽材料之閘極1 5,將對於多層構造3以形成主 要可施加朝下方之電場之狀況來覆蓋多層構造3,由而, 可選擇性地左右由多層構造3所賦與之電位障壁構造,使 之可選擇性地來寫入電荷至記憶節點1 0。多晶矽閘極1 5將由二氧化矽1 3、1 4而從控制電極形成電的絕緣。 且該閘極1 5又由厚的氧化層1 6,從多層構造3之側邊 緣被絕緣著。由而,並不產生從閘極1 5經由多層構造3 之側邊緣會進入有作爲之電場。使之控制傳導度用之電場 (the conduction controlling field),將會從多層構造之最 頂部表面來進入於下方。 經濟部中央標準局員工消費合作社印製 記憶節點1 0係可作用爲將做爲用以控制由習知之摻 雜技術來打進於源極1 7及汲極1 8門的電流流動用之電 場效應閘極。傳導路徑1 9乃展延於源極1 7和汲極1 8 . 之間,而其傳導度乃依賴於所儲存於記憶節點1 0之電荷 位準而會產生變化。爲了配設多重隧道接合於控制電極 1 1和記憶節點1 0之間,而採用多層構造乙事,可令來 自節點1 0之漏電流成爲極端地小。惟閘極1 5並不會在 控制電極1 1下面,以有效地增減電位障壁構造,而是可 提昇閘極領域和記憶節點1 0之間之領域的電場。 本發明係擬提供做爲依照圖1之原理的電晶體,或可 做爲依照以參照圖4 ( a )、 ( b )來說明於下列之圖3 之原理的記憶裝置可利用之改良閘極者。圖4 ( a )係顯 示能依照圖1所說明之原理來動作之電晶體有關之被改良 的障壁構造,而圖4 ( b )係顯示將適用於依照圖3之記 -17- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 495963 經濟部中央標準局員工消費合作社印f A7 _ B7五、發明説明(15 ) 憶器之原理來動作之記憶裝置的同一之閘極構造。 圖4 ( a ) ( b )所示之(多)層構造3係做爲從基 板1所直立之柱2 0來構成,而具有擴展於柱周圍之頂部 表面2 1及周圍側壁2 2。依據本發明,旁側控制閘極 2 3係沿著側壁2 2所形成,而以選擇性地來上下障壁構 造,以藉側壁來生成(形成)電場於柱構造內而予以控制 傳導度。並不會由旁側控制閫極2 3而會從頂部表面2 1 施加有有爲之控制電場。 當使用時,載流子會從形成於頂部表面2 1上之電極 ,形成垂直地經由柱構造來流動。依據圖4 ( a )所示之 本發明之電晶體時,頂部係由能以參照圖1之前述方法可 動作之源極5所構成,而在柱下面予以配設汲極2。然而 ,當本裝置做爲如圖4 ( b )所示之記憶器來構成時,頂 部電極係會做爲在圖3所述之控制電極1 1來動作,而在 柱構造之下面,將會配置記憶節點1 0。而所儲存於記憶 節點1 0之電荷係以圖3所說明之方法來控制被形成於基 板1之源極領域1 7及汲極領域1 8之間的路徑之傳導度 〇 旁側控制閘極2 3係在以二氧化矽所構成之電絕緣層 2 4上,以例如導電性多晶矽材料來形成。該旁側控制閘 極2 3並不會伸出於由最頂部電極5,1 1所佔有之領域 內,而閘極電壓會對於障壁構造動作成可減低高電場領域 0 層6、 7在典型上乃以圖1所述之厚度及組成來加以 (請先閱讀背面之注意事項再填寫本頁) 裝·
、1T _i· 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 495963 A7 B7 五、發明説明(16 ) 形成。其結果,當對於頂部電極5、1 1或旁側控制閜極 2 3不施加電壓之時,本裝置之能帶構造,就會成爲如圖 5所示。絕緣層7係會造成對應於個個層7之寬度之較爲 狹窄尺寸W之較高的障壁8。在本例時,寬度尺寸W爲3 n m以下之大小(等級),在典型上爲2 n m之大小。 個個障壁8之間隔乃由導電性矽材料層6之厚度而決 定。多層構造3之頂部及底部附近,層6之厚度W1爲 5 0 nm之大小,而在該疊層體之中央領域的層6之厚度 W 2爲1 〇 n m以下之例如5 n m之大小(等級)。 多層構造3之複數之層,集合該等來言,雖較個個層 之障壁高B爲低,惟可造成關連於所對應於整體之多層構 造3之寬度WT之物理性尺寸的較爲廣闊之障壁高度b。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 當施加電壓於旁側控制閘極2 3時,會使整體之能帶 形成圖5所示之上下狀。而在施加電壓於頂部5、1 1時 ,就以如圖2 ( b )所示之方法來使該能帶圖產生變形, 而令載流子從頂部電極5、1 1通過柱構造朝下移動,並 在本裝置響應於某情況而會到達汲極2或記憶節點1 〇。 在不施加電壓於頂部電極5、1 1之時,障壁構造會阻止 沿著柱構造之頂部和底部間路徑所產生之漏電荷。 在做爲如圖4 ( b )所示之記憶器來使用時,本裝置 可作爲高速之靜態R A Μ (以下簡稱S R A Μ )來動作。 障壁高度b會造成所謂〇·2V之小的固有電位,並在要 使控制電極1 1及記憶節點1 〇成爲零偏壓之條件下,閘 極2 3所必要之臨限値電壓爲一 1 · 〇 V。而由柱構造所 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公麓) 495963 Α7 Β7 五、發明説明(17 ) 賦與之整體障壁高度係由所要施加於閘極2 3之偏壓所控 制。當賦與約一 4 · 〇 v之負之閘極偏壓時,就會使儲存 電荷於記憶節點1 0。該負之閘極偏壓將生成約3 e V之 電位障壁。該高度可充分地維持儲存電子於該節點約1 〇 年之期間長。 當要寫入資訊時,就維持所要施加於閘極2 3之電壓 爲〇’而對於控制電極1 1施加1 · 0 V之偏電壓。此時 ’柱整體之障壁構造就顯示如圖2 ( b )所示之朝下方傾 斜之傾斜狀,其結果,電子會穿過個個障壁8來到達記憶 節點1 0。而要讀出資訊,則要施加—3 · Ο V之電壓於 閘極2 3之同時,以圖3所述之方法來監視流動於通道( 路徑)1 9之源極•汲極電流。 在使用本裝置做爲如圖4 ( a )所示之電晶體之時, 亦即,頂部電極5構成爲源極,下面領域2構成爲汲極之 時,本裝置可做爲高速之正常接通(CN)之電晶體來動 作。以下,將參照圖6來說明如此之電晶體之更爲實際之 例子。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 如圖6 ( b )所示,在做爲基板產生作用之矽晶圓 2 5,予以配設熱性生長之二氧化矽層1。汲極2係由形 成於氧化矽層1上之η +多晶矽層所形成。該汲極乃由二氧 化矽之電性絕緣層2 6所封閉。 可造成多重隧道接合構造之多層構造3,乃被形成覆 蓋著汲極2。多層構造3係被形成爲從汲極2成直立之柱 2 0,而由絕緣二氧化矽層2 4所包圍著。源極5係由覆 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐)-2〇 - 495963 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(18 ) 蓋柱2 〇之頂部表面之η +多晶矽層所形成。 閘極2 3係與保護絕緣層2 4接觸,以形成與柱2 0 之側壁2 2之境界,惟並不覆蓋頂部表面2 1。 而該上述之構造,係由以下將詳述之保護絕緣層2 7 所覆蓋。由圖6 (a)可察明,在氧化層27予以形成接 觸窗,以供於可令源極2 8 S,汲極2 8 D及閘極2 8 G 與外部產生接觸。 圖6所示之裝置之製造方法,將參照圖7說明如下。 請參照圖7 ( a ),開始之材料爲矽晶圓2 5,將其 在1 0 0°C之下予以熱氧化而形成S i〇2之6 0 0 nm層 1。此一層可做爲絕緣基板來作用。接著,形成用以形成 汲極用之層2於S i 0 2層1上。該層2係以由低壓化學蒸 鍍(LPCVD)在反應室內所生長之1 〇nm厚度之多 晶矽所形成。其次,予以生長1 0 nm厚度之二氧化矽層 於層2上面。接著,以打入砷離子於層2內,以形成可使 用爲汲極之摻雜有n+之導電層。砷離子係以2 5 K e V之 大小之能量且以3 X 1 0 1 5 c m — 2之照射量(dosage,劑 量)來打入於氧化層(未圖示)。該氧化層係接著以使用 2 0 : 1之R Η T溶液之濕式鈾刻來加以去除。 而後,形成多層構造3於層2上。多層構造3係由矽 層6和氮化砂層7之疊層體所形成。首先,以較大的厚度 W 1來形成矽層6 1,接著,對於疊層體之大部分,以W 2 = 5 nm之大小(等級)厚度來形成層62。再來在該疊 層體頂部,予以形成厚度爲W 1之至少一層之層6 1。在本 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐)_ 21 - (請先閱讀背面之注意事項再填寫本頁)
、1T 495963 Α7 Β7 五、發明説明(19 ) 例,將在頂部形成2層之層6 i。此情況,可由圖7 ( a ) 所示之剖面之放大細部看到其詳細。 層6、 7係在LPCVD反應室內來形成。該製成係 包含有如詳細地記載於M. Moslehi及K.C. Saraswat,IEEE T rans,Electron Devices,ED32,P106 (1985) 之矽之熱氮化處理(thermal nitridation),可形成薄的隧 道接合。在此,氮化物之障壁厚度會依存於生長溫度而自 限制於約2〜3 nm,而隧道障壁高度會成爲2 e V之大 小(等級)。 多層構造3係以如下之方式來以重複性地加以形成。 首在L P CVD反應室內之7 7 0°C之S i H4氣體中來生 長矽層。而後,將該所生長之矽的表面,在反應室內爲1 To r r之1 00%ΝΗ3氣體狀環境中,以20分鐘 9 3 0 °C來直接變換成氮化矽。接著,在同一室內,予以 生長另外之矽層於該氮化矽上,並重複地進行上述製程。 因此,可形成完全不含氧化矽之純粹爲氮化矽,以成爲依 序生長於層7。 經濟部中央標準局員工消費合作社印繁 (請先閱讀背面之注意事項再填寫本頁) 其次,將多晶矽層5,以LPCVD來生長成1〇 nm厚度。接著,在該層5上,予以生長1 0 nm大小之 厚度的二氧化矽層。且對於該氧化層,以5 X 1 0 1 5 c m — 2之照射量(放射劑量)且以2 5 K e V之能量來打 入砷離子(未圖示)。由而,可令矽層5變換成被大量摻 雜之η型層。其次,以8 0 0°C進行1分鐘之熱退火,以 令砷離子成爲活性化,而使層5具有大量被摻雜η之電的 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐)-22 - 495963 A7 B7 五、發明説明(2〇 ) 特性。該層5,以後將用爲本裝置之源極。接著’予以生 長1 0 0 nm厚度之氧化矽層3 0於層5之上面。 請參照圖7 ( b ) ’氧化矽層3 0 ’接著將使用光學 石印(平版印刷),和在C H F 3及氬氣之環境中之乾式飩 刻法,以已知之方法來製作圖案於其本體上。接著’以使 用光致抗蝕刻及圖案層3 0做爲掩蔽’以習知之乾式刻 法,在C F4氣體中來進行層5及層3之圖案製成。 其次,於另一圖型(圖案)形成製程’以使用習知之 光學平版印刷和C F 4氣體環境中之乾式蝕刻來蝕刻層2, 而形成如圖7 ( b )所示之圖型(圖案)。以如此之方式 處理,就會使多層構造3被蝕刻成從汲極領域2直立之具 有頂部表面2 1和側壁2 2之柱2 0之形狀。 接著,以如圖8 ( a )所示’由熱氧化處理來生長二 氧化砂層24、26,以覆蓋(被覆)n+多晶砍層5、2 所被蝕刻之部分及柱構造3。柱構造周圍之氧化層2 4之 厚度爲1 0 nm之大小,而覆蓋源極領域5及汲極領域2 之層2 6係5 0 nm之大小的厚度。而被大量摻雜之領域 5、 2上之二氧化矽厚度,較由SELOCS所形成之柱 3之本質矽上之二氧化矽厚度更爲厚。 如圖8 (b)所示,由LPCVD來生長多晶矽層 2 3直至1 00 nm厚度。接著,在該層2 3表面上,予 以生長1 0 nm大小之厚度之薄的二氧化矽層(未圖示) 。其次,對於該氧化層,以5 X 1 015 cm — 2之照射量且 以2 5 K e V之能量來打入砷離子,以變換多晶矽層2 3 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐)-23 - (請先閲讀背面之注意事項再填寫本頁) Γ裝·
、1T 經濟部中央標準局員工消費合作社印製 495963 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明(21 ) 成被大量摻雜之η型層。 接著,以8 0 〇°C來進行1分鐘之熱退火而使砷離子 成爲活性化,以在層2 3使之具有被摻雜大量η之電氣特 性。該層2 3,將在以後被使用爲本裝置之閘極。接著’ 以使用光學平版印刷,及在c F 4氣體之環境中之乾式鈾刻 ,來進行層2 3之圖型製作。隨後’予以形成由5 0 0 nm 厚度之 BPSG ( boron and phosphorous contained silicade glass),及 2 5 0 nm 厚度之 HG S (spin on glass)所構成之保護層2 7。 接著,如圖8 ( c )所示,以乾式蝕刻法而在 CH2F2&氬氣之環境中,予以鈾刻B P S G及H S G之 層2 7,以露出多晶矽層2 3之頂部。 如圖9 ( a )所示,在WF6氣體之環境中,以乾式鈾 刻來蝕刻多晶矽層2 3之頂部直至η +多晶矽層5之頂部表 面和底部表面之中間高度(水平)。接著,予以生長二氧 化矽層3 1直至1 0 0 0 nm之厚度。 如圖 9 ( b )所示,以 CMP (chemical mechanical polish )法來拋光該二氧化矽層3 1,以露出多晶矽層5之 頂部,以對於要成爲源極之部分,使之可進行存取(接達 )° 接著,如圖9 ( c )所示,對於氧化層2 6、2 7進 行鈾刻來獲取接觸窗3 2 D,以令汲極層2使之可與外部 進行電性連接。同時,對於閘極2 3予以打開接觸窗 32G。該等接觸窗可在圖6 (a)所示之裝置中,明確 (請先閱讀背面之注意事項再填寫本頁) • 衣. 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -24- 495963 A7 B7 五、發明説明(22 ) 地看出來。 接著,爲了對於領域28S、 28D及28G之源極 、汲極及閘極進行電性連接,將以濺射來形成金屬層2 8 。而層2 8係由以習知之濺射技術來生成之1 〇 〇 n m厚 之鈦之初始層,及覆蓋該層之厚度爲1 〇 〇 0 nm之鋁/ 矽(1 % )之層所形成。 如圖9 (c)所示,爲了配設個個部分28D、 28 S及2 8 G,將在金屬層2 8以鈾刻形成電之絕緣間隔。 以構成如此,而部分2 8 S將供予連接至源極領域5 。部分2 8 G則藉窗3 2 G來供予連接至包圍可造成多重 通道裝置(元件)之柱構造2 0之層2 3。至於層2 3係 由薄的氧化層2 4而由柱構造2 0形成絕緣著,可做爲沿 著柱構造2 0之側壁2 2所展延之旁側控制閘極來作用。 在生長多層構造3之層6、 7中及其後,將晶圓整體 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 予以加熱爲9 0 0〜1 0 0 0 °C數小時。然而,爲了保證 所製成(完成)之裝置可充分地動作,必需不能使摻雜劑 從被大量摻雜之源極領域5及汲極領域2使之移動至多層 構造3之矽層62。在本實施例,多層構造3內之氮化矽之 最上及最下之層7,會對於層2、 5內之n+摻雜劑做爲障 壁來作用,以在加熱處理中,可防此該等摻雜劑會擴散至 多層構造3之中央領域。 圖6 ( a )係以X X Y來表示電晶體之活性(自動) 領域。典型者爲 X = Y=150nm。x = y<20nm 之柱尺寸,可由記載於Η· I. Lie, D. K. Biegelsen,F. A. 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐).25- " " 495963 A7 B7__ 五、發明説明(23 )
Ponse, N. M. Johnson及 R. F. W. Pease, Appl. Phys. Lett. Vol. 64,P 1 3 83,1 994,及 H. Fukuda,J. L. Hoyt,M· A. McCord及 R. F. W. Pease,Appl· Phys· Lett. Vol 70,P333, 1997之自限(自調性)氧化處理來獲取。在該處理中,亦 可達到1 0 G p a ,由於施加於矽芯/氧化物界面附近之 氧化物表皮之大的壓縮應力,而會產生氧化率之制動(延 緩),該現象將成爲自限效應(self-limiting effect)之原 因。 此電晶體構造所佔有於基板上之空間極小,而旁側控 制閘極2 3之結構,因而能理解可令高電場領域成爲最小 化,且將記載於我們之上述EP 97305399.4 號之實施例所會產生之基板上之空間抵觸可使之成爲最小 化。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 亦應可理解,能使用參照圖7〜圖9所說明之結構原 理來製成旁側控制閘極構造之記憶格(cell)。亦即,將圖 6所示之汲極領域2,以例如由3 0 n m之多晶矽層來置 換,就可做爲上述記憶節點1 0。又習知之源極及汲極領 域,其本身能以周知之方法來形成於晶圓2 5,由而,可 使對應於圖3及圖4(b)所示之領域17、 18之源極 領域及汲極領域,以夾著傳導源極·汲極路徑之形狀來配 設於兩者之間。 接著,對於柱構造2 〇之種種變形例加以說明。該等 將會對於依據本發明所製造之電晶體或記憶器造成不同之 動作特性。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)-26 - 495963 經濟部中央標率局員工消費合作社印製 A7 B7 五、發明説明(24) 圖8係顯示爲了配設正常斷路之電晶體及不變性記憶 器而可利用之柱構造之一例子。該構造可思爲圖4 ( a ) (b )所示之結構的變形例,在圖8乃使用著同一參照符 號。將在於該柱構造,予以配設旁側控制閘極2 3及絕緣 領域2 4。 柱構造2 0在典型上乃具有二氧化矽或氮化矽之較爲 厚之絕緣層7 >。該絕緣層,在二氧化矽方面係3〜3 0 nm之大小厚度,而在NH3環境中,以3 0 0〜5 0 0W 之高頻(R F )電力由電漿氮化處理被形成之氮化矽係4 〜3 0 nm之厚度。在厚度爲5 0 nm之本質矽層6 >之 間,將夾入絕緣層。圖1 1係顯示該柱構造之能帶輪廓。 該能帶輪廓乃具備寬度尺寸成對應於層7 >之厚度之高度 B/之較爲寬闊之障壁8/。 當使用時,若做爲記憶器來構成時,本裝置將可做爲 高速之不變性R A Μ產生動作。其理由乃由於並不需要對 於閘極2 3施加外部閘極電壓,而由絕緣層7 >所生成之 能量障壁8 >將可保持所儲存於記憶節點1 0之電子的緣 故。該能量障壁之高度,在氮化矽時爲2 · OeV之 大小(等級),而在二氧化矽時爲3 · 0 e V之大小。 當在閘極施加了偏壓時,能量障壁B >係形成如在圖 1 1以虛線所示會被下降。而以使用該效應來降低障壁, 就可寫入電荷至記憶節點1 0。且再對控制電極1 1施加 電壓,就可獲得如圖2 ( b )所示之電位成傾斜狀(未在 圖1 1表示)。其結果,載流子將會朝著節點1 0移動。 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐)-27 - (請先閱讀背面之注意事項再填寫本頁) 裝 _
、1T 經濟部中央標準局員工消費合作社印製 495963 Α7 Β7 五、發明説明(25) 當在氮化矽障壁7 /之時,所施加於旁側控制閘極2 3之 電壓爲3 V之大小,而施加於控制電極之電壓爲1 V之大 小。以如此之結構時,載流子將可沿著來自控制電極1 1 之路徑來通過絕緣層7 /而到達記憶節點1 〇。而後’從 電極11、2 3拿走電壓之時,電荷可由障壁β/而被保 持於閘極電壓,且該保持時間可爲1 0年之長短。因此, 該裝置可做爲高速不變性R A Μ來動作。 將圖1 1之柱構造,使用於具有源極5及汲極2之電 晶體結構之時,該裝置將會做爲正常爲斷路之電晶體來動 作。 將追加較爲薄之絕緣層7 〃於最上部電極5、1 1及 最下部領域2、1 0附近之變形例,予以顯示於圖1 2。 其如圖1 3所示之所對應之能帶圖予以追加障壁8 〃者。 當使用爲記憶器之時,層7 〃將會防止大量之電子再分配 給予絕緣層7 〃 ,控制電極及記憶節點1 0附近,由而, 可改善在以施加電壓於控制電極1 1來寫入或抹除電荷於 節點1 0時之電位朝下方傾斜之狀況者。圖1 3之能帶圖 係顯示施加寫入電壓於控制電極1 1及閘極2 3之場合者 (該等之値係有關連於圖10之上述者)。有關施加電壓 至控制電極1 1之效果,係從控制電極1 1朝著記憶節點 1 0來朝下方使能帶圖成傾斜,以令電子可穿過(產生隧 道效應)障壁Β之同時,將該傾斜可朝記憶節點下降之情 事者。閘極電壓2 3之效應係要降低障壁Β之高度者。障 壁Β /之效應係如圖1 3所示,該障壁因對於閘極2 3施 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐)~. 28 - (請先閱讀背面之注意事項再填寫本頁)
495963 經濟部中央標準局員工消費合作社印繁 A7 B7 五、發明説明(26 ) 加電壓而成爲會從以虛線輪廓所示之位準被減低。而柱構 造2 0係如前述以氮化矽層6及多晶矽層7所形成之時, 所要追加之薄層7〃在典型上爲1〜2 nm,多晶矽層 6 之厚度爲5〜3〇nm之大小(等級)。 圖1 4係顯示用以製造S RAM或不需要以往之不需 要重新(更新電路之D RAM用之其他變形例。通用之旁 側控制閘極柱構造係與圖4所示者爲相同,惟本例乃追加 有薄的P型矽層3 3。而該層在典型者爲1〜2 nm之厚 度,且可在形成層6、 7之時,以習知之方法並在 L P CVD反應室內來形成。至於要使用於層3 3之摻雜 劑,係1 0 1 8 c m — 3之摻雜劑濃度之硼。由於該結構,將 會生成1 . 2 V大小之裝入電位障壁,其結果,並不施加 偏壓至閘極2 3之下,可在數分鐘大小之時間,就可儲存 電荷於記憶節點1 0。因此,此記憶裝置(元件)並不需 要通常在高速D RAM所需要之習知之高負擔的更新電路 。若有需要保持資訊更長之時間時,就予以施加負之偏壓 至閘極23。以一 1 . 0V或一 〇 · 5V之偏壓,就可個 別地保持1 0年及1小時之期間。當要讀寫資訊時,就對 於閘極2 3個別0 · Ο V及1 · Ο V之閘極電壓。當要從 節點讀出資訊時,可由上述之記載理解應以施加源極•汲 極電壓至源極17及汲極19 (在圖14未圖示),並偵 測其結果所產生之源極•汲極電流。而該電流位準乃依存 於所儲存於記憶節點1 0之電荷之位準。 將在圖1 6顯示爲了獲得能帶隙之不連續性而以具有 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)_ 29 (請先閱讀背面之注意事項再填寫本頁) 、!' 495963 A7 _____B7 ___ 五、發明説明(27 ) (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 更大之能帶隙之材料來形成幾個之領域6之其他結構。在 圖1 6所不之貫施例’較薄之層6 2 乃以如金屬一*半導體 化合物(例如s i C )之具有廣闊之能帶隙材料所形成, 而領域6 1乃以上述之方法由矽所形成。當要形成層6 2 / 之時,應可理解可在要製造柱所使用之L P C V D處理之 間,予以導入適當之摻雜劑。其結果,可理解所能獲得之 能帶輪廓係如圖1 7所示,在層6 2 >之領域能帶(邊)緣 (Band edge)被提高,而該提高將會造成能帶緣不連續性 △ E v。在本例,能帶緣不連續性雖會形成於價電子帶( valence band),惟在使用了適當材料而電子做爲載子來使 用之時,亦應可理解,亦能在傳導帶形成不連續性。在本 例,價電子帶不連續性爲0 . 5 e V之大小。該狀況,對 於不施加偏壓於閘極而對於以1小時之大小來保持資訊極 爲有效。因此,本記憶裝置,並不需要如以往之D R A Μ 之高速更新電路。若爲了保持更長時間之資訊時,可對於 閘極23施加0·5V之正的偏壓。由而可達成10年期 間之保持時間。當要讀寫資訊時,就對於閘極2 3施 —0 · 5V及一1 · 5V之偏(電)壓。該讀出寫入,均 以上述方法來執行。 而要做爲電晶體來利用之時,圖1 6之柱構造就可成 爲通常OFF之電晶體。 圖1 8將顯示旁側控制閘極柱構造3之其他例子。此 構造係由形成於絕緣矩陣3 5內之一群粒狀半導體或傳導 島3 4而可獲得障壁構造。在本例,矩陣3 5將會被夾持 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)~ 〇0 - 495963 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(28 ) 於5 0 n m厚之多晶矽材料6之層間。島3 4可由矽、鍺 ,非晶(無定形)矽或金或鋁之金屬點所構成。將用以配 設毫微米(nano meter )大小之島的種種方法說明於下列。 1 ·從S i — Ge— 0混合膜要分離毫微米(rim)大小 之G e晶粒之方法 S i - G e - 0混合膜係由高頻磁控管濺射( R F M S )或離子注濺射(I B S )來設置。濺射靶係由 直徑1 0 0 m m之9 9 · 9 9 %純度之S i〇2玻璃板所形 成,並在其上載、置5mm四方之幾個高純度之G e晶片。 從靶被濺射之材料,係以2 0 0 n m厚來被黏著於S i基 板上。而分散於圓形之S i〇2玻璃板上之G e晶片之該個 數,乃爲了控制所要濺射於靶上之G e量而選擇者。 在RFMS之狀況時,係以3mTo r r之壓力的氬 氣環境中且以1·25KW、 13·56MHz之高頻電 力來執行濺射。而在I BS之時,則在0 · 3mT 〇 r r 之壓力的氬氣環境中且以1KW之直流電源來執行濺射。 更詳述時,該過程係首先在以低溫泵排出空氣直至成 爲有3 X 1 0— 7Τ 〇 r i:之壓力的生長室內來進行。其次 ,予以導入氬氣,並施加前述之濺射用之電力。而在7分 鐘後,形成了 S i〇2玻璃於以G e成爲過飽和之靶上。接 著,將該樣本在氬氣中,以3 0 0〜8 0 0°C進行退火3 0分至4小時。其結果,G e之毫微米大小之晶粒被分離 於玻璃內。而Ge (鍺)晶片之個數’退火溫度及退火時 間,係以選定成可控制形成於玻璃內之G e之毫微晶粒之 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)-31 (請先閱讀背面之注意事項再填寫本頁) 1·裝· 訂 495963 A7 B7 五、發明説明(29 ) 密度及尺寸者。下表爲其幾個例。 表 1 樣 本 號碼 退 火 溫 度 退 火 時間 平均直徑 1 3 0 0 °c 3 0 分 4 . ,2η 2 6 0 0 °c 3 〇 分 6 . ,0η 3 8 0 0 °c 3 0 分 6 · ,5η 2 ·準備由電漿C V D法被加氫(氫化)之非晶矽 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 在此一方法,乃爲了準備極爲薄,被加氫之非晶矽, 而使用電容耦合高頻電漿化學汽相生長(CVD)。生長 室,首先,在導入反應氣體之前,予以排出空氣直至成爲 1 Ο— 7Τ ◦ I* r之壓力。而後,加熱被配置於反應室內之 接地電極上之矽基板至2 5 0 °C之溫度。接著,以質量流 量控制器來導入S i H4及H2之混合氣體於生長室內,同 時令氣體流率個別設定成1 0及4 0 s c cm。且以壓力 自動控制器來維持氣壓爲〇 · 2To r r。而在生長時, 以導入PH3或P2H6來進行代換摻雜(substitutional doping )而個別獲得η型及p型之被氫化之非晶矽。在本例 ,做爲摻雜劑,添加了在Η2內予以稀釋之5 s c cm或 〇 . 2%PH3。以自動匹配來對於生長室內之電極施加以 l〇W位準之13. 56MHz之高頻電力(功率),使 之可令前向功率成最大化而可抑制反射成最小限度’由而 ,確立電漿於生長室內。此時之生長率爲〇 · 〇 8 nm/ 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐)""""-32: 經濟部中央標準局員工消費合作社印掣 495963 kl __ B7 五、發明説明(3〇 ) s e c。並進行該生長5 0秒而獲得含有被氫化之非晶矽 之4 nm厚度之層。 3 ·以電漿C V D法來準備微晶(粒)矽 爲了配設微晶矽而使用了電容耦合高頻電漿CVD。 主反應室係予以弧立,並以容易釋放之遮門來連接於轉載 室〔負載室(Load lock chamber)〕。且經由該轉載室來 對於主反應室進行樣本之裝載及卸載。室內之壓力係由壓 力自動控制器來決定。而在導入反應氣體之前,將由渦輪 分子泵來使生長室排出空氣直至成爲1 0_7T〇 r r之壓 力。接受生長層之基板則被載置於被加熱至2 5 0°C之溫 度之直徑1 5 c m之接地電氣上。電極之間隔係固定於3 c m。而以質量流量控制器來導入S i Η 4及Η 2之混合氣 體於生長室,並選擇了 S i Η4及Η2之氣體流率個別爲1 及1 〇 0 s c c m。在該處理期間,以壓力自動控制器來 維持氣體壓爲0 · 1 5T〇 r r。在同一電漿內且在生長 過程中,以磷化氫或乙硼烷來進行代換摻雜,而個別予以 生長η型及p型非晶矽。在本例係將稀釋於氫內之2 s c cm或0 . 2%之磷化氫做爲η型摻雜劑來添加。並 由對於反應室內之電極以AMC施加13·56MHz之 8 0 W大小之電力,而使前向功率使成最大化之同時,予 以反射電力成爲最小化。其生長率爲0·05nm/ s e c。且予以進行該生長處理8 0秒間,而獲得4 n m 厚之微晶矽。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)~ (請先閱讀背面之注意事項再填寫本頁) 、v'口 經濟部中央標準局員工消費合作社印繁 495963 A7 B7 五、發明説明(31 ) 4 ·以電漿C V D法來準備氮化矽及非晶或微晶之矽的疊 層構造 氮化矽或微晶矽之層的疊層構造,可使用生長非晶或 微之矽用之上述第2或第3之方法來實現,而形成散佈之 (interspread )氮化矽層,亦可由使用S i H4、NH3及 H2之混合氣體且以同樣之方法來準備。爲了防止產生於矽 層和氮化矽層間之污染,將在由真空轉送機構所結合之另 外之個別的生長室內來加以準備個別之膜。 5 ·依據其他之方法來準備矽膜。 以下係爲了準備非晶粒及微晶砂而可使用之其他方法 之例子。亦即,有熱化學分解,光化氣相分解,濺射,離 子束生長,群離子束生長,及分子束生長。該等之方法乃 與熱退火,高速熱退火及雷射退火予以組合,就可獲得廣 範之微晶矽構造。 以具體性的一例子中,矽粒子將與絕緣粒子境界一齊 形成,該直徑爲3〜1 0 n m之範圍,理想爲5 n m以下 。在圖1 8以模式所表示之結果的構造,將會形成約 〇 · 5 V之臨限値電壓。其結果,在不施加偏壓於閘極 2 3之狀況下,可在數分鐘之時間,就可儲存資訊於記憶 節點。若要保持資訊有更長之時間時,以對於閘極2 3施 加一 1 · 0V或一 0 · 5V之偏(電)壓,就可個別達成 1 0年及1小時之保持時間。而要讀寫儲存之資訊時,就 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐)_ 34 - (請先閱讀背面之注意事項再填寫本頁) 、言
T 495963 A7 B7 _ 五、發明説明(32 ) 對於閘極2 3個別要施加Ο V及1 V之閘極偏(電)壓。 當做爲電晶體來使用之時,圖1 8之柱構造2 0會造 成通常爲OFF之電晶體裝置(元件)。 上述構造內之實質爲矽層6之粒子大小,可理解能形 成爲3〜1 0 n m程度之小。熱氮化處理之間,粒子境界 亦會變換成氮化矽,而粒子亦予以由2〜3 n m厚之絕緣 來包圍。又圖1 8之導電及絕緣之複合層之構造,可與前 述之柱構造之任一者予以使用。小的粒子尺寸可由荷電能 量及量子尺寸效應而增進能(量)障壁效應之同時,可促 進電子定位(localization)。其理由,乃由於隨伴著接合 面積之降低而可增加各隧道接合之電子之緣故。又由於生 成電子-正電洞對所產生之漏(電)流,因該所生成之電 子-正電洞對,會在粒子領域內部再予以結合,因而可使 之減低。因在粒子外部來產生分離,會增加荷電能量,因 而在能量上言,並非爲理想。 經濟部中央標準局員工消費合作社印製 (讀先閱讀背面之注意事項再填寫本頁) 在圖1 8中,本裝置具備有節點1 0及層6。惟可刪 除節點1 0及層6。其理由,乃可利用粒子3 4做爲節點 之緣故。請參照圖1 9,該圖係顯示旁側控制閘極構造之 變形例。其可思爲圖4所示之構造的變形例。該裝置係以 半導體層3 6來置換圖4之絕緣氧化物層2 2而形成接合 閘極。圖1 9所示之例子,領域3 6係由P型矽所形成。 柱構造2 0係如圖4所述,具有導電性矽層1 6絕緣性之 氮化矽層7。而旁側控制閘極2 3係如前述以多晶矽來形 成。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)_ 35 - 495963 Α7 Β7 五、發明説明(33 ) P型領域3 6之效應係如圖2 0所示,可在能帶輪廓 生成1 · 〇 V之內建(builtin)電位。其結果’該裝置之電 流臨限値電壓爲一 0 · 1 V大小。因而,當做爲記憶裝置 來使用之時,由於較習知之D R A Μ可減低更新動作之頻 率,因此可實現低電壓動作。當對於閘極2 3施加 一1·6V及一1·IV之負偏壓時,就可個別獲得以 1 0年及1小時大小來保持至節點之保持時間。而要對於 節點1 0進行讀寫資訊,就要對於閘極2 3個別施加 一0·8V及0·4V之閘極偏壓。 當要做爲電晶體來使用之時’圖1 9之柱構造2 0將 造成通常爲〇F F之電晶體裝置。 將在圖2 1顯示有關於具有肖特基(schottky )旁側控 制閘極構造之柱構造。此可思爲圖4之構造變形例。在圖 2 1之實施例係去除絕緣層2 2,並對於柱構造3,直接 追加金屬旁側控制閘極3 7於其側壁2 2,由而構成爲肯 特基閘極。 經濟部中央標準局員工消費合作社印製 旁側控制肯特基閘極3 7,將會在柱構造2 0內生成 到達0 · 4 V之內建電立b。其結果,所能獲得之電流臨 限値電壓爲0 · 3 V大小。因而,當做爲記憶裝置來使用 之時,可實現低電壓動作,而更新動作能以較習知之 D R A Μ就可動作。當對於閘極3 7施加一 1 · 8 V及 一 1 · 3 V之負偏(電)壓時,可個別獲得1 〇年及1小 時之保持時間。而要從記憶節點1 0讀寫資訊之時,就施 加—1 · 0 V及0 · 2 V之閘極偏(電)壓於閘極3 7。 -36- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) 經濟部中央標準局員工消費合作社印製 495963 A7 _______B7 __ 五、發明説明(34 ) 以典型之例子言,肯特基金屬閘極3 7係以W S i或鋁所 形成。應可理解,適當地予以變更圖7〜圖9所說明之處 理過程,就可形成適當材料之肯特基聞極。 圖2 1之柱構造亦可利用於電晶體構造。亦即,可獲 得通常爲〇F F之電晶體。 應可理解,圖1 9之接合閘極及圖2 1之肯特基閘極 ,可與前述之柱構造(並非僅爲圖4之柱構造而己)之任 何一來一齊使用。 以下,將參照圖2 3來說明依據本發明來製造電晶體 裝置之其他方法。開使之材料係與使用於在圖7〜圖9所 述之方法者爲相同。亦即,請參照圖2 3 ( a ),以 1 0 0 Ot:來熱氧化矽晶圓2 5而形成6 0 0 nm厚之二 氧化矽之層1。該層1將可做爲絕緣基板來作用。接著, 形成爲了形成汲極於該二氧化矽層1上而用之層2。該層 2係由在反應室內以L P CVD所生長之1 〇 〇 nm厚之 多晶矽所構成。且在該層2之表面上,予以生長1 0 nm 大小之厚度的薄的二氧化矽層(未圖示)。而後,以對於 層2打入砷離子而形成n+摻雜導電層。此層可使用爲汲極 。砷離子係對於該氧化物層,以2 5 K e V大小之能量, 且以3 X 1 0 1 5 c m — 2之照射量來打入。接著,該氧化物 層,將使用2 0 : 1 B H F溶液以濕式鈾刻來去除。而後 ,以生長矽層6和氮化矽層7之疊層體,而形成可造成多 層隧道接合之多層構造3。亦即,最初,予以形成矽層6 : 爲較厚之厚度W 1 = 5 0 n m,其次,對於疊層體之大部 本紙張尺度適用中國國家標準( CNS ) A4規格(210X297公釐)~. 〇7 - (請先閱讀背面之注意事項再填寫本頁) 裝 、-口 經濟部中央標準局員工消費合作社印製 495963 A7 B7 五、發明説明(35 ) 分形成W2 = 5 n m大小厚度之層6 2。而在該疊層體頂部 ,至少形成再多一層之厚度Wx之層6 1。在本例,將形成 再多一層之厚度爲3 0 nm之矽層6 3。 層6,7係在LPCVD反應室內來形成。該處理乃 包含有如記載於上述Moslehi及Saraswat之矽的熱氮化處理。 如在圖7〜圖9所述,層構造係形成如下般,依序來 加以裝配。首先,在LP CVD反應室內之7 7 0°C之 SiH4氣體中,以生長矽層而可獲得插入圖23 (a)圖 內所示之有關連之層用之適當厚度之矽。而後,將該所生 長之矽表面,直接在反應室內之1 T 〇 r r之1 0 0% NH3氣體狀環境中,以2 0分鐘’ 9 3 0 °C來變換成氮化 矽。接著,在同一室內,予以生長另外之矽層於該氮化矽 上。其結果,在依序所生長之矽層間,予以形成完全不含 二氧化矽之純粹之氮化矽。 在圖23 (b),以熱氧化在層構造3上予以形成 1 0 nm厚之二氧化矽之層3 8,並以7 4 0°C之溫度來 生長1 6 0 nm之氮化矽層3 9。 接著,在圖2 3 ( C ),將光學平版印刷術’和在 C H F 3及氬氣環境內之乾式蝕刻法’以使用其本身爲已知 之方法來使層38、 39製作成圖型。所製成之構造係具 有在圖2 6所示之橫向寬之尺寸ΑΑ及尺寸Υ之寬度。如 圖23 (d)所示,接著,將該等製成圖型之層38、 3 9做成掩蔽來使用,並以乾式蝕刻來蝕刻多層構造3 ’ 以去除尺寸A A外側之層6、7的大部分’而在掩模圖型 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)· 38 - (請先閱讀背面之注意事項再填寫本頁) 衣. 495963 Α7 Β7 五、發明説明(36) 外側予以殘留多層構造3之厚度約3 0 n m。而後,將該 多層構造3所殘留之部分,以熱氧化來變換成二氧化矽而 形成領域4 0,使之能與在同一基板1上以本發明之方法 所形成之相鄰之電晶體(未圖示)形成絕緣。將該電性絕 緣領域40顯示於圖23 (e)。 接著,如在圖2 4 ( a ),以使用1 6 0 °C之(正) 鄰酸和2 0 : 1 B H F溶液來去除氮化矽層3 8及二氧 化矽層39。又接著,以LPCVD來生長l〇〇nm厚 之多晶砂層5。並在該層5表面上,予以生長1 0 nm大 小之厚度的薄的二氧化矽層(未圖示)。而對於該氧化層 以5x 1 015cm — 2之照射量且2 5KeV 能量來打入 砷離子,使之矽層5變換爲可做爲電晶體之源極來利用之 大量摻雜η型層。而後,進行1分鐘之8 0 0°C之熱退火 ,以令砷離子成爲活性化之同時,可獲得對於層5有大量 摻雜之電特性。接著,在層5上生長1 〇 〇 nm厚之二氧 化矽層4 1。並以使用電子束平版印刷和乾式蝕刻,而設 成如圖2 4 ( b )中之寬爲X之細長領域。該領域將利用 爲要規定用以規定電晶體之源極範圍用之掩蔽者。 經濟部中央標率局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 如圖2 4 ( c )所示,除了被鈾刻之層4 1部分下面 ,以殘留多層構造3約3 0 n m之厚來飩刻多晶矽層5及 多層構造3於C F4氣體內。 如圖2 4 ( d )所示,以熱氧化來個別地氧化成約 l〇nm及50nm厚之二氧化矽層領域24、 26,使 之予以被覆多層構造3所被鈾刻之部分及η型之源極及汲 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ 297公釐)_ 39 - 495963 A7 B7 __ 五、發明説明(37 ) 極5、 2之露出部分。大量摻雜領域5、 2上之二氧化矽 2 6之厚度,由於是S E L〇C S處理,因而,較多層構 造3之本質矽上之氧化物2 4之厚度爲大。 如圖24 (e)所示,由LPCVD來生長l〇nm 厚之多晶矽層2 3 >。接著,對於該層2 3 /表面,予以 生長10nm大小之厚度的薄的二氧化矽層(未圖示)。 而後,對於該氧化物層,以5 X 1 0 1 5 c m — 2之照射量且 2 5 K e V之能量來打入砷離子,使之多晶矽層2 3 >變 換成大量摻雜η型層。接著,在8 0 0°C之下進行一分鐘 之熱退火,以令砷離子成爲活性化之同時,可在層2 3 / 經濟部中央標隼局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 內獲得大量摻雜η型之電特性。該層2 3 /將在以後,使 用爲要形成裝置之閘極。其次,以使用光學平版印刷和在 C F 4氣體環境中之乾式鈾刻法,對於該層2 3 /製作圖型 。接著,如圖25 (a)所示,在本裝置上予以生長 1 0 0 0 nm厚之二氧化矽層4 2,並對於氧化物層4 2 、2 6,以鈾刻來形成接觸窗3 2 D,以對於汲極層可成 爲電連接。該接觸窗3 2 D係以使用光學平版印刷及2 0 :1 B H F溶液之濕式蝕刻來形成。而做爲該處理之一 部分,將形成閘極2 3 /用之接觸窗3 2 G。 如圖2 5 ( b )所示,以濺射來形成金屬層2 8,以 進行對於閘極及汲極之電性連接。該層2 8係由1 0 0 n m厚之鈦之初始層,及以習知之濺射技術所生成之 1 0 0 0 nm之銘/砂(1%)之被覆(覆蓋)層所形成 。如圖2 5 ( b )所示,以在層2 8蝕刻形成電絕緣空間 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)-40 - 495963 A7 B7 五、發明説明(38 ) 43來配設第1及第2之接觸部28D、 28G。該等將 個別藉接觸窗3 2 D、3 2 G來形成可連接至閘極領域及 汲極領域。 將在圖2 6顯示所完成之裝置的槪略平面圖。由圖 26,可察明在圖25 (a)所說明之形成接觸窗32D 、3 2 G之處理過程,亦可利用於要形成接觸窗3 2 S於 二氧化矽被覆層4 1,由而,可進行對於構成源極之大量 摻雜η型領域5之外部電性連接。再者,在形成絕緣隙4 3之時,亦予以形成圖2 6所示之絕緣隙4 4,以規定被 濺射之金屬接觸層28之部分(的)28s)。由而,可 藉接觸窗3 2 S來對於源極5進行電連接。 將在多層構造3之層6、 7之生長途中及其後,加熱 經濟部中央標準局員工消費合作社印製 (讀先閱讀背面之注意事項再填寫本頁) 晶圓整體數小時9 0 0〜1 0 0 0 °C。惟爲了保證所完成 之裝置始終可良好地動作,必需從被大量摻雜之R源極領 域5及汲極領域2不應令摻雜劑移動至多層構造3之矽層 6 2。在本實施例,氮化矽之最上及最下之層7,將會作用 成對於層2、5內之η +摻雜劑之障壁,而在加熱處理中, 將可防止該等η+摻雜劑擴散至多層構造3之中央領域。圖 2 6係使電晶體之活性(主動)領域以做爲X X Υ來表示 。典型者爲 X=5〇nm,y = 200nm。 再一次參照圖2 5 ( b ),可察明所被飩刻之多層構 造3乃形成爲從汲極領域2直立之柱2 0。而領域2 3 > 係可作用成做爲沿著柱2 0之側壁2 2所擴大之旁側控制 閘極。當對於接觸領域2 8 G施加閘極電壓時,控制電場 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)_ 41 - 495963 A7 B7 五、發明説明(39 ) 將從旁側控制閘極藉側壁2 2來施加至多層構造3,由而 ,能以前述方法來控制該隧道障壁結構。該控制電場實質 地僅能藉側壁2 2來施加,而從柱構造之頂部表面並不會 施加有爲的電場。領域2 3 >雖會跨越柱,惟該領域係與 源極領域5形成從柱頂部表面2 1離開有覆蓋源極5用之 絕緣層4 1之厚度分量,因此,從該頂部表面並不會施加 有爲的電場。而所說明之該構造具有如下之優異點。亦即 ,閘極電場由於從側壁來施加,因而,可令閘極和汲極之 間之高的電場領域形成實質性地減低,由而可改善電晶體 之源極•汲極特性。 以參照圖24、圖25、圖26所說明之裝置,亦可 使用其他之多層構造3,例如以參照圖1 0〜圖2 1之前 述方法來形成柱構造。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 再者,應可理解參照圖2 4、2 5所說明之旁側控制 閘極構造,不僅對於電晶體,亦可利用於記憶裝置。而在 記憶裝置時,汲極領域2乃由多晶矽或同樣之導電記憶節 點1 0被置換,而對應於前述之領域1 7、1 8之源極及 汲極領域,將被形成於裝置基板。 在前述之構造中,可設計成電子主要可傳導於柱表面 領域。以如此之結構時,動作會形成類似於Μ〇S電晶體 ,而會成爲並不會受到由於柱之橫向尺寸而產生之影響太 多。亦可設計成電子可傳導於柱表面領域及中心領域兩方 (尤其是在橫向尺寸爲小之柱)。 前述之構造係如在平面圖之圖2 7及在圖2 7之m — 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)~.42- 495963 Α7 Β7 五、發明説明(4〇) Μ /線之剖面圖的圖2 8所示,可朝橫向來排列。閘極 2 8 G可誘導(感應)電場於多重隧道接合內,由而,可 控制源極和汲極間之電子移動。該閘極並未與源極及汲極 接點(接觸)領域重複。在該構造,可由橫向製作圖型( lateral patterning)來設計閘極領域,可簡化製造過程。 以下,將參照圖2 8來詳細地說明該裝置之製造方法 。開始之材料係由矽晶圓2 5所構成’而使其以1 0 0 0 。(:來熱氧化,以形成600nm厚之Si〇2之層1。此將 作爲絕緣基板。其次,在S i 0 2層1上,予以形成用以生 成汲極用之層2。該層2係由以L PC VD所生長之 1 0 0 n m厚之多晶矽所形成。其次,在該層表面上,予 以生長1 0 n m大小之厚度之薄的二氧化砂。接著’對於 層2打進砷離子而η +摻雜導電層。此一層可做爲汲極來使 用。而砷離子乃對於該氧化物層(未圖示)’以2 5 K e V大小之能量且以3 X 1 0 1 5 c m — 2之照射量來打進 。1 〇 n m之氧化物及砂層2係由光學平版印刷和乾式倉虫 刻來製作圖型。接著,予以生長厚度爲6 〇 nm2氧化矽 層5 1,並以蝕刻形成接觸窗5 5於該氧化物層5 1及 1 0 n m氧化物,而對於汲極層2使之可實施電連接。該 接觸窗5 5係以使用光學平版印刷,及2 〇 : 1 B H F 溶液之濕式飩刻來形成。 而後,以與前述同樣方法來生長矽層及氮化矽層疊層 體,而形成可造成多重隧道接合之多層構造3 °將該多層 構造3以光學平版印刷和乾式鈾刻來予以製作圖型。 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X 297公釐)-43 - (請先閱讀背面之注意事項再填寫本頁 訂 . 經濟部中央標準局員工消費合作社印製 495963 A7 B7 五、發明説明(41) 接著,予以生長6 0 nm厚之氧化矽層5 2,而在該 氧化物層5 2以蝕刻形成接觸窗5 6,使之可實施電性連 接。接觸窗5 6係以使用光學平版印刷,及2 0 : 1 B H F溶液之濕式蝕刻所形成。 其次,予以形成爲了要配設源極所用之層5 °該層5 係由以L P C V D所生長之1 0 0 n m厚之多晶矽所形成 。並在層5之表面上,予以生長1 〇 nm大小厚度之薄的 二氧化矽層。接著,對於層5打入砷離子,而形成n +摻雜 之導電層。此層可做爲源極來使用。砷離子係以2 5 K e V大小之能量,且以3 X 1 0 1 5 c m — 2之照射量來被 打入於該氧化層(未圖示)。而後,以光學平版印刷及乾 蝕刻來製作1 0 n m氧化物及矽層5成圖型。 其次,予以生長厚度爲6 0 nm之氧化矽層5 3 ’並 在氧化層5 2、5 3,予以蝕刻形成閘極窗5 4 °該閘極 窗係由光學平版印刷及使用2 0 : 1 B H F溶液之濕式 鈾刻來形成。接著,由熱氧化來形成1 〇 n m之二氧化砂 層5 4。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 其次,以蝕刻形成接觸窗3 2 D於氧化層5 1、5 2 、5 3,而使之對於汲極層2之電性連接成爲可能。該接 觸窗3 2 D係由光學平版印刷及使用2 0 ·· 1 B H F溶 液之濕式蝕刻來形成。同時對於源極5予以形成接觸窗 3 2 S ° 接著,以與在圖2 5 ( b )所說明爲同一方法來進行 金屬化及製成圖型化,而完成如圖27、圖28所示之構 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)_ 44 - 495963 A7 B7 _ 五、發明説明(42 ) 造。 參照圖2 7、圖2 8所說明之裝置,亦可利用其他之 多層構造3,例如以參照圖1 〇〜圖2 1來利用前述構造 〇 有關在本發明之範圍內之許多其他之變形、變更、應 對於本行業者可明察。例如,在上述實施例,爲了配設多 層構造3之絕緣層而使用了氮化矽,惟亦可使用氧化矽或 其他之絕緣材料之膜。又η型領域及p型領域可相互地交 換,所要使用之摻雜劑之型態亦可加以變更。例如與Ρ型 之閘極一齊,可使用η型之源極及汲極(或記憶節點)。 其次,將參照圖2 9〜圖3 1來詳細說明本裝置之其 他製造方法於下列。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 圖2 9中,開始之材料係由矽晶圓1所形成,而使其 以1 0 0 0°C來實施熱氧化形成S i 〇2之6 0 0 nm厚之 層1 0。該層將作用成做爲絕緣基板。接著,形成用以生 長汲極2用之層1 1於S i〇2層上。層1 1係以由低壓化 學蒸鍍(L P CVD)在反應爐內予以生長之5 0 nm厚 之多晶矽所形成。而後,由熱氧化來對於該層1 1表面上 ,形成1 0 n m大小厚度之薄的二氧化矽層。接著,以打 入砷離子於層1 1,而形成摻雜有η +之導電性層(此層將 做爲汲極2來使用)。砷離子係藉氧化層(未圖示)而以 2 5 K e V大小之能量且以3 X 1 0 1 5 c m — 2之劑量來打 入。接著,使用2 0 : 1 B H F溶液之濕式鈾刻來去除 該氧化層。 本紙張尺度適用中國國家標準(CNS) Α4規格(21〇Χ297公釐)_ 45 _ 495963 A7 B7 五、發明説明(43 ) (請先閱讀背面之注意事項再填寫本頁) 而後,予以生長矽層6和氮化矽層7之疊層,以形成 可造成多重隧道接合之多層構造3。即’首先’形成層6 爲較爲厚之W1 = 5 0 nm。該時,對於疊層之大部分, 將使層62之厚度成W2 = 5 nm之大小。而在疊層之頂部 ,至少要再形成1幅度W1之另一層6 1。在本例,將更以 3Onm之厚度來形成層63。 層6、 7係在LPCVD反應爐內加以形成。此製成 係包含有如詳細記載於M· Moslehi及K.C· Saraswat所寫之 IEEE Trans. Electron Device, ED— 32 J 106 ( 1 9 8 5 )之矽的熱氮化,由而,可形成薄的隧道接合。 該氮化矽之厚度乃被自限於約2〜3 nm,並可造成2 e V大小之隧道障壁高度B。 經濟部中央標準局員工消費合作社印製 多層構造3,首先,爲了實現圖29 (a)所示之有 關連之層的適當厚度之矽,將構成爲在L P CVD反應爐 內且在7 7 0°C之S i H4氣體中來生長矽層,而形成超格 子(supper lattice)。而後,將所生長之砂表面,在反應 爐內且在ITo r r之100%NH3之氣相環境內,以9 3 0 °C,2 0分鐘之時間來直接變換成氮化矽。接著,在 同一爐內,於氮化砂上再予以生長砂層。因此,形成有完 全不含二氧化矽之純粹的氮化矽於以依序所生長之矽層之 間。 於圖2 9 ( b ),將在多層構造3上,以熱氧化來形 成厚度爲1 0 nm之二氧化砂層1 2之同時,在 L P CVD反應爐內,以7 4 0°C之下來形成厚度爲 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)_ 46 - 495963 A7 B7 五、發明説明(44 ) 1 6 Onm之氮化層1 3。 接著,以圖2 9 ( c ),以使用光學平版印刷及使用 在C H F 3及氬氣之環境內之乾式方法,其本身爲周知之方 法,來使層1 2、1 3製成圖型。其結果所能獲得之構造 ,乃具有橫向寬尺寸爲AΑ及縱深之寬度尺寸爲γ者(將 後述於圖3 0 )。 以如圖29 (d)所示,接著將圖型化之層用爲掩蔽 (掩膜)來對多層構造3進行乾式蝕刻。使之形成殘留所 被掩蔽之圖型外側之構造3約8 Ο n m厚來去除尺寸A A 外側之層6、7之大半。接著,領域3所殘留之部分,以 熱氧化來變化成二氧化矽而形成爲絕緣領域(隔絕領域) 。由而,在同一之基板上,能與以本發明之方法所形成之 相鄰的電晶體(未圖示)成爲有絕緣。 如2 9 ( e )所示,接著,以使用光學平版印刷及在 C H F 3和氬氣之環境中的乾式蝕刻,將層1 2、1 3予以 製作成圖型。其次,將該圖型化之層12、 13用爲掩膜 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 來蝕刻多層構造3。使之形成殘留所被掩蔽之圖型外側之 多層構造3約8 Ο n m之厚度,以去除尺寸S之外側層 6、7之大半。並以熱氧化領域3所殘留之部分,以形成 厚度爲5 0 nm之氧化砂絕緣層1 4。 如圖3 0 ( a )所示,將使用1 6 0 °C之(正)磷酸 及2 0 : 1 B H F溶液來去除氮化矽及氧化矽層 12、1 3。而後,由LPCVD來生長多晶矽層1 5有 1 0 0 nm之厚度。接著,在該層1 5上予以生長厚度爲 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 495963 經濟部中央標準局員工消費合作社印繁 A7 B7____五、發明説明(45 ) l〇〇nm之氧化矽層16。而以140KeV之能量且 以5 X 1 O15 cm — 2之劑量來打進砷離子,以令矽層1 5 變成高的摻雜η型層。接著,以8 0 〇°C進行退火1分鐘 來使砷離子活性化,致使層1 5可造成爲高的η摻雜電特 性。此一層,以後將做爲裝置之源極5來使用。 將在圖3 0 ( b ),以使用電子束平版印刷及乾式蝕 刻來製作二氧化矽層1 6爲圖型化,而形成寬爲X之細長 領域。其將使用爲用以規定源極領域5用之掩膜。其次, 對應於此,將矽層1 5在C F 4氣體中予以蝕刻直至幾乎達 到多層構造3爲止。且如圖3 0 ( c )所示,接著,予以 生長絕緣之S i 〇2層,而後,將該層在CHF3及氬氣中 予以蝕刻,使之殘留側壁S i〇2領域1 6。 而後如在圖30 (d),以LPCVD來生長用以形 成閘極用之多晶矽層4直至厚度爲1 0 0 n m。將在尺寸 〜G A T E 〃外側,以使用光學平版印刷及乾式鈾刻去除 該多晶矽層。而後,由C V D來生長絕緣S i〇2層1 7直 至厚度100nm爲止。 其次,如圖30 (e)所示,在氧化層17,14/ 予以蝕刻形成接觸窗C W 1,使之可在多層構造3最下層 之層1 1 (此層將構成爲汲極)形成爲可進行電連接。而 接觸窗C W 1係由光學平版印刷及使用2 0 : 1 B H F 溶液之飩刻來形成。同時,對於閘極形成接觸窗C W 2。 然後,如圖3 1 a所示,以濺射來形成金屬層1 8, 而設成對於閘極及汲極之電性連接部。層1 8係由1 0 0 i張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)~ aq] ' (讀先閱讀背面之注意事項再填寫本頁) 495963 A7 _ B7 五、發明説明(46 ) n m厚之鈦之起始層,及被覆該層之以習知之濺射技術所 形成之鋁/矽(1%)之1 0 0 0 nm厚之層所形成。 如圖3 1 ( b )所示,接著,對於層1 8蝕刻形成電 性絕緣空間1 9,而配設成第1及第2之部分1 8 a、 1 8 b。部分1 8 a係經由接觸層C W 1來進行連接至層 1 1 (汲極領域2 )。部分1 8 b係經由接觸層C W 2來 進行連接至在多層構造3 (可造成多層隧道接合裝置)周 圍被覆絕緣層1 6之層4,而可做爲閘極來作用。 將在圖3 2予以顯示所完成之裝置之槪略平面圖。可 由圖3 2理解,在圖3 0 ( e )所說明之形成接觸窗 C W 1、C W 2之處理過程,亦可使用於要形成接觸窗 CW3。而接觸窗CW3係貫穿S i〇2被覆(覆蓋)層 1 6,以造成可令外部電性連接至形成爲源極領域5之高 摻雜η型領域1 5。再者,在形成絕緣隙1 9 〔參照圖 3 1 ( b )〕之時,同時亦予以配設絕緣隙2 0 (參照圖 3 2 ),而規定被濺射之層1 8之部分1 8 c。此係經由 接觸窗C W 2且藉導電性層來造成電性連接於源極5。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 而在多層構造3之層6、 7之生長中或其後,以熱氧 化來使晶圓整體以9 0 0〜1 0 0 0 °C加熱數小時,以形 成絕緣領域1 4,1 4 >。然而,爲了保證所完成之裝置 可順利的動作,以摻雜劑不會從高摻雜源極•汲極領域5 、2移動進入於多層構造3之矽層6i內爲其最重要。而在 本實施例,氮化矽之最上層及最下層7會對於層1 0、 1 5內之η +摻雜劑作用成障壁,而可在加熱處理中,予以 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐)-49 - 495963 A7 _ B7 — 五、發明説明(47 ) 防止摻雜劑擴散至多層構造3之中央領域內。 圖3 2係顯示爲X X Y之電晶體的主動(活性領域) 。典型者爲 X=5〇nm,Y=200nm。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 圖3 3係顯示所完成之垂直電晶體之電性特性。該電 晶體在扳斷開關(switch off)時,會呈現極端地低的漏( 電)流。典型者,乃在施加負的閘極電壓時,該電晶體會 被切換(轉換)成0 F F (斷路)狀態,由而可扳斷源極 5及汲極2間之傳導。1個電子之逸出(escape )時間係在 通常之室溫下而在- 4V之閘極電壓時,推定爲1 0年之 大小。而在接通(〇N )狀態下之電流I D s,可由多垂隧 道接合結構3之電阻,形成較習知之電晶體爲小之1 # A 之大小而已。當減少沿著傳導路徑所流動之電子個數,就 可獲得高速之交換速率,且該狀況可由上述之例子而理解 ,以令尺寸X X Y較習知之電晶體縮小,就能予以達成。 因此,其結果,較習知之電晶體可令裝置之尺寸顯著地加 以縮小。因而,構成如記載於此之裝置,充電/放電時間 之Q/Ids在Q = 6000 e (在此e表示1電子之電荷 )時,約爲1 n s。若需要更大之電流之時,可予以並聯 電晶體。 第2之實施例:橫向構造 將依據本發明所構成之橫向電晶體構造,以做爲槪略 之剖面圖來顯示於圖3 4。對於與圖1所示之裝置零件爲 同樣之零件,將賦與同樣之參照號碼。在本實施例,源極 領域5及汲極領域2,以在該等之間夾持閘極4,朝橫向 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X 297公釐)-50- 495963 A7 _ B7 五、發明説明(48 ) (請先閱讀背面之注意事項再填寫本頁) 成隔離來配置。源極領域5及汲極領域2均被覆著多層構 造3,而閘極4係被絕緣層9所包圍並展延於多層構造3 內。源極領域5及汲極領域2之間之傳導路徑P,係槪略 性地以虛線來顯示,則橫過(穿過)閘極4周圍之多層構 造3之層來通過層3中展延至下方,再者,穿過層3來垂 直朝上方展延直至汲極2。如此等位線下所示,所施加於 閘極4之電壓,將會控制源極及汲極間之傳導。所製成之 橫向構造係與上述之垂直構造同樣,具有低漏(電)流之 特徵。以下,將參照圖3 5、圖3 6來詳細地說明有關圖 3 4之橫向裝置之製造方法的實際之一例子。此一處理, 將使用與以關連於圖2 9〜圖3 1所說明之技術同樣的技 術。在圖3 5 ( a ),將初始矽晶圓1以1 0 0 0 來熱 氧化而形成600nm厚之二氧化矽之層10。接著,將 多層構造3槪略以圖3之前述方法(惟予以省略汲極層 1 1 )來形成。 經濟部中央標準局員工消費合作社印製 在層1 0上予以生長多晶矽之第1層63,接著,以圖 3 (a)所述之方法來個別生長厚度爲3nm及5nm之 一連串之氮化矽層7及多晶矽層6 1。再在該等之頂部,予 以生長厚度爲1 〇 〇 nm之多晶矽層6 3。 在圖35 (b)中,以熱氧化來形成厚度爲1〇〇 n m之二氧化矽層1 2,接著,以1 4 0 K e V之能量位 準,且以5 X 1 015 cm — 2之劑量來打入砷離子。其次, 在8 0 〇 °C下進行1分鐘之熱退火來使砷離子活性化。而 後,以溫度7 4 0°C下來生長厚度爲1 6 0 nm之氮化矽 本紙張尺&用中國國家標準^灿^料見格“⑼^”公釐)~:51 - 495963 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(49 ) 層13於層12上。 如圖3 5 ( c )所示,對於層1 2、1 3,實施光學 平版印刷及使用C H F 3和氬氣之乾式蝕刻,而形成寬A A 之圖型。其次以如圖35 (d)所示,以與圖29 (d) 爲同一方法,將該圖型爲掩罩來實施乾式蝕刻於多層構造 3之層,以令所鈾刻之領域使之殘留約8 0 n m厚度。 接著,如圖3 5 ( e )所示,將予以形成二氧化矽之 絕緣領域於多層構造3所殘留部分之周圍。 圖3 6 ( a )係顯示如何的來形成接收閘極4用之開 口 2 1於層1 2、1 3。開口 2 1係由習知之光學平版印 刷及在C H F 3和氬氣之環境內的乾式蝕刻來實施蝕刻形成 於層1 2、1 3。接著,如圖3 6 ( b )所示,使用C F 4 ,經由開口 2 1來進行鈾刻多層構造3直至鈾刻之厚度會 達到8 0 n m之大小。 其次,以如圖3 6 ( c )所示,以習知之熱氧化而在 閘極開口 2 1內,予以生長做爲層2 2之二氧化矽直至 2 〇 n m厚爲止。 如圖3 6 ( d )所示,其次,在1 6 0 °C之溫度下, 以使用(正)磷酸來去除氮化矽層1 3。而後,以光學平 版印刷及使用2 〇 : 1 B H F溶液之濕式蝕刻,將所殘 留之氧化砂層1 2予以製成圖型,而個別配設源極5及汲 極2用之接觸窗CW4、 CW5。 如圖36 (e)所示,將在開口CW4、 CW5及開 口 2 1內’以濺射形成源極領域5、汲極領域2及閘極領 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -52- (請先閱讀背面之注意事項再填寫本頁) 、\\彡 經濟部中央標準局員工消費合作社印製 495963 A7 B7 五、發明説明(5〇 ) 域4用之電極。濺射所形成之金屬係由1 0 〇 n m厚之鈦 ,及1 0 0 0 n m厚之鋁/矽(1 % )所形成。該金屬係 做成形成連續之層,而後,以光學平版印刷及濕式鈾刻來 使該連續層製成圖型化,而個別地設置了如圖3 6 ( e ) 所示之汲極領域2、閘極領域4及源極領域5。 圖3 7係所完成之橫向電晶體之平面圖。閘極領域之 面積係以PXQ來表示。在典型之例子係P=150nm ,Q = 2 Ο 0 n m。 由上述可理解,亦可在單一基板上來形成依據本發明 之電晶體之大陣列,又該等者,可爲如前述之垂直構造者 ,或橫向構造者,或兩者混在一齊者。而基板並不一定需 要爲矽,亦可例如爲了平面顯示用途之用而形成於如石英 或金屬之基板上。由於漏(電)流極端地小,因而電力消 耗會成爲極小。依據本發明之上述電晶體,亦可構成爲具 有互補性之傳導特性之結構。亦即,以如砷或磷之η型之 雜物來摻雜源極領域及汲極領域,就可形成η型電晶體, 而以如硼之Ρ型之雜物來摻雜源極及汲極之時,就可獲得 Ρ型之裝置。而所製成之該等電晶體可做爲互補對來疊層 (stack),將其例子,以下以參照圖3 8、圖3 9、圖 4 0來加以說明。將在圖3 8顯示互補對之電路圖。其係 由具備共用之閘極連接V ^ n之互補性的η型電晶體T 1及 Ρ型電晶體Τ 2所形成。而該等之電晶體之源極·汲極路 徑,係直接被連接於軌道(rails ) V。。、V s s之間,並具 有共同之輸出連接V。u t。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)-53 _ (請先閱讀背面之注意事項再填寫本頁)
495963 A7 B7 五、發明説明(51 ) 在圖3 9中,電晶體丁 2係以重疊於電晶體T 1上來 顯示。電晶體T 1本身係被形成於如前述之爲二氧化矽之 基板層1 〇上。 電晶體τ 1係由被夾著於n多晶矽層1 1 i、1 5 i之 間的多層構造3 i所形成,由該構造可形成與在圖2 9〜圖 31所說明者爲同樣之η摻雜垂直構造。 Ρ型電晶體Τ2係由對應於圖2 9〜圖3 1所示之多 層構造3的多層構造3 2所形成,其係被夾著於Ρ+摻雜多 晶矽層1 1 2及1 5 2之間。而在圖3 1 ( a )所述之由濺 射所形成之金屬層1 8之共用閘極領域2 5,係被應用於 電晶體T 1、T 2之雙方。至於所施加於共用閘極2 5之 電壓V : n,可由藉領域2 5 a所施加於多層構造3 i之電 場,將用以控制流動於穿過多層構造3 :之層的傳導路徑的 載流子(電荷載體)。對於電晶體T 2,亦可由經過領域 2 5 b從閘極所施加之電場,而在多層構造3 2進行所對應 之電流控制。由於電晶體係互相疊層著,因而,電晶體之 互補對,在基板上僅形成佔有單一之電晶體面積而已。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 依據本發明之前述垂直電晶體構造,亦可適宜於使用 在例如R A Μ用之記憶陣列內之記憶格的形成。而R A Μ 之習知電路圖係如圖4 1所示,由藉電晶體Τ 3被連接於 儲存電容器C之列(tow )線X及行線Υ所形成。通常之方 法係由以施加於線X、Y之列電壓及行電壓來使電晶體 T 3可形成選擇性地〇N、0 F F,使之電荷可寫入於儲 存電容器C,或可從該電容器C讀出。 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨〇X 297公釐)-54 - 495963 A7 B7___ 五、發明説明(52 ) 圖4 2係顯示對應於圖4 1之電路的記憶格之第1實 施例,其係被構成爲具備依據本發明所形成之垂直構造。 該裝置係具有以前述之方法來形成於基板1 (未圖示)上 之二氧化矽層1 0。電容器C係由以摻雜n+之厚度爲5 0 nm之多晶砂層所形成之第1及第2之電極板26、 27 所構成。電極板26、 27之間夾持有介質層28。在本 例,介質層係由二氧化矽之5 nm厚之層所形成。而電容 器之層2 7,亦可做爲垂直電晶體構造之汲極來作用。該 垂直電晶體構造乃具有以厚度5 0 nm之n+摻雜之多晶矽 層所形成之源極2 9,及以如前述所形成之多層構造3。 亦即,多層構造3係具有形成交替的矽和氮化矽之層,並 形成爲多層隧道接合結構。源極層2 9係由絕緣二氧化矽 層3 0所被覆。列線X係橫過Y線2 9來形成之η +摻雜多 晶矽層3 1所形成。層3 1係作用爲電晶體之閘極,而以 圖1所說明之手法來施加用以控制通過領域3 1 a內之多 層構造3之傳導路徑用之電場。 經濟部中央標準局員工消費合作社印製 以如上述之結構時,可施加組合電壓於X線3 1及Y 線,而可對於由層2 6、2 7及2 8所形成之電容器進行 選擇性之寫入或抹除。二氧化矽之領域3 2乃包圍著電容 器C及電晶體T 3,而可使二維陣列之元件予以構成爲不 具有在其元件間之有爲之電荷洩漏產生。 將記憶格格陣列之其他實施例顯示於圖4 3。在本實 施例,電容器C乃在位於電晶體T 3之上面之位置。電容 器C係由個別做爲電容器之板來產生功能之η +多晶矽層 -55- (讀先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) Α4規格(2】0X297公釐) 495963 A7 ___ B7 _ 五、發明説明(53 ) 3 1 (可作用爲電容器之參考電位)及n+多晶矽層3 3 ’ 及以二氧化矽所形成於兩板之間的5 n m厚之絕緣層3 4 所形成之(電)介質3 4所構成。 在本實施例之電晶體T 3乃具有通過晶片上之η +多晶 矽層3 5以做爲Υ行線來產生作用。而在Υ行線上面,貝fJ 形成如上述之多層構造3。電容器C之板3 3將可做爲電 晶體T 3之源極來產生功能。而列X線係由從層3 1被絕 緣之n+摻雜多晶矽層3 6所形成,乃由二氧化矽層3 7而 從層3 1及電容器被絕緣著。所施加於X線3 6之電壓, 將以控制在領域3 6 a之電晶體T 3之橫過多層構造3之 層的傳導,而可作用成可用以控制對於電容器C或來自電 容器C之電荷的轉送。絕緣二氧化矽層3 2係要使記憶格 從陣列內所相鄰接之格(cell)成絕緣用者。 記憶格之上述電晶體,由於在0 F F狀態時之漏(電 )流極爲小,因而,記憶格之電力消耗會極端地小,其結 果,較習知技術之裝置(元件),可減輕更新之任務循環 〇 經濟部中央標率局員工消費合作社印製 (讀先閱讀背面之注意事項再填寫本頁) 有關在本發明之範圍內之如對上述之例子之許多變形 。變更,應可由本行業者所瞭解。例如顯明地顯示,爲了 配設隧道障壁而在多層構造3雖使用著氮化矽,惟亦可使 用如二氧化矽之其他絕緣膜。 其次,將由圖4 4〜圖5 0來說明有關本發明之更具 體之實施例。再者,在該等圖中,對於與上述之圖中之元 件爲同樣之元件,並未一定附上同一參照符號,因此,請 本紙張尺度適用中國國家標準( CNS ) A4規格(210X297公釐)~. 56 - 495963 A7 B7 五、發明説明(54 ) 留意。 圖4 4 ( a ) ( b )係顯示依據本發明之電晶體及記 憶裝置之一例子。圖.4 4 ( a )之電晶體係依照我們之上 述EP 97305399·4所記載之裝置之原理來動 作,而圖4 4 ( b )之記憶裝置係依照我們之上述E P 9 6 3 0 8 2 8 3 · 9所記載之裝置之原理來動作。惟任 一之裝置,均具有可依照參照我們之同時起訴中之上述 E P 97306916 · 4之圖36 ’圖37所記載之 原理來動作之所改良之旁側控制閘極構造。 圖44(a)(b)所示之裝置乃具有基板1,並在 其上予以被覆輸出領域2。而在輸出領域2本身上面’予 以配設直立之柱構造3。柱構造3乃具有頂部表面4和側 壁5。輸入領域6則被覆著頂部表面4,而旁側控制閘極 7係形成於側壁5上。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 圖4 4 ( a )中之電晶體裝置,輸出領域2係由可作 用爲汲極之η +摻雜•多晶矽層所構成。而輸入領域6係由 導電性之多晶矽層所構成,而成爲載流子之源極。多層構 造3係做爲隧道障壁結構來產生功能,該功能係在傳導中 ,雖可容許流動源極•汲極電流,惟在0 F F狀態之時, 可阻止沿著源極·汲極路徑之漏電流。 閘極7係由導電性之多晶矽層9所被覆之二氧化矽之 絕緣層8所形成。而所要施加於該閘極之電壓,將可控制 源極·汲極路徑之傳導度。 而在圖4 4 ( b )所示之記憶裝置時,輸出領域2具 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)_ 57 - 經濟部中央標準局員工消費合作社印製 495963 A7 _ B7 __ 五、發明説明(55 ) 有多晶矽之記憶節點2 >。該記憶節點會在旁側控制閘極 7之控制下,藉多層構造3來從輸入電極6接受電荷。 基板1具備有被配置於通道C兩側之源極領域S和汲 極領域D。通道C之傳導度係受到所儲存於記憶節點2之 電荷位準之影響。因此,以求出源極S及汲極D間之通道 C之傳導度,就可偵測儲存電荷之位準。該等裝置之特性 係更詳細地記載於上述之我們所申請之專利中。 以下,更詳細地來說明多層構造3及其有關連之隧道 障壁結構之特性。多層構造3係由較有導電性之材料和非 導電性之材料成交替疊層所構成。在本例,將使用非導電 性之氮化矽和導電性之本質矽者。該結構具備被夾持於本 質矽之間隔物層1 1、1 1 >之間的氮化矽之主障壁層 1 0,而氮化矽之保護障壁1 2、1 2 /係個別配置於本 質矽層1 3、1 3 一和層1 1、1 1 /之間。 將在圖45顯示多層構造3之能帶圖。如圖45 (a )所示,在零偏壓之下,多層構造會造成槪略遍及該寬度 整體擴大之寬度W較爲寬闊,較爲低的障壁高度b之障壁 。又主障壁層10及保護障壁層12、12 >,會造成較 爲狹窄惟高的障壁成分14、15、16。該等障壁成分 14、 15、 16之寬度,係層10、 12、 12一之厚 度的函數。在本例,保護障壁1 2、1 2 /係槪略同一厚 度,而可造成廣W、高B之障壁。主障壁1 5具有高度 主障壁15之厚度,因與保護障壁14、16之厚 度有不同,將以W /來表示。而主障壁和保護障壁乃隔離 本紙張中Ϊ國家標準(CNS ) A4規格(210X297公釐Ί -58- (請先閱讀背面之注意事項再填寫本頁) 裝·
、1T 495963 A7 B7 五、發明説明(56) 著相當於層1 1、1 1 /之厚度的距離Wi。 在零偏(電)壓之條件下’圖45 (a)所示之障壁 構造,將造成如下將詳述般,對於輸入領域6和輸出領域 2之間的載流子流動具有效果性之障壁。 圖4 5 ( b )係顯示施加有偏(電)壓於輸入領域6 之狀況。施加偏壓之結果,會在輸入領域6和輸出領域2 之間形成電位斜度,由而,可克服較廣闊之障壁W之效果 。因此,電子會穿過狹窄,高的障壁14、 15、 16, 而可沿著輸入領域6和輸出領域2間之電位斜度來下降。 再者,障壁B /之整個高度可由施加電壓至旁側控制 閘極7來使之變化。將予以顯示對於障壁1 5增加旁側控 制閘極上之電壓的效果,亦即,如圖4 5 ( b )所示,障 壁B 〃之總高度會從此虛線所表示之高度降低至以實線所 示之高度。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 而在利用此一裝置於做爲如圖4 4 ( b )所示之記憶 器之時。當電荷穿過障壁至記憶節點2且拿掉偏(電)壓 之後,該電荷會被保持於節點2 /上,而如將後述,該保 寺期間可成爲1 0年之大小之久。因此,該裝置可做爲高 速之不變性R A Μ來動作。而有關圖4 4 ( a )之結構, 其裝置乃在〇F F狀態時,源極•汲極間之漏流極爲小, 通常會做爲〇F F狀態之電晶體來動作。 保護障壁1 4、1 6之效應係可防止在造成主障壁 1 5之層1 0周邊發生大量之電子再分配之乙事者’由而 ,可達成在施加電壓於閘極7及輸入電極6之時’可形成 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)-59 · 495963 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明(57 ) 被改良之朝下方向之電位傾斜(斜度)。 以下,將參照圖4 6之下詳細說明製造圖4 4 ( b ) 之記憶裝置用方法之一例子。並將所完成(製成)之裝置 的平面圖溫度於圖4 7。 在圖46 (a),開始之材料爲P型砂晶圓1 ’予以 形成400nm厚之S i〇2之層18於該基板1上’接著 ,利用使用著光學光罩L之習知之L〇C〇S處理來形成 厚度爲5 nm之S i〇2之領域1 9於光罩之下的領域。 其次,爲了禁止在同一基板上所形成之相鄰之記憶裝 置(未圖示)之間的傳導,以進行離子之打入而在層1 8 之下面予以形成高摻雜P型通道截斷領域。 再者,爲了調整所形成於基板上之最後之通道C之臨 限値電壓而進行離子之打入。由而,予以調整所形成於基 板1上之最終的Μ〇S電晶體S、D、C〔參照圖4 4 ( b )〕之臨限値。 如圖4 6 ( b )所示,予以形成用以形成記憶器儲存 節點2用之層2於Si〇2層18、 19上’並由光罩FG 及使用著乾式鈾刻之習知之光學平版印刷技術來使該層2 製成圖型。層2係由以低壓化學蒸鍍(LPCVD)所生 長之厚度1 0 0 n m之多晶矽所形成。接著,打入砷離子 於層2及基板1內,由而,形成了可使用爲記憶器儲存節 點之η +摻雜導電性層2,並同時予以配設被形成於基板1 內之Μ 0 S電晶體之源極領域S及汲極領域D。砷離子係 以2 5 K e V之大小(等級)之能量,且爲5 X 1 0 1 5 (讀先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)_ 6〇 - 495963 A7 _ B7 五、發明説明(58 ) c m 1之劑量來打入。 其次,將如圖4 6 ( c )所示,予以生長二氧化矽層 (請先閱讀背面之注意事項再填寫本頁) 2 〇於基板上,並利用使用光罩V N及乾式蝕刻之光學平 版印刷技術,以該本身爲習知之手法來形成接觸窗於層 2 0° 接著,如圖4 6 ( d )所示,予以形成砂層和氮化層 之豐層體,以形成多層構造3。在本例,多層構造3係由 :3〇nm厚之低η摻雜矽層13/;2nm厚之氮化矽 層12> (將造成第1之保護障壁);45nm厚之本質 矽間隔層1 1 6 n m厚之氮化矽層1 0 (此將造成主 障壁);及對應於層11' 12' 13>之層11、 12、13所構成。由而,可造成從主障壁10離開有 4 5 nm之厚度2 nm之第2之保護障壁1 2。此一構造 係由要構成爲電極6之η摻雜砂之1 0 0 nm厚之層所覆 蓋。 造成保護障壁之薄的氮化矽層1 2、1 2 /係在 9 0 0 °C溫度之NH3環境中,以矽之熱氮化來生長。而造 經濟部中央標準局員工消費合作社印f 成主障壁之氮化矽層1 0係由化學蒸鍍(CVD)來形成 〇 而後,在多層構造3上予以生長5 0 nm厚之S i〇2 層2 1。接著,由使用光罩S G及乾式蝕刻之習知之光學 平版印刷技術,將已完成層3及2 1之結構予以製作圖型 。由而,可形成成直立於記憶節點領域2之柱構造。 以如圖4 6 ( e )所示,由熱氧化或生長來形成絕緣 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐)-61 - 495963 A7 B7 五、發明説明(59 ) S i〇2之1 0 n m厚之層8於柱構造之側壁周圍,以設成 電性之絕緣層。接著,予以生長摻雜硼之矽直至1 0 0 n m厚度,並以使用光罩T G及乾式蝕刻之光學平版印刷 來使該層製成圖型。將於下面察明,導電性之硼摻雜層9 ,將做爲如圖4 4 ( b )所示之使用爲多層構造3之旁側 控制閘極。 而後,如圖4 6 ( f )所示,將在該構造上予以生長 1 0 0 nm厚之氧化矽層2 2。再由使用光罩C〇NT及 乾式蝕刻之光學平版印刷,在其氧化層2 2鈾刻形成接觸 窗。由而,配設可形成電性連接之接觸窗2 3於旁側控制 閘極層9。由於該處理而亦可同時予以形成如圖4 7所示 之輸入電極層6及旁側控制閘極9之接觸窗2 4。 應可理解,在實際上,會同時形成很多之記憶裝置成 陣列狀於基板1上。因此,源極領域S及汲極領域D會從 格(cell)通到格,而在基板上之某另一地方,將配設對於 該寺之外部連接(未圖示)。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 以下,將更詳細地考察有關主障壁1 0及保護障壁之 特性。圖4 8係調查保護障壁層1 2、1 2 /之特性,以 實際和模擬之方法所進行之結果。將障壁1 2、1 2 >之 一方電壓•電流特性顯示於圖4 8 ( a ),並將其可達成 之電流密度顯示於圖4 8 ( b )。圖4 8 ( b )所示之結 果,係由具有障壁厚度W与2 nm之5 0 //mx 5 0 //m 之面積的接合所獲得。亦將顯示W=1·5nm、 2nm 、3nm之模擬結果。可察覺能獲得超過102A/crri之 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇Χ 297公釐1 ~ 62 - 495963 A7 B7 五、發明説明(60 ) 隧道電流密度。該狀況顯示做爲記憶裝置來實施時,要達 成裝置之高速寫入/抹除動作極爲適宜。 其次,將對於主障壁層1 0、保護障壁層1 2、 1 2 >,及兩障壁間之間隔(此乃由層1 1、1 1 >之厚 度而決定)之關係,予以詳細考察。將做爲通常爲0 F F 狀態之電晶體來實施之時之多層構造3之〇N /〇F F特 性顯示於圖4 9。做爲三維能量圖之該圖,係顯示從中央 線Z朝著X及γ〔在圖4 4 ( a )亦予以顯示〕之方向, 通過多層構造之能帶圖。圖4 9 ( a )係顯示在〇N狀態 (亦即,在源極6及汲極2間有流動電流之狀態)之能帶 圖。而圖4 9 ( b )係顯示在〇F F狀態之能量(帶)圖 。在〇N狀態時,源極•汲極電壓V d s = 3 · 0 V,而閘 極7和源極6之間之電壓v g s = 3 · 0 V。在〇F F狀態 時,VdS=l · 〇V、VgS=〇V。多層構造3之橫向尺 寸(2y)爲〇 . l//m。主氮化矽層10之厚度爲6 nm,層11、 11^之個個厚度爲45nm。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 圖49 (b)所示之OFF狀態之時,寬度W及 之較爲狹窄障壁14、 15、 16,均能與寬W之較爲寬 闊之障壁b —齊成結合,而做爲阻止電子之通過之障壁來 產生功能。且計算出在0 F F狀態時之隧道電流爲 2 · 8 1 X 1 〇 — 3 4 A。當做爲圖4 4 ( b )之記憶裝置 來使用時,該障壁構造,將會補償具有2年以上之保持時 間的不變性。 而在圖4 9 ( a )之〇N狀態時,主障壁1 6會〔如 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 495963 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(61 ) 在圖4 5 ( b )所說明〕被減低,由而,可容許載流子( 電荷載體)穿過載流子輸入領域6和輸出領域2之間的電 位斜度來下降。而主障壁1 6之降低,主要會在旁側控制 閘極7附近產生,其結果所形成之隧道電流爲〇 · 6 // A 之大小。做爲圖4 4 ( b )之記憶裝置,爲了對於感測電 晶體裝置S、D、C獲得1 · 〇 V之電壓移位,而在記憶 節點2所需要之電荷量可推定爲1 7 0 0 e (所謂e係指 單一之電子的電荷)之大小。爲此,記憶節點2之充電及 放電時間,在本發明之記憶裝置時,推定爲〇 . 4 5 η s e c大小。 將從以氮化矽層1 0之厚度而決定之主障壁1 5之厚 度W >之不同値所能獲得之〇N電流及〇F F電流,以對 於間隔物層1 1、1 1 /之厚度W i之不同値的狀況顯示 於圖5 0。當增加主障壁層1 0之厚度來使之障壁厚度 w/及本質矽層11、 11/之寬Wi增加時,就可察明 會使Ο N狀態之隧道電流使之降低。又在Ο N狀態時之電 流,在圖5 0所示之厚度範圍可察明並不產生大的變化。 其理由乃在Ο N狀態之電流,主要由通過接近於旁側控制 閘極7 (圖4 9 )之層構造所流動之電流而決定之緣故。 而要達成1 0年等級之資料保持時間,就需要0 F F狀態 之隧道電流成爲較1 0 — 2 5 A更小方可達成。該狀況係意 味著在W i爲2 0 nm或在其以下之時,需要較6 nm更大,且Wi爲4 5 nm或其以下之時,就需要 較2 nm更大方可。由上述該等之結果’依據本發明之通 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)_ 64 - (請先閱讀背面之注意事項再填寫本頁) 、\呑 丁 495963 A7 _ B7 五、發明説明(62 ) 常爲〇F F狀態之電晶體,可達成極端之〇N ·〇F F比 ’且予以形成結構上之參數最適當化,就能以所謂具有 1 · 0 n s e c以下之寫入時間之高速R A Μ之形態來 實現不變性記憶裝置。 〔圖式之簡單說明〕 圖1係依據本發明之垂直電晶體構造之槪略剖面圖。 圖2 ( a ) ( b )係用以說明個別在未施加源極•汲 極電壓時,及以源極•汲極電壓被施加前向偏壓時之圖1 之隧道障壁結構之動作用的能量圖。 圖3係習知之記憶裝置之剖面圖。 圖4 ( a )係依據本發明之電晶體裝置的槪略剖面圖 ,(b )係依據本發明之記憶裝置之槪略剖面圖。 圖5係在圖4(a)(b)所示之裝置的能帶圖。 圖6 ( a )係依據本發明之電晶體裝置的槪略平面圖 ’ (b )係沿著(a )之電晶體裝置之線I 一 I >的槪略 剖面圖。 經濟部中央標準局員工消費合作社印繁 (讀先閲讀背面之注意事項再填寫本頁) 圖7 ( a ) ( b )係顯示製造圖6所示之電晶體裝置 用之製造過程圖。 圖8 (a)〜(c)係顯示連續於圖6所示之製造過 程的製造過程圖。 圖9 ( a )〜(c )係顯示連續於圖8所示之製造過 程的製造過程圖。 圖1 0係顯示要使用於依據本發明所構成之裝置的被 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)~ _ 495963 附件2a第87102613號專利申請案丨 中文說明書修正頁 W B71 >月: 正, @國90年3月修正 經濟部智慧財產局員工消費合作社印製 五、發明說明(63 ) 變形之柱構造圖。 圖1 1係圖1 0所示之裝置的能帶圖。 圖12係顯示要使用於依據本發明所構成之裝置的其 他之柱構造。 圖13係圖12所示之裝置的能帶圖。 圖14係顯示要使用於依據本發明所構成之裝置之其 他柱構造圖。 圖15係圖14所不之裝置的能帶圖。 圖16係顯示要使用於依據本發明所構成之裝置的其 他柱構造圖。 圖17係圖16所示之裝置的能帶圖。 圖18係顯示要使用於依據本發明所構成之裝置的另 一柱構造圖。 圖1 9係顯示要使用於內裝有接合(接面)型二極體旁側 控制閘極之依據本發明所構成之裝置的再另一實施例圖。 圖2 0係圖1 9所示之裝置的能帶圖。 圖2 1係使用肯特基閘極之旁側控制閘極的構造之說 明圖。 圖2 2係圖2 1之裝置的能帶圖。 圖2 3 ( a )〜(f )係用於製造依據本發明之電晶 體裝置之其他實施例的處理過程圖。 圖2 4 (a )〜(e )係連續於圖2 3之處理過程圖。 圖25 (a)、 (b)係顯示連續於圖24 (a)〜 (e)之處理過程之圖。 ^ --------IT---------線· (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -66- 495963 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(64 ) 圖2 6係依據圖2 3〜圖2 5所製造之電晶體裝置之 平面圖〔圖2 5 ( b )係在於線π - Π >之剖面圖〕。 圖2 7係依據本發明之橫向電晶體構造之平面圖。 圖2 8係沿著圖2 7之電晶體的線m — m /之剖面圖 〇 圖29係顯示隧道障壁結構,(a)〜(e)係顯示 依據本發明之垂直(縱向)電晶體構造之製造過程圖。 圖3 0係顯示隧道障壁結構,(a )〜(e )係顯示 連續於圖2 9之依據本發明之垂直電晶體構造之製造過程 圖。 圖3 1係顯示隧道障壁結構,(a )、 ( b )係顯示 連續於圖3 0之依據本發明之垂直電晶體構造之製造過程 圖。 圖3 2係隧道障壁結構,由圖2 9〜圖3 1所示之製 程所製造之裝置之槪略平面圖。 圖3 3係隧道障壁結構,顯示本裝置之動作特性圖。 圖3 4係隧道障壁結構,依本發明之橫向電晶體裝置 之槪略剖面圖。 圖35係隧道障壁結構,(a)〜(e)係顯示在製 造依據本發明之橫向電晶體裝置時之處理步驟圖。 圖3 6係隧道障壁結構,(a )〜(e )係顯示連續 於圖3 5之在製造依據本發明之橫向電晶體裝置時之處理 步驟圖。 圖3 7係隧道障壁結構,由圖3 5、圖3 6之處理所 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X 297公釐) (讀先閱讀背面之注意事項再填寫本頁)
、1T 495963 A7 B7 五、發明説明(65 ) 製造之裝置的槪略平面圖。 圖3 8係隧道障壁結構,而是互補型電晶體對之槪略 路圖。 圖3 9係隧道障壁結構,以依據本發明之垂直電晶體 所製造之互補對之槪略剖面圖。 圖4 0係隧道障壁結構,在圖3 9所示之結構的槪略 平面圖。 圖4 1係隧道障壁結構,隨機存取記憶格之槪略電路 圖。 圖4 2係隧道障壁結構,以使用依據本發明之垂直電 晶體構造所製造時之圖4 1之記憶格的槪略剖面圖。 圖4 3係隧道障壁結構,依據本發明所製造之隨機存 取記憶格的代替實施例之剖面圖。 圖4 4係隧道障壁結構,(a )係依據本發明所構成 之電晶體的槪略剖面圖,(b )係依據本發明之記憶裝置 的槪略剖面圖。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 圖4 5係隧道障壁結構,(a )係在零偏(電)壓條 件下之圖44(a)(b)之裝置的障壁構造之槪略能量 圖,(b)係在前向偏(電)壓條件下之對應於圖45 ( a )之圖。 圖4 6係隧道障壁結構,(a )〜(f )係用於製造 依據本發明之記憶裝置的一連串之處理過程的槪略剖面圖 〇 圖4 7係隧道障壁結構,由圖4 6所示之製程所製造 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)_ 68 - 495963 :! ^ A7 f —」_B7 五、發明說明(66 ) 之記憶裝置之平面圖。 圖48 (a)、(b)係隧道障壁結構,顯示圖44 ( a )、 ( b )所示之保護障壁之一方電壓•電流特性圖。 圖49 (a)、 (b)係隧道障壁結構,在圖44 ( a )、 ( b )所示之障壁構造之三維性能帶圖。 圖5 0係隧道障壁結構,顯示做爲在個別爲〇 N狀態 及〇F F狀態之時所流通於障壁構造之電流函數之主障壁 及保護障壁間之間隔和主障壁厚度之關係的圖。 〔符號之說明〕 1 :基板 2:汲極領域 3 :多層構造 4 a、4 b :閘極領域 5 :源極領域(多晶矽層) 6 : 5夕層 7 :絕緣層(氮化矽層) 8 :障壁 I 1 〇 :記憶節點 0 I 1 1 : η型矽層(控制電極) Ί I 1 2 :導電性層 ί ^ 13、 1 4 :二氧化矽層 I 15:閘極 I 16 :氧化層 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) •69- (請先閱讀背面之注意事項再填寫本頁)
495963 經濟部中央標準局員工消費合作社印製 A7 B7五、發明説明(67 ) 1 7 :源極 1 8 :汲極 19:傳導路徑 2 0 :柱(構造) 2 1 :頂部表面 2 2 :周圍側壁 2 3 :旁側控制閘極 2 4 :絕緣二氧化矽層 2 5 :矽晶圓 2 6 :電(性)絕緣層(二氧化矽層) 2 7 :保護絕緣層(氧化層) 2 8 :金屬層2 8 S :源極2 8 D :汲極2 8 G :閘極 3 0 :氧化矽層 3 1 :二氧化矽層32D、 32G:接觸窗 3 4 :(傳導)島或粒子 3 5 :矩陣 3 6 :半導體層 3 7 :宵特基(金屬)閘極 3 8 :氮化矽層 3 9 :二氧化矽層 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)_ 了〇 - (請先閱讀背面之注意事項再填寫本頁) 495963 A7 B7 五、發明説明(68 ) 4 0 ••二 氧 化矽 領 域 4 1 、4 2 • — 氧 化 矽 4 3 、4 4 :絕 緣 隙 5 1 〜5 4 :氧 化矽 層 5 5 、5 6 :接 觸 窗 T 1 、T 2 :電 晶 體 P : 傳導 路 徑 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)_ _

Claims (1)

  1. 495963 經濟部智慧財產局員工消費合作社印製 A8 B8___π Μ六、申請專利範圍 附件1 a :第87 1026 1 3號專利申請案 中文申請專利範圍修正本 民國90年10月修正 1 · 一種可控制之傳導裝置,具備有具側壁和頂部表 面之直立柱構造,及沿著該柱構造側壁之旁側控制閘極, 前述直立柱構造乃具有較有導電性之材料領域及非導電性 之材料領域所形成,並在第1狀態時,可產生通過柱構造 之載流子(電荷載體)之流動,·而在第2狀態時,該等之 領域會呈現阻止要通過柱構造之載流子的流動用的隧道障 壁結構,前述旁側控制閘極乃構成爲以藉側壁來對於柱構 造施加電場,以控制其電性傳導度者。 2 .如申請專利範圍第1項所述之可控制之傳導裝置 ’其中前述領域可造成由具有較低的障壁高度之在尺寸( 大小)上較爲廣闊之障壁成分,及具有較高的障壁高度之 至少1個之較爲狹窄障壁成分所構成之能帶輪廓。 -3 .如申請專利範圍第2項所述之可控制之傳導裝置 ’其中較爲高之障壁高度之前述能帶輪廓之成分係可由3 n m或其以下之元件來獲得。 4 .如申請專利範圍第2或第3項所述之可控制之傳 導裝置,其中前述隧道障壁結構之能帶輪廓乃具有複數個 前述較爲高的障壁高度成分。 5 .如申請專利範圍第2或3項所述之可控制之傳導 裝置,其中前述構造具有較有導電性之材料和絕緣性之材 1紙浪尺度適用中國國家梂準(〇奶)八4規格(210父297公釐)~~ (請先閲讀背面之注意事項^:填寫本頁) -裝· 、^τ 線 495963 A8 B8 C8 D8 六、申請專利範圍 料形成交替之層,而該等層作爲聚集可造成前述能帶輪廓 之前述較爲低之障壁高度之成分,而個個絕緣性層可造成 前述較爲高之障壁高度成分。 6 .如申請專利範圍第5項所述之可控制之傳導裝置 ,其中前述成交替之層係個別爲多晶矽及氮化矽或氧化矽 〇 7 .如申請專利範圍第6項所述之可控制之傳導裝置 ,其中前述交替之層內具有被大量摻雜之障壁層。 8 .如申請專利範圍第5項所述之可控制之傳導裝置 ,其中前述導電性層個別爲較1 〇 n m更小之厚度,而前 述絕緣層爲1 n m大小(order,等級')。 9 .如申請專利範圍第5項所述之可控制之傳導裝置 ,其中前述構造乃具有導電性材料和半導體材料之交替之 層。 1 〇 .如申請專利範圍第1、2或3項所述之可控制 之傳導裝置,其中前述柱構造具有複數之傳導島。 -1 1 ·如申請專利範圍第1 0項所述之可控制之傳導 裝置,其中前述島係被分散於矩陣內。 1 2 ·如申請專利範圍第1 0項所述之可控制之傳導 裝置,其中前述島具有3〜1 0 nm之直徑。 1 3 ·如申請專利範圍第1 〇項所述之可控制之傳導 裝置,其中前述島具有半導體材料之毫微 (nano)結晶。 1 4 ·如申請專利範圍第1 〇項所述之可控制之傳導 裝置,其中前述島係由金屬所構成。 本紙張尺度適用中國國家橾準(CNS ) A4说格(210X297公釐)· 2 - (請先閲讀背面之注意事項再填寫本頁) -裝- 線 經濟部智慧財產局員工消費合作社印製 495963 A8 B8 C8 _____ D8 六、申請專利範圍 1 5 ·如申請專利範圍第1、2或3項所述之裝置, 其中前述旁側控制閘極構造具有背特基閘極。 1 6 ·如申請專利範圍第1、2或3項所記載之裝置 ’其中前述旁側控制閘極具有接合(接面)閘極。 1 7·如申請專利範圍第1、2或3項所述之裝置, 其中前述旁側控制閘極雖沿著前述側壁來配置,惟並不被 覆前述頂部表面。 18·如申請專利範圍第1、 2或3項所述之裝置, 其中前述旁側控制閘極予以沿著前述側壁來配設之同時, 由形成從前述頂部表面分離且跨越前述柱構造之電橋領域 所構成,由而,可由該領域而並不會從前述電橋施加有爲 之控制靜電場於前述柱構造內。 1 9 ·如申請專利範圍第1、2或3項所述之裝置, 其中具備有展開於前述柱構造之頂部表面整體上之控制電 極0 2 0 ·如申請專利範圍第1、2或3項所述之裝置, 其中具備有用以配設要通過前述柱構造之源極•汲極載流 子流動路徑用之源極領域及汲極領域,而前述旁側控制閘 極會做爲可動作成予以控制沿著前述源極•汲極載流子流 動路徑所流動之載流子之電晶體來產生動作。 2 1 .如申請專利範圍第1、2或3項所記載之裝置 ,其中具備有用以接受沿著通過前述柱構造之路徑所通過 之載流子用之記憶節點(node ),而前述閘極乃爲了控制 所儲存於該節點之電荷而可做爲可動作成予以控制沿著前 ^紙張尺度適用中國國家揉準(CNS ) A4说格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) .裝· 線 經濟部智慧財產局員工消費合作社印製 495963 8 888 ABCD 六、申請專利範圍 述路徑所流動之載流子之記憶體產生動作。 2 2 ·如申請專利範圍第1 6項所述之裝置’其中具 備具有依存於所儲存於前述節點之電荷位準的傳導度之源 極•汲極路徑。 2 3 · —種記憶裝置,具備有:由較有導電性材料之 領域和非導電性材料之領域所構成,並在第1之狀態下’ 可經由柱構造來產生載流子流動,而在第2之狀態下’該 等之領域將呈現予以阻止通過柱構造之載流子流動用之隧 道障壁結構之障壁構造;接受沿·著通過前述構造之路徑所 通過之載流子用之記憶節點;及使前述載流子供予前述路 徑並使之通過前述構造來儲存於前述節點用之控制電極, 而前述非導電性材料之領域乃被構成爲可造成個別具有相 鄰於前述記憶節點及前述控制電極之在尺寸上較爲狹窄之 複數障壁成分,和在該狹窄障壁成分之間而在尺寸上較爲 廣闊之障壁成分的能帶輪廓,以構成該等之障壁成分會對 於前述節點造成不變性電荷儲存。 -2 4 .如申請專利範圍第2 3項所述之裝置.其中具 備有對於前述柱構造以藉其側壁來施加靜電場用之旁側控 制閘極。 25 · —種可控制之傳導裝置,具備有:基板(1) ;朝橫向成分離來配置於該基板上之控制元件(2、5) ;以形成電連接於前述控制元件並展延於該等之間的通道 構造(3):及閘極領域(28G),而前述通道構造乃 由較有導電性材料之領域和非導電性材料之領域所構成, 本紙張尺度適用中國國家標準( CNS ) A4坑格(210X297公釐) ^ (請先閲讀背面之注意事項再填寫本頁) -裝. 線 經濟部智慧財產局員工消費合作社印製 495963 A8 B8 C8 D8 六、申請專利範圍 請 先 閲 讀 背 之 注 意 事 項屬 寫奘 本衣 頁 並在第1狀態下,可經由該構造來產生載流子流動,而在 第2狀態下,該等之領域將呈現阻止載流子流動之隧道障 壁結構,前述閘極領域乃構成爲可施加在前述通道構造內 控制其電傳導度用之電場,而前述通道構造(3 )係在前 述基板上重疊於前述控制元件之一方下面,並重疊於前述 控制元件另一方上面。 2 6 ·如申請專利範圍第2 5項所述之裝置·其中前 述控制元件係構成源極及汲極領域(2、5 )。 2 7 ·如申請專利範圍第2 5項所述之裝置·其中前 述控制元件之一方乃構成記憶節點。 訂 2 8 ·如申請專利範圍第2 5項所述之裝置·其中前 述閘極領域乃被覆前述通道構造,並被配置於前述控制元 件之間。 線 經濟部智慧財產局員工消費合作社印製 29.—種可控制之傳導裝置,具備有:源極領域及 汲極領域;在該源極領域及汲極領域間之用於載流子用之 傳導路徑;控制沿著該傳導路徑之載流子流動用之閘極; 及在-傳導路徑內可造成多重隧道接合結構之多層構造,而 前述傳導路徑係朝穿過多層構造之層之方向展延著。 3 〇 ·如申請專利範圍第2 9項所述之裝置.其中前 述多重隧道接合結構係由較有導電性之材料及非導電性之 材料之複數的交替層所構成。 3 1 .如申請專利範圍第3 0項所述之裝置.其中前 述交替層係包含有矽。 3 2 ·如申請專利範圍第3 1項所述之裝置.其中具 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)-5 495963 A8 B8 C8 D8 六、申請專利範圍 備有矽及氮化矽之交替者。 3 3 ·如申請專利範圍第3 1項所述之裝置·其中具 備有矽及氮化矽層之交替層。 34·印申請專利範圍第1、2、3、25、26、 27、 28、 29、 30、 31、 32或33項所述之裝 置·其中前述層具有5 nm或其以下之厚度。 3 5 ·如申請專利範圍第3 0項所述之裝置·其中前 述非導電性之層具有3 nm或其以下之厚度。 3 6 ·如申請專利範圍第1、2、3、25、26、 27、 28、 29、 30、 31、 32、 33或35項所 述之裝置·其中前述源極領域及汲極領域之至少一方乃位 於前述層構造之上面位置。 37 ·如申請專利範圍第36項所述之裝置·其中前 述領域之另一方乃位於前述多層構造之下面位置。 3 8 ·如申請專利範圍第3 6項所述之裝置·其中前 述源極領域及汲極領域之雙方均位於前述多層構造之上面 位置-。 3 9 ·如申請專利範圍第3 8項所述之裝置·其中前 述閘極乃展延至源極領域及汲極領域之間的多層構造之中 0 40·如申請專利範圍第1、2、3、25、26、 27、 28、 29、 30、 31、 32、 33或35項所 述之裝置·其中具有基板,並在該基板上予以形成前述多 重隧道接合結構之層。 本紙張尺度適用中國國家梯準(CNS ) A4規格(210X297公釐)-6 - (請先閲讀背面之注意事項再填寫本頁) -裝 訂 經濟部智慧財產局員工消費合作社印製 495963 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8六、申請專利範圍 4 1 ·如申請專利範圍第4 0項所述之裝置.其中前 述基板係由電的絕緣材料所構成。 4 2 ·如申請專利範圍第4 1項所述之裝置.其中前 述基板乃由石英或陶瓷材料所構成。 4 3 ·如申請專利範圍第4 0項所述之裝置.其中前 述基板乃由金屬所構成。 4 4 ·如申請專利範圍第4 0項所述之裝置.其中前 述基板係由砂所構成。 4 5 · —種電晶體構造,個別具有申請專利範圍第1 、2、3、25、26、27、28、29、30、31 、3 2、,3 3或3 5項所述之第1及第2裝置,而兩裝置 係相異之導電型者。 4 6 ·如申請專利範圍第4 5項所述之構造·其中前 述裝置形成一方被重疊於另一方上面之構造。 47 . —種記憶格,具備有電荷儲存電容器,及在申 請專利範圍第1、2、3、25、26、27、28、 29、31、32、33或35項所記載之裝置,而要選 擇性地不寫入電荷於前述電容器。 4 8 . —種記憶格陣列,由包括申請專利範圍第4 7 項所記載之記憶格複數個所形成,並互相連接前述複數之 記憶格形成可選擇性地進行讀出或寫入之動作。 4 9 · 一種可控制之傳導裝置之製造方法,予以形成 配設多重隧道接合結構用之多層構造,並予以形成載流子 用之傳導路徑所用之源極領域及汲極領域,及控制沿著前 本紙張尺度適用中國國家梂準(CNS ) A4規格(210X297公釐)-7 - (請先閲讀背面之注意事項再填寫本頁) 裝· 、1T 線 495963 A8 B8 C8 _______ D8 六、申請專利範圍 述傳導路徑的載流子流動用之閘極,而前述路徑係形成爲 朝橫穿過前述多層構造之層之方向伸長。 5 0 ·如申請專利範圍第4 9項所述之方法,其中將 前述源極領域及汲極領域以疊合之關係來形成。 5 1 ·如申請專利範圍第4 9或5 0項所述之可控制 之傳導裝置之製造方法,予以形成第1導電性之摻雜層於 基板上,且形成被覆該第1導電性摻雜層之多層構造,而 後形成被覆該多層構造之第2導電性摻雜層,以令前述第 1及第2之摻雜層形成爲前述源極領域及汲極領域。 5 2 ·如申請專利範圍第4 9項所述之方法,其中將 前述源極領域及汲極領域以朝橫向隔離之關係來形成。 53. 如申請專利範圍第49、 50或52項所述之 方法,其中將前述多層構造以調變摻雜(modulation doping )來形成。 54. —種可控制之傳導裝置, 具備有··由較有導電性材料及非導電性材料所構成之 障壁-結構;接受將沿著通過該障壁構造之路徑所通過之載 流子的輸出領域;及藉前述構造來供應載流子,使之可通 至前述輸出領域之輸入領域, 前述障壁構造乃被構成爲,在第1之狀態下,可產生 載流子流動於該構造內,而在第2之狀態下,可由前述較 有導電性材料及非導電性材料之領域來阻止載流子之流動 j 前述非導電性材料之領域乃被構成爲,個別可造成由 本紙張尺度適用中國國家標準(CNS )八4現格(210X297公釐)~^ (請先閱讀背面之注意事項再填寫本頁) -裝· 線 經濟部智慧財產局員工消贫合作社印製 495963 A8 B8 C8 D8 六、申請專利範圍 接近於前述輸出領域及輸入領域之保護障壁成分,及該等 之保護障壁成分之間的主障壁成分所形成之能帶輪廓, 而前述主障壁成分具備有2 n m或其以上之寬之同時 ,前述保護障壁具備有3 n m或其以下之寬,並使該等之 障壁予以隔離有4 5 n m或其以下之間隔。 5 5 ·如申請專利範圍第5 4項所述之裝置,其中前 述主障壁成分具備有6 nm或其以上之寬,而障壁之間隔 爲20nm或其以下。 5 6 ·如申請專利範圍第5.4或5 5項所述之裝置, 其中具備有控制要通過前述障壁構造之載流子流動用之閘 極。 5 7 ·如申請專利範圍第5 4或5 5項所述之裝置, 其中前述輸入領域具備有對於障壁構造供應載流子用之電 極。 5 8 ·如申請專利範圍5 4或5 5項所述之裝置,其 中前述輸出領域具備有儲存來自前述路徑之電荷用之記憶 節點胃。 5 9 ·如申請專利範圍第5 4或5 5項所述之裝置, 其中前述輸入領域可作用爲載流子用之源極,而前述輸出 領域可作用爲汲極。 6 〇 ·如申請專利範圍第1、2、3、25、26、 27、28、29、30、31、3 2、33、35、 5 4或5 5項所述之裝置,其中前述非導電性領域乃由氮 化矽層所構成,而前述導電性領域乃由本質矽之層所構成 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)~^ (請先閱讀背面之注意事項#!填寫本頁) -裝- 經濟部智慧財產局員工消費合作社印製 495963 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 夂、申請專利範圍 0 61 ·如申請專利範圍第1、2、3、25、26、 27、28、35、54或55項所述之裝置,·其中前述 障壁構造之領域在遍及前述障壁構造之寬方向可造成在尺 寸上較爲廣閣,較爲低之障壁高度之障壁成分之同時,前 述非導電性領域可造成較前述廣闊障壁在尺寸上較爲狹窄 之複數之障壁成分。 ^ 62·—種可控制之傳導裝置,其特徵爲:由用於配 設多重隧道接合結構用的多層構造,和以重合關係所形成 之載流子用的傳導路徑所用之源極領域及汲極領域,及要 用於控制沿著前述傳導路徑所流動之載流子用的閘極所形 成,而前述傳導路徑係形成爲朝橫過前述多層構造之方向 展延。 63.—種可控制之傳導裝置,其特徵爲:由用於配 設多重隧道接合結構用的多層構造,和以朝橫向隔離之關 係來形成之用於載流子用的傳導路徑之源極領域及汲極領 域,及要用於控制沿著前述傳導路徑所流動之載流子用的 閘極所形成,而前述傳導路徑係形成爲朝橫過前述多層構 造之方向展延。 (請先閲讀背面之注意事項再填寫本頁) •裝· 本紙張尺度適用中國國家梂準(CNS ) Μ规格(210 X 297公釐)-10 -
TW087102613A 1997-09-04 1998-02-23 Controllable conducting device and memory device TW495963B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24003097A JP3489973B2 (ja) 1997-09-04 1997-09-04 柱状構造を有する半導体装置

Publications (1)

Publication Number Publication Date
TW495963B true TW495963B (en) 2002-07-21

Family

ID=17053431

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087102613A TW495963B (en) 1997-09-04 1998-02-23 Controllable conducting device and memory device

Country Status (2)

Country Link
JP (1) JP3489973B2 (zh)
TW (1) TW495963B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102637629A (zh) * 2011-02-14 2012-08-15 旺宏电子股份有限公司 用于具叠层接触层的ic装置的减少数量的掩模组合及方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7244977B2 (en) 2001-10-24 2007-07-17 Elpida Memory, Inc. Longitudinal MISFET manufacturing method, longitudinal MISFET, semiconductor storage device manufacturing method, and semiconductor storage device
JP4343571B2 (ja) 2002-07-31 2009-10-14 株式会社ルネサステクノロジ 半導体装置の製造方法
KR100718255B1 (ko) 2005-03-05 2007-05-15 삼성전자주식회사 디램 장치 및 그 제조 방법
JP4515538B1 (ja) * 2008-12-08 2010-08-04 エンパイア テクノロジー ディベロップメント エルエルシー 半導体記憶デバイスおよびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102637629A (zh) * 2011-02-14 2012-08-15 旺宏电子股份有限公司 用于具叠层接触层的ic装置的减少数量的掩模组合及方法
CN102637629B (zh) * 2011-02-14 2013-11-20 旺宏电子股份有限公司 用于具叠层接触层的ic装置的减少数量的掩模组合及方法

Also Published As

Publication number Publication date
JPH1187541A (ja) 1999-03-30
JP3489973B2 (ja) 2004-01-26

Similar Documents

Publication Publication Date Title
US6060723A (en) Controllable conduction device
US7741188B2 (en) Deep trench (DT) metal-insulator-metal (MIM) capacitor
JP4880867B2 (ja) 薄膜メモリ、アレイとその動作方法および製造方法
TW461096B (en) Semiconductor memory
US8241981B1 (en) Method of fabricating a deep trench (DT) metal-insulator-metal (MIM) capacitor
CN103578933B (zh) 具有降低的偏置温度不稳定性(bti)的器件
JP2012165005A (ja) 半導体素子および作製方法
US20070202638A1 (en) Vertical misfet manufacturing method, vertical misfet, semiconductor memory device manufacturing method, and semiconductor memory device
KR100239414B1 (ko) 반도체 소자의 제조방법
TW449862B (en) Field-shield-trench isolation for gigabit DRAMS
TW474006B (en) Permanent semiconductor memory-cell and its production method
TW466763B (en) Semiconductor device and method of manufacture thereof
JP2000353790A (ja) 強誘電体アプリケーションのためのPb5Ge3O11薄膜の化学蒸着法
US11742382B2 (en) Method for preparing semiconductor device with air gap and boron nitride cap
JP2007059680A (ja) 半導体装置及びその製造方法
TW495963B (en) Controllable conducting device and memory device
TW200408114A (en) Integrated circuit arrangement having capacitors and having preferably planar transistors and fabrication method
EP0901169B1 (en) Controlled conduction device
TW302538B (zh)
CN110476248A (zh) 半导体存储元件、半导体存储装置、半导体系统和控制方法
JPH1140810A (ja) 制御可能な伝導デバイス
KR100520015B1 (ko) 제어가능한전도디바이스
US20240047520A1 (en) Semiconductor device with air gap and boron nitride cap and method for preparing the same
Zheng et al. Energy-Efficient Reconfigurable Transistor Achieving Sub-Nanojoule Consumption Per Programming Event
JPH02199871A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees