TW494641B - Noise shaping dynamic element mismatch in analog to digital converters - Google Patents

Noise shaping dynamic element mismatch in analog to digital converters Download PDF

Info

Publication number
TW494641B
TW494641B TW089118385A TW89118385A TW494641B TW 494641 B TW494641 B TW 494641B TW 089118385 A TW089118385 A TW 089118385A TW 89118385 A TW89118385 A TW 89118385A TW 494641 B TW494641 B TW 494641B
Authority
TW
Taiwan
Prior art keywords
capacitor
group
digital output
sequence
capacitors
Prior art date
Application number
TW089118385A
Other languages
English (en)
Inventor
Paul M Yu
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Application granted granted Critical
Publication of TW494641B publication Critical patent/TW494641B/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/34Analogue value compared with reference values
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H03M1/0665Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using data dependent selection of the elements, e.g. data weighted averaging
    • H03M1/0668Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using data dependent selection of the elements, e.g. data weighted averaging the selection being based on the output of noise shaping circuits for each element
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/14Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/16Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
    • H03M1/164Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
    • H03M1/167Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages all stages comprising simultaneous converters
    • H03M1/168Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages all stages comprising simultaneous converters and delivering the same number of bits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

^4641 五 經 濟 部 中 央 標 準 局 貝 工 消 k· 合 作 社 印 製 Λ7 B7 發明説明(3 ) 發明技術領域 本發明一般與類比至數位轉換器(此後稱,,ADC”)系統 有關且更特Si的’與在此等系統中將不匹配的元件轉換 成白熱噪音的方法與裝置有關。 發明背景 每級夕位元,官線式ADC為所知提供多位元、數位碼、 衫:資料流的裝置,表示一連續取樣週期的類比信號。 每-字70代表在每_對應連續取樣時間,對應於類比信號 一些特徵大小的一個值,例如類比信號的電壓。每一取樣 週期,在-取樣時間發生時,被劃分為一第一取樣階段及 =第二取樣階段。經由f景的方式,檢視傳統每級多位元、 管線式ADC的構成甚有助益。此等ADC顯示如圖1。圖中 共顯示4級12,14,16,18 ;但是,如省略符號2〇所示,可 包含更多級。一個類比輸入信號Vin於線22上輸入第一級 12。一個第一剩值信號Vresi由線24從第一級12輸入第二級 14。一個-第二剩值信號VRES2由線26從第二級14輸入第三級 16。一個第二剩值信號vRES3由線28從第三級16輸入第四級 18。另一個剩值^ ^虎由線3 〇從第四級18提供,依此列推。 典型的’管線式ADC諸如ADC 10所有的級均相同。在 圖1中,第二級14的功能性元件以範例的方式來顯示。因 此’參考第二級14的突起擴展15處,可見到輪入線24,那 是一個到取樣及保持放大器的輸入(“SHA’,)32。SHA 32的 輸出提供於線34上到一個m位元類比至數位次轉換器 (ADSC)36,那是一個典型的快閃ADC,並且到總和單元% 本紙張尺度適用中國國家標隼(CNS ) A4規格(210X29*7公t ) ---------裝-- (請先閲讀背面之注意事項再頁) 訂 494641 Λ7 . ___B7 五、發明説明(3 ) 的一個第一輸入處。m位元ADSC 36的輸出是一個m位元的 次字元,它提供於線40上輸出至第二級14並供作m位元數 位至類比次轉換器(DASC)42的輸入。m位元DASC 42的輸 出提供於線44上作為總和單元38的減法輸入。總和單元38 的輸出提供於線46上至一個2m放大器48,它具有理論上2m 的增益。2m放大器48的輸出提供於線26上。 經濟部中央標準局貝工消費合作社印裝 ---------裝-- (請先閱讀背面之注意事項再^^4頁) 在運作時,第二級14的操作如下。將一個信號供應於 線24上至SHA 32。SHA 32將在線24上的類比信號持續一段 時間取樣,並將每一如此的取樣保持一段足夠的時間作為 在線34上的信號位準,使m位元的ADSC 36得以感測線34 上#號的位準,並在線4〇上以次字元的^^個位元以其數位 表示。將這些m個位元以m位元的DASC 42轉換至一個類比 電壓信號,供應於線44上。在線44上的類比信號有一個對 應於線24上類比信號的電壓位準,但僅為線4〇上由位元數 m所決定的數位準確度。將線44上的類比信號電壓以總和 單元38由線34上的輸入信號電壓中減去,將差異信號提供 於線46上置放大器48,在該處被放大2m的因數。線46上的 差異信號電壓代表由m位元ADSC 36所造成負的誤差值。 理論上’誤差值代表線24上有限的位元數,m位元表示類 比信號的不準確度。誤差信號經由2m因數的放大,將之經 由線26輸入至管線的後續級中,在該處執行類似的運作。 信號經由η級的傳遞後,獲得輸入信號vIN的數位取樣。 在相關ADSC級的輸出提供給每一條次字元位元線,亦即 由ADSC 36的位元線40,構成經由γΙΝ取樣信號之ADC 1〇 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公楚) 494641 經濟部中央標隼局貝工消費合作社印製 A7 ____B7 五、發明説明(4 ) 所提供,代表整體數位字元之數位表示值。次字元位元線 連結形成此字元。每一個時間週期產生一個新字元,取樣 及保持放大器亦即SHA 32在該處獲得一取樣。在一個傳統 的管線式ADC中,有三個主要的誤差來源。第一個為比較 器補償型式的A/D次轉換器線性度。假定DASC和級間的增 益非常完美,此誤差可典型的以數位誤差修正來除去。剩 餘的兩個誤差源為A/D次轉換器及級間的增益誤差,二者 均發生於電容器不是完美的匹配。 在Σ-ΔΑϋΟ:中,電容器不匹配僅造成DASC誤差。此 DASC誤差可經由先前所建議之多位元乙-△ ADC中DASC 線性化,以數個動態元件匹配(“DEM”)技術來降低。此等 技術的範例描述於 L.R.Carley,“Noise Shaping Coder Typology for 15-bit Converters/9 IEEE J. Solid-State Circuits, S.C. *24 No. 25 pp. 267-273, April 1989; B.H. Leung and S. Sutarja, "Multibit Converter Incorporating a Novel Class of Dynamic Element Matching Techniques,” IEEE Trans. Circuits and Syst. II5 Vol. 39, No. 15 pp. 35-51, January 1992; R.T. Baird and T. Fiez, ''Improved Σ - Δ DAC Linearity Using Data Weighted Averaging/9 Proc. 1995 IEEE Int. Symp. Circuits Sys., Vol 15 pp. 13-16, May 1995; 以及 R.Adams and T· Kuan,“Data-Directed Scrambler for Multi-Bit Noise Shaping D/A Converters,” U.S. Patent 美國 專利號 5,404,142,設定予 Analog Device,Inc·,April 3, 1995.經由元件的時變組合來代表所給定的DASC輸出位 -6 - 本紙張尺度適用中國國家標隼(CNS ) A4規格(210X297公釐) ---------裝-- (請先閱讀背面之注意事項再頁) 、11 494641 hi B7 五、發明説明(5 ) 準,元件的不匹配誤差為時間所均分,因而將DASC線性 最後,由 L.Hernandez 在 ’’Digital Implementation of Mismatch Shaping in oversampled pipeline A/D converters,” IEE Electronics Letters,Vol. 34,No. 7, Αγή\ 2,\99%,反A· Shabra,et al·,在’Oversampled Pipeline A/D Cnverters with Mismatch Shaping, 'ΊΕΕ, Electronics Letters Vol. 34, Issue 6,March 19,1998,中所建議展示管線式轉換器不匹配整 型的技術。這是以改換回授電容器的策略使用兩個電容 器。但是,此技術限定為兩個電容器,並且需要特別的數 位誤差修正技術包括管線中的過幅級及低幅級。 在一個管線式ADC中,電容器的不匹配造成DASC及 級間增益誤差。管線式ADC現有DEM技術的直接應用並不 非常有效’因為級間增益誤差仍可顯著的降低管線式的整 體線性度。因此,本發明之目的是提供在每級多位元管線 式ADC中,級間增益誤差問題的解決方法。除了級間增益 誤差問題外,提供ADC中DASC電容器不匹配誤差問題的 解決方法亦是本發明目的之一。同時也是本發明目的之一 為降低此等誤差時,在整體的ADC設計中能維持足夠的單 純性,使如此之ADC得以成為有商業價值的產品。 發明簡述 · 依據本發明,在此提供-種在多級類比至數位轉換器 (“ADC”)之-個級中,將電容器由取樣週期至取樣週期改 請 先 閲 讀 背 之 注 意 事 項 再 頁 經濟部中央標準局貝工消費合作社印製 494641 經濟部中央標隼局貝工消費合作社印製 Λ7 ------—__B7五、發明説明(6 ) ' 換的方法,在每-取樣週期眞級接收—個具有第一類比 電壓位準的輸入,並對每一取樣週期提供一個預定數位準 確度,代表對應於第-類比電壓位準的第二電壓位準的數 位輸出,以及對應於數位輸出,提供一個代表 壓位準及第二類比電壓位準間差異之類比輸出。此氣級 包括-多電容可於取樣階段用來儲存電荷,並在放大階段 提供與放大器有關之輸出信號,以電壓表示第二類比電壓 位準與第一類比電壓位準間的差異。本方法包括下列步 驟。首先,在取樣階段將輸入信號提供給多電容以在取樣 P白#又的第一時間捕捉並維持第一類比電壓位準。接著將多 個電容器選定的一次群組當作回授電容器,此時將多個電 容剩餘的次群組當作數位至類比次轉換器(“DASC”),相關 聯於放大為,在相鄰的取樣週期,此選定的與剩餘的次群 組為不同的組合。電容器的選擇是依據為了配合將電容器 不匹配所造成間譜失真轉換成雜訊之頻譜振幅峰值位於預 定頻帶之外的電容器改換程序來_教抒。 本發明之這些及其它的特點,經由本發明下列及後附 圖詳細的描述,對那些熟悉此等技術的人士將會很明顯。 遍式簡箪說明 圖1為習知技術之類比至數位轉換器方塊圖; 圖2為習知技術第一階段樽型中取樣及保持放大器之 適切部份電路方塊圖; 圖3為為習知技術第二階段構型中取樣及保持放大器 -8- 本紙張尺度適用中國國家標準(CNS ) A4現格(21〇X 297^3 ' '""" (請先閲讀背面之注意事項再 -裝. 頁) -訂 494641 A7 B7 經濟部中央標準局貝工消f合作社印¾ 五、發明説明(7 ) 之適切部份電路方塊圖; 圖4(A)顯示第一構型的雙電容取樣及保持放大器中, 每級1.5位元之管線式A/D轉換器級的轉換曲線。 圖4(B)顯示第二構型的雙電容取樣及保持放大器 中,每級1.5位元之管線式A/D轉換器級的轉換曲線。 圖5為依據本發明實施例之取樣及保持放大器電路圖 第一構型。 圖6為依據本發明實施例之取樣及保持放大器電路圖 第二構型。 圖7為使用本發明第一實施例之配置方塊圖。 圖8為使用本發明第二實施例之配置方塊圖。 圖9為使用本發明第三實施例之配置方塊圖。 圖10為像用本發明第四實施例之配置方塊圖。 圖11為使用本發明第五實施例之配置方塊圖。 圖12為使用本發明第六實施例之配置方塊圖。 圖_丄1為使用本發明第七實施例之配置方塊圖。 圖14為使用本發明第八實施例之配置方塊圖。 圖15為使用本發明第九實施例之配置方塊圖。 本發明鮫佳實施例說明 圖2為依據使用本發明實施例的方法,於第一取樣階段 之構成,諸如圖1的ADC級14,第一型1.5位元ADC級之適 切部份電路方塊圖。此第一類型態的ADC級架構在其中電 容數為2(m]),回授電容器數為1,以及比較器數為2气2。在 -9 - 本紙張尺度適用中國國家標準(CNS ) A4現格(210X297公釐) (請先閲讀背面之注意事項寫本頁) -裝· 訂 線 494641 經濟部中央標準局負工消费合作社印$1 A7 B7五、發明説明(S ) ' ^-- 此型的結構中處參考位準數為3。在圖2的電路中,_ 值為2。本發明的原理包含說明其運作同樣的適用於瓜為其 它值的電路,設計者僅需適當的定義之。將可以認知本發 明也適用於其它的架構,例如,ADC級的型式其電容數為 2m’回授電容器數為2,以及比較器數為2〇M。在該等型式 結構DAC參考位準數為2。再次的,一旦在此所述本發明 -的原理被瞭解後,在該等結構型式中本發明的原理亦可應 用’對那些熟悉與此發明相關技術領域的人士而言將會狼 明顯。 圖2的電路中是-個差分放大器5(),具有其—個非反相 輸入經由線52接地。將-個電壓為的輸人信號提供於一 輸入線54至-對電容器,電容器C1及電容器口,在輸入線 54及差分放大器50的一反相輸入間並聯連接。差分放大器 50的反相輸入及輸出在此階段期間連接如關閉之開關心所 不。此為電容器C1及電容器C2提供一虛擬的接地,因而它 們可於取樣階段期間充電,並在取樣時間捕复取樣的電壓 VIN。在取樣階段結束時,典型的是在時脈週期的下降緣控 制取樣階段,開關Ss打開,捕捉並保持電荷供隨後放大階 4又使用。將可以認知其它電路及架構也可以使用,其中如 此電路或架構的電容器C1&C2或類似的電容器可連接至 一AC接地節點,甚至於dc接地。 輸入線54也連接至一個比較器55的一個輸入,它的遺 它輸入經由線56接地。比較器56的比較結果d,提供於比較 器55的輸出57。d的值可為1,〇或-1,視vIN的值而定。d -ίο - 本紙張尺度適用中國國家標準(CNS ) A4現格(210X297公釐) (請先閲讀背面之注意事項@寫本頁) .裝· 訂_ — I · 經濟部中央標準局貝工消资合作社印製 A 7 ----- —___B7 _ 五、發明説明(9 ) 的值用來產生m位元的次字元,它是ADC級的輸出。在圖2 所示的構型中m值等於2。 圖3顯示與圖2相同電路元件的ADC級,構成一第二保 持,或放大階段。如所示,在此第二放大階段,輪入線54 現連接至一個位準為d,VREF的參考電壓,再次的,在該處d 值為卜〇或-1,視比較器55之輸出值而定,如開關、所示。 電容器C2保持連接於輸入線54級差分放大器50的負輸入 之間且當作一個DASC電容器。但是,電容器C1先前是連 接於輸入線54現在則連接至輸出線58,取代圖2中的電路路 控包括Ss且當作一個回授電容器。 在傳統每級1.5位元管線式ADC中,電容器C1通索是當 作回授電容器,而電容器C2通常是當作輸入連接電容。圖 4a及4b顯示此方法之結果。圖4a及4b為圖2及圖3取樣及保 持放大器輸入電壓相對於輸出電壓的圖,亦即該單元兩案 例的實效轉換曲線。在圖4a中一曲線62顯示當C1<C2案例 之轉換曲線。在圖4b中一曲線64顯示當C1<C2案例之轉換 曲線。圖4a及4b中曲線60表示理想的轉換曲線。在習知技 術中,一旦晶片製造完成,C1對C2的值固定。因此,在運 ; 作中,全程ADC的轉換曲線將會如曲線62或曲線64。 依據本發明之原理,經由一程序選擇一個C1當作回授 電容器’如下所詳述,平均來說與C2的時間相同。經由選 取與C2的平均時間相同的C1 (圖2,3)作為回授電容器,其 時效轉換曲線是一個曲線62及64平均時間的版本。此結果 將ADC線性化。此外依據如此的程序,經由將轉換曲線62 -11- 本紙張尺度適用中國國家標準(CNS ) A4現格(210X297公釐) ----- (請先閱讀背面之注意事項再本頁) •裝· 訂 線 494641 經濟部t,央標準局貝工消費合作社印裝 Λ7 B7 五、發明説明(10 ) 切換至轉換曲線64,亦即依據如此的程序,選取c 1或 作為回授電容器,則達成了雜訊整型元件不匹配。此外, 本方法不僅適用於上述每級1.5位元的範例,也可一般化至 每級多位凡的結構。 當L· Hernandez在其文章中建議該法時,並由八. Shabra等人提出改進,但是其改進僅限於管線式ADC。那 些技術限定在取樣及保持放大器中使用兩個電容器,限制 了整體失真的改進。此外,當使用如此的構成時,必需使 用非標準的數位誤差修正。 依據本發明電容器改換原理達成提供整型雜訊元件不 匹配。此外,在同時本發明電容器改換雜訊整型級間增益 誤差。 圖5為一 ADC級適切部份電路圖,依據本發明方法實 施例,顯示於取樣階段。為了簡潔起見,圖中省略了一個 比較器產生一個用來產生m位元次字元的d值,但是可瞭解 如此的元件存在於實際的應用中。在圖5的電路中是一個差 分放大器70 ’具有一個非反相輸入經由線72接地。輸入線 74提供一輸出電壓VlN至兩組的電容器,第一組C11, C12,…,Clq,以及第二組C21,C22,…,C2q,所有的 電容器並聯連接於輸入線74級放大器70的一個反相輸入。 放大器70的一個反相輸入也經由一個開關Ss,連接至放大 器70的輸出線76,依據前述圖2中參考開關Ss類似的原理。 於是,開關Ss,為電容器C11,C12, "^Clq以及電容器C2卜 C22 ’…’ C2q提供虛擬的接地,因此它們可在取樣階段充 -12- ----------装! f請先閱讀背面之注意事項再頁〕 訂- 本紙張尺度適财關雜iTcNS ) ( 210X297公蝥) Λ7 __________B7 五、發明説明(η ) 電’並於取樣時間捕捉取樣的電壓Vin。如圖2,開關Ss,於 取樣階段結束時開啟以捕捉隨後放大階段使用的電荷。 圖6是圖5中電路的電路圖,於放大第二階段之構成。 由圖6中可見,第一組電容器Cll,C12,…,Clq均並聯連 接於輸出線76和放大器70的反相輸入間作為回授電容器。 弟一組電容器C21,C22,…,C2q均並聯連接於放大器7〇 的負輸入及個別相對應的切換開關SI、S2、…、Sp間當作 DASC用。每一個開關si、S2、…、Sp使得相關DASC電容 器的蟑連接至VREF,接地,或-VREF,端視開關的位置。再 次的,這是由比較器(未顯示)輸出的d值來決定。 如圖5所示,在取樣階段,傳統方法不需改變。在傳統 管線式中的放大階段,一旦決定了來自ADSC的數位碼, DASC電谷器的連接就固定。此外,任何時候回授電容器 通常決定為cil·。但是在本發明的實施例中,DASC電容器 連接至VREF ’ GND ’或-VREF,是由提供雜訊整型元件不匹 配以及雜訊整型級間增益誤差的程序所替換。 應瞭解p及q的數量是可選擇的,端視效能相對於取樣 及保持放大器所佔用的面積而定。單位電容器的p值結果視 數位的決定,一個可選取的值i可連接至Vref,值」·可連接 至-VREF,值k可連接至GND。但是時間過後,部份或所有 的q回授電容器可當作DASC電容器等等。 舉例來說,考量每級3位元的案例。一個傳統的結構使 用母級4個電谷器’其p值為3q值為1。於是,此三個dasc 電容器為C21、C22、及C23,以下討論將之命名為C2、C3、 經濟部中央標隼局貝工消贤合作社印^ Λ7 -----[___ 五、發明説明(12 ) C4,其中Cl 1為回授電容器,以下討論將之命名為C1。 在此案例中,假定類比輸入為使ADSC之輸出為2。在 傳統之管線式中,C2為DASC電容器的一部份,總是連接 至Wref,而C3及C4連接至GND。但是使用本實施例技術, c 1至C4的選擇是依據前述改換程序連接至奸。同時, 連接至GND的兩個電容器及回授電容器也是由此程序所 決定。經由使用將如下所述之適當的改換程序,通常伴隨 電容器不匹配的簡諧失真被轉換成雜訊,將其頻譜振幅整 型至其峰值或最大值可位於特殊應用所關注頻帶範圍之 外。 在傳統的架構中,回授電容器的數量q通常為1或2。本 實施例中所使用的方法可採用此數值而仍可達到所希望的 雜訊整型。這是由改換所有電容器的連接,包括回授電容 器如此處所述^ 依據第一實施例,提供一種促成個別位準均值雜訊整 型的方法。在所發明技術的應用中,開關S1、S2、...、S7 的切換是依前依取樣時間在線40上(圖1),m位元ADSC 36 的數位輸出所控制。 本發明較佳實施例之方法將參考圖7至圖15來解釋。這 些圖為這些方法實際運用適切部份配置的方塊圖。此方塊 圖包括元件U,諸如電容器,它們依據這些方法來改換。 在這些方塊圖中也包括電阻器R,在該處儲存用來決定特 疋改換的樣式。總和節點也包含在内。這些方塊圖是一般 化的配置’並且可應用至諸如圖5及圖6中特定型式的配 _________ - 14 - 本紙張尺度適财家標!^ )从驗(21GX297公梦—) ~ " (請先閲讀背面之注意事項再頁) -裝· -訂 線 494641 Λ7 五、發明説明(13· f在β亥案例中元件改換為在上述中與這些圖有關的電容 在以下所有描述的方法中假定輸入為3,亦即din=3。這 僅是這些*方法使用的一個案例。通常,&當然可為所使= 方法配置範圍内的任何值。因此,如圖5及圖6的配置,d 可為任何由0至2㈤,或〇至2,的任何值,視管線式的結j 而定。 現參考圖7,描述應用本發明技術的第—實施例。在圖 7中可見一數位輸入線4〇,攜有m位元ADSC在取樣週期的 數位輸出。線40上的數位值是用來選取在下一個後續保持 或放大階段取樣及保持放大器32的電容器配置。在‘案例 中線40上的數位值,舉例來說din=3,是儲存於暫存器'1⑻ 並用來在包含暫存器IU、R2、…、R9的一組暫存器脱中 選取一個暫存器。在暫存器組102中的每一個暫存器儲存一 個指向一堆疊元件104中的一個元件,以一個由丨至9的循環 序列標識,在選擇程序中自這些循環—序列的元件中選擇, 當第f個元件在一系列選取之後,程序環繞回第_個元件 並持續進行。堆疊元件104因而包含元件ui、U2、 、U9 經濟部中央標準局員工消費合作社印製 如所示。在堆疊元件104内的每一元件以一對一的方式,對 應於電容器Cl、C2、···、C9之一。因此元件川對應於C1, 因此元件U2對應於C2,以此類推。由選取暫存器所指向的 元件是用來決定在本保持階段設定那一個開關。特別的, 開關對應至指定的元件,以及切換至堆疊1〇4中的下一個元 件,使得以選取其對應的電容器作為回授電容器。這些$ -15 本紙張尺度適用中國國家標準(CNS ) A4現格(210X297公釐〉 Λ7 B7 經濟部中央標準局貝工消費合作社印製 五、發明説明(14 ) ^" f至下三個堆疊104中的元件切換開關切換使得選取 作為·電容器。在同一取樣週期如此使用 、暫存讀由將70件指標累增—個相當於回授電容器 DASC電容器數總合的值來更新。暫存器組1()2中的每一個 暫存器以此法使用及更新。現將圖7中方法的詳細運作以一 個範例來說明。在此例中din=3,且因而_個數位3的碼顯 不於線40上。故選擇了暫存器R3。如較早決定的結果,例 如將-個初始值載入暫存器R3,或如上所述更新暫柄^ 的内容,R3現在指向現行元件U2,如圖7所示。在此案例 中’元件U2及U3自動的選取切換,使得以選取對岸的電容 器C2及C3作為回授電容器。因此,指向的元件及序列中下 一個元件形成回授電容器。 自動的選取在U3之後序列中的元件U4、U5、及u6使它 們對應的電容器C4、C5、及C6得以在保持階段當作DASC 電容器連接至VREF。因此,下一個元件數跟隨序列中的回 授電容器一1這個數為供作輸入數&的值。剩下的電容器 C7、C8、C9及C1自動的被選取,且在保持階段切換連接 至-Vref。 類比輸出為DASC級概念上的輸出電壓,亦即當電容器 以此法構型時,圖1中m位元DASC 42的輸出44。對下述所 有的圖亦成立。 注意為了維持程序的連續性,選擇在選取〇9之後循環 繞回C1。同樣的環繞適用於所有在此描述的實施例。 在相同的取樣週期,暫存器幻更新為5,以兩個做為 回 ---------^-- (請先閲讀背面之注意事項再頁) -訂 -線· 16 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公楚) 五 經濟部中央標準局貝工消費合作社印製 發明説明(15 =器以電容器,指向下-切一 別位準均值型式的雜=轉換兀件不匹配上執行-種個 m,有雖化’财料㈣存㈣初始化至 用者可選取所希望任1 =始化指仍,必細等等。使 之内。右關、^ 何不同的樣式,這些均在本發明範圍 初。化同樣原理的應用技術描述於下。 法_:考前 ==本發明技術的第二實施例。本方 ii0,包含元細、U2 m在其中提供—元件堆叠 110中一一 2、…119,如所示,其中。元件堆疊
c 、母元件以一對-的型式,對應於電容器C1、 •••C9。但是,在此方法中僅提供一個暫存器ιΐ2 收線40上的數位輸人&。基於稍早的決定,餘存於暫存器 112上的數位值指向112,這是堆疊no上第-個元件用來^ 表DAC位準。如前例中,經由選取暫存器所指定的元件是 用,決定在目前的保持階段那—個開關應該被設定。特別 的疋對應於被指定元件的開關,以及開啟堆疊11〇中下一被 叹疋的το件U2及U3,得以選定其對應的電容器作為回授電 谷器。因為在此例中din為3,開關對應至對疊11()中下3個 το件U4、U5、U6,得以選定其對應的電容器作為£)八8(:電 容器,在保持階段連接至vREF。剩下的電容器€7、C8、C9 及Cl在保持階段連接至_Vref。暫存器112在同一取樣週期 更新使仔元件指標累增一個相當於回授電容器數盘DASC 17· 本紙張尺度適用中國國家標準(CNS ) A#見格(210X297公釐) Μ 五、發明説明(16 ) 電#器數相加的值,在此案例中為U7。電容器亦因而循環 使用。 經濟部中央標準局貝工消費合作社印製 μ 一現 考圖9,描述應用本發明技術的第三實施例。在此 第-技術中’執行群組平均位準來轉換雜訊聽不匹配。 使用的暫存錢係介於如上所述第-技術所使用的及第二 技,所使用的數值之間。在圖9所示特定範例中,在-組暫 存&中的暫存H數為3。在此方法中,當在線仙上的數位輸 入為1 4 ’或7時’選取了暫存器組120中R1。如果線40上 的數位輸入為3 ’ 6,或9時,選取了暫存器組120中的R3。 如上所述’暫存器的内容指向元件堆疊122中的一個元件。 電谷益對應於該元件,且下一個元件被選作回授電容器, 如七述’因為din=3,選取下3個元件做為DASC電容器。更 新的進行亦如同前述。 現參考圖10,描述應用本發明技術的第四實施例。首 先’注意前述的三個技術,使用單一的指標指向下一個將 使用的回授元件。第一個DAC電容器是緊跟著回授電容器 的那一個。但是如果這些技術應用至圖2中的每級1·5位元 的架構’回授電容器將永不改變,使得級間增益誤差未均 分。基於此原因,在此進一步說明各方法,由此第四法開 始。基本的觀念為回授及DAC電容器有不同的指標。因 此,在圖10中,在線40上的數位輸入din是用來由暫存器組 中k取暫存器’其中母一暫存器存有兩個指標而非前 述方法的一個。在圖10中所描述的特定範例中,因為 din=3,暫存器幻為數位值din選取。在稍早的決定中,暫存 (請先閲讀背面之注意事項再1^4:頁) •裝· 訂 -腺 -18 _ 本紙張尺度適用中國國家榡隼(CNS ) Α4規格(210X297公釐) Λ7 五、發明説明(17 ) =汉3才曰向it件U7以選取C7及C8作為回授電容器。也是梢 =疋’同時指向元件仍,選取C2、C3、及cq^DAc $容器。在選R3的同一取樣週期,在R3中的兩個指標均更 使得下兩個選取的回授電容器中之第一個為電容器 9,下三個選取的DAC電容器中將使用之第—個電容器為 L5,如所示。 上述討論的原理亦適用於圖10中有關構型的匈始化。 卜由於母暫存器儲存兩個值,可能希望初始R1至R9 的回授指標指向m,而ReRwDAC指標指向仍。再次 的,使用者可如所欲的決定不同的初始樣式,特殊的初始 樣式對本發明而言並不重要。 '現參考圖11,描述應用本發明技術的第五實施例。此技 ,類似於上述圖10相關的第四實施例,除了回授電容器的 戋標較DAC電容器的指標為優先。在圖丨丨所示的範例中, =AC及回授指標分別指向U5&U7,促使(:7及〇8為回授電 各器而電容器C5、C6、及C9為DAC電容器。在下一個取樣 週期,回授電容器及DAC電容器指標分別更新為1;9及1;1。 經濟部中央標準局員工消費合作社印11 現參考圖12,描述應用本發明技術的第六實施例。在 此實施例中,使用了單一的暫存器148。如前述,山n=3。 =技術在某些方面類似於上述第二實施例,除了使用兩個 指標。在圖12所描述的範例中,由於稍早的決定,現^亍的 DAC指標指向U2,而現行的回授電容器指標指向。?。由於 din=3,因此電容器C2、C3、及(:4為〇八(::電容器。而電容 器C7及C8為回授電容器。在下一個取樣週期之前,回授電 _ _ -19· 本紙張尺度適用中ϋ國"( CNS ) Μ規格(之歐別公楚) 494641 Λ7 B7 五、發明説明(lg ) 谷為及DAC電谷器指標分別更新為仍及仍。此外,dac 電容器的指標較回授電容器的指標為優先。例如,如果暫 存器148為DAC電谷器指向ϋ5,為回授電容器指向仍,所 選取DAC電今器為U5、U6及U7,而回授電容器選取U8及 U9,最近可獲得的電容器於指標U7。 現參考圖13,描述應用本發明技術的第七實施例。如 刖述,din-3。此技術類似於方才描述的實施例,除了回授 電容器的指標較DAC電容器的指標、為優先。 因此在圖13所 不的範例中,暫存器156指向於115的1)八(::電容器,以及回 授電容器的U7,因此所選取的DAC電容器為(:5、C6、及 C9而選取的回授電容器為c?及C8。 經濟部中央標準局貝工消費合作社印製 現參考圖14,描述應用本發明技術的第八實施例。此 貫施例類似於上述之第三實施例,除了使用兩個指標。在 圖14所示的範何中,當數位輸入din等於1、4、或7,選擇 了暫存器組166中的暫存器ri。當數位輸入&等於2、5、 或8,選擇了暫存器R2。當數位輸入din等於3、6、或9,選 擇了暫存器R3。因為DAC及回授電容器指標分別指向XJ2 及U7,因此將電容器C2、C3、及C4選為DAC電容器,而 電容器C7及C8為回授電容器。回授電容器及dac電容器指 標分別更新為U5及U9。DAC指標174的實線表示DAC電容 器的指標較回授電容器176的指標為優先。 現參考圖15,描述應用本發明技術的第九實施例。此 技術類似於方才描述的實施例,除了回授電容器的指標較 DAC電容器的指標為優先。在圖15所示回授電容器的範例 _ -20- 本紙張尺度適用中國國家榡準(CNS ) Ad規格(21〇X297公梦·) 494641 A7 B7 五、發明説明(19) *--- 中,數位輸入din=3,因此選取暫存器幻。因為回授電容器 ,標指向U7’將電容器dC8選取為回授電容器。回授電 谷益、的指標更新為U9。因為回授電容器指標優先於DAC的 指標,將電容器C5、C6K9選取為DAC電容器。將說 的指標更新為U1。 注意在此所描述的任何方法中有可能產生重覆樣式的 上昇,如果此發生時,可用一種震動來應付此問題。為加 入震動,僅需提供將指標隨機旁移_個元件以消除如 重覆樣式。 也注意上述所有的實施例與任何標準的數位誤差修正 相容’且可應用於每級單位元或多位元的f線式架構。 最後,為了易於說明,注意圖2、3、5,及6為單端的 對完整的差分電路此原理均相同,且本發明應用所 =到的考量與此所討論的完全相同,其考量朝於兩個 差为路徑,而非僅為單端電路的單一路徑。 經濟部中央標準局貝工消費合作社印製 -事實上’將會認知本發明之原理除了前述的圖外尚可 應用於許多架構。本發明可能的應用為使用多電容,設計 為相同的值,在-取樣構型及一放大構型間替換=解 此所述之原理後這些應用將會很明顯。 … 最後,為了易於說明,注意圖2、3 、 電路。對完整的差分電路此原理均相同,且=2= 牽涉到的考量與此所討論的完全相同,1 … 差分路徑,而非僅為單端電路的單—路。里^用於兩個 雖然本發明以及其優點已經詳加描應瞭解在此可 -21 - 本紙張尺度適用中國國家標準(CNS )八4規格(210X297公釐) 494641 Λ7 Β7五、發明説明(20 )作各種改變、取代及替換而不會偏離本發明後附專利申請 所定義之精神及範圍。 ---------装-- (請先閱讀背面之注意事項再頁) -線 經濟部中央標準局貝工消費合作社印製 -22- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公簸) 494641 μ Β7 五、發明説明(21 ) 圖示之代號說明 代表符號 名稱 經濟部中央標準局貝工消費合作社印製 10 管線式ADC 12,14,16,18 管線式多位元級 20 省略符號 22 類比輸入信號 24 第一剩值信號 26 第二剩值信號 28 第三剩值信號 30 更多之剩值信號 32 取樣及保存放大器(SHA) 34 SHA輸出 36 類比至數位次轉換器(ADSC) 38 總和單元 40 極輸出 42 數位至類比次轉換器(DASC) 44 DASC輸出 46 總和單元輸出 48 2m放大器 50 差分放大反相輸入 52 非反相輸入接地 54 輸入 55 比較器 ---------裝-- (請先閱讀背面之注意事項再^1^4頁) 、1Τ 车 -23 - 本紙張尺度適用中國國家標隼(CNS ) Α4現格(210X297公釐) 494641 經濟部中央標準局員工消費合作社印製 五、發明説明(22 ) Λ7 B7 56 輸入接地 57 比較器輸出 60,62,64 轉換曲線 70 差分放大器 72 非反相輸入接地 74 輸入 76 放大器輸出 100 暫存器 102 暫存器組 104,110 元件堆疊 112 暫存器 120, 130, 166 暫存器組 148, 156 暫存器 174 DAC指標 176 回授電容器指標 (請先閲讀背面之注意事項本頁) -24- 木紙張尺度適用中國國家標準(CNS ) Λ4規格(210X 297公货)

Claims (1)

  1. 悄641 A8 B8 C8 D8 11年斗呌 補充 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 申請案第89118385號 Palent APPln* No.891 18385 修i之中文申請專利範圍共1〇項_附 Amended claims in Chinese - F.nrl τ 國?1年4月~二日送呈)二 (Submitted on April 4 ? 2002) 一種在多級類比至數位轉換器(“ADC”)之一個級中將 電容器由取樣週期至取樣週期改換的方法,ADC級在 每一取樣週期接收一個具有第一類比電壓位準的輸 入,並對每一取樣週期提供一個預定數位準確度,代表 對應於第一類比電壓位準的第二電壓位準的數位輸 出,以及對應於該數位輸出,提供一個代表該第一類比 電壓位準及第二類比電壓位準間差異之類比輸出,該 ADC級包括一多電容可於取樣階段用來儲存電荷,並 在放大階段提供與放大器有關之輸出信號,以電壓表示 遠弟一類比電壓位準與該第一類比電愿位準間的差 異,包括下列步驟: 在取樣階段將該輸入信號提供給該多電容以在該 取樣階段的弟一時間捕捉並維持該第一類比電壓位 準; 使用一個選疋的該多電容的次群組作為回授電容 器’此時將該多個電容剩餘的次群組當作數位至類比 次轉換菇(“DASC”)’關聯於該放大器,在相鄰的取樣 週期,該選定的與該剩餘的次群組為不同的組合,電 容器的選擇是依據為了配合將電容器不匹配所造成簡 谐失真轉換成雜訊之頻譜振幅峰值位於預定頻帶之外 25- 4|^衣--------訂---------^Aw.. (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(2扣χ 297公釐) 90· 11. 2,〇〇〇 經濟部智慧財產局員工消費合作社印製 494641 A8 B8 C8 D8 六、申請專利範圍 的電容器改換程序來執行。 2.如申請專利範圍第1項所述方法,其中該預定的電容器 改換程序包含下列步驟: 以循環序列唯一的標示該多電容器中每一個電容 3S · σσ > 在第一取樣週期, 基於與該第一取樣週期之該數位輸出值關聯的第 一儲存選擇,以該第一取樣週期之數位輸出來選擇該 多電容器的第一次群組,在該序列中連續選取該次群 組,並使用該第一次群組作為回授電容器, 使用一第二次群組電容器,緊隨在該序列之該第 一次群組回授電容器後之該剩餘次群組作為DASC電 容器,在該第二次群組中電容器之數目是由該第一取 樣週期之該數位輸出來決定; 在該次群組最後一個電容器之後,相關聯於該第 一取樣週期之該數位輸出值,更新該第一儲存選擇為 該序列中的下一個電容器;以及對後續的取樣週期, 基於與該後續取樣週期之該數位輸出值關聯的第 二儲存選#,以該後續取樣週期之數位輸出來選擇該 多電容器的第三次群組,在該序列中連續選取該次群 組,並使用該第三次群組作為回授電容器, 使用一第四次群組電容器,緊隨在該序列之該第 三次群組回授電容器後之該剩餘次群組作為DASC電 容器,在該第三次群組中電容器數目是由該後續取樣 -26- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 90. 11. 2,000 —------------------訂---------線011^ (請先閱讀背面之注意事項再填寫本頁) 494641 A8 B8 C8 D8 六、申請專利範圍 週期之該數位輸出來決定;以及 (請先閱讀背面之注意事項再填寫本頁) 在該第四次群組最後一個電容器之後,相關聯於 該後續取樣週期之該數位輸出值,更新該第二儲存選 擇為該序列中的下一個電容器。 3.如申請專利範圍第1項所述方法,其中該預定的電容器 改換程序包含下列步驟: 以循環序列唯一的標示該多電容器中每一個電容 在第一取樣週期, 基於一儲存選擇,在該序列中連續選取該多電容 器一第一次群組,作為該選取的次群組,並以該第一 次群組作為回授電容器, 使用一第二次群組電容器,緊隨在該序列之該第 一次群組回授電容器後之該剩餘次群組作為DASC電 容器,在該第二次群組中電容器之數目是由該第一取 樣週期之該數位輸出來決定,並使用該第二次群組電 容器作為DASC電容器,以及 經濟部智慧財產局員工消費合作社印製 在該次群組最後一個電容器之後,更新該儲存選 擇至該序列中的下一個電容器;以及對後續取樣週期, 基於一儲存選擇,在該序列中連續選取該多電容 器一第三次群組,作為該選取的次群組,並以該第三 次群組作為回授電容器, 使用一第四次群組電容器,緊隨在該序列之該第 三次群組回授電容器後之該剩餘次群組作為D A S C電 -27- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 90. 11. 2,000 經濟部智慧財產局員工消費合作社印製 494641 A8 B8 C8 D8 六、申請專利範圍 容器,在該第三次群組中電容器之數目是由該後續取 樣週期之該數位輸出來決定,並使用該第四次群組電 容器作為DASC電容器,以及 在該第四次群組最後一個電容器之後,更新該儲 存選擇至該序列中的下一個電容器。 4.如申請專利範圍第1項所述方法,其中該預定的電容器 改換程序包含下列步驟: 以循環序列唯一的標示該多電容器中每一個電容 器, 在第一取樣週期, 基於與該第一取樣週期之該數位輸出第一組值, 包括該第一取樣週期的值,相關聯的第一儲存選擇, 以該第一取樣週期之數位輸出來選擇該多電容器的第 一次群組,在該序列中連續選取該次群組,並使用該 第一次群組作為回授電容器, 使用一第二次群組電容器,緊隨在該序列之該第 一次群組回授電容器後之該剩餘次群組作為D A S C電 容器,在該第二次群組中電容器之數目是由該第一取 樣週期之該數位輸出來決定;以及 在該次群組最後一個電容器之後,相關聯於該第 一取樣週期之該數位輸出該組值,包括該第一取樣週 期該數位輸出的值,更新該第一儲存選擇為該序列中 的下一個電容器;且對後續的取樣週期, 基於與該後續取樣週期之該數位輸出第二組值, 包括該後續取樣該數位輸出的值,相關聯的第二儲存 -28- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 90. 11. 2,000 --------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 494641 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 ^、申請專利範圍 選擇,以該後續取樣週期之數位輸出來選擇該多電容 器的第三次群組,在該序列中連續選取該次群組,並 使用該第三次群組作為回授電容器, 使用一第四次群組電容器,緊隨在該序列之該第 三次群組回授電容器後之該剩餘次群組作為DASC電 容器,在該第三次群組中電容器之數目是由該後續取 樣週期之該數位輸出來決定;以及 在該第四次群組最後一個電容器之後,相關聯於 該後續取樣週期之該數位輸出該第二組值,包括該後 續取樣週期該數位輸出的值,更新該第二儲存選擇為 該序列中的下一個電容器。 5.如申請專利範圍第1項所述方法,其中該預定的電容器 改換程序包含下列步驟: 在第一取樣週期, 基於與該第一取樣週期之該數位輸出值關聯的第 一儲存選擇,以該第一取樣週期之數位輸出來選擇該 多電容器的第一次群組,在該序列中連續選取該次群 組,並使用該第一次群組作為回授電容器, 基於與該第一取樣週期之該數位輸出值關聯的第 二儲存選擇,以該第一取樣週期之數位輸出在該序列 之該剩餘次群組來選擇電容器的第二次群組作為 DASC電容器,在該第二次群組電容器之數目是由該第 一取樣週期之該數位輸出來決定, 在該第一次群組最後一個電容器之後,相關聯於 -29- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 90. 11. 2,000 —------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 494641 六、申請專利範圍 該第一取樣週期之該數位輪出值,更新該第一儲存選 擇為該序列中的下一個電容器,以及 在該第二次群組最後—個電容器之後,相關聯於 該第-取樣週期之該數位輪出值,更新該第二儲 擇為該序列中的下一個電容器;以及 、 對後續的取樣週期, 一基於與滅:貝取樣週期之該數位輸出值關聯的第 三儲存選擇,以該後續取樣週期之數位輸出來選擇該 多電容器的第二欠群組,在該序列中連續選取該次群 組,並使用該第二次群組作為回授電容器, 訂 基於與該後續取樣週期之該數位輸出值關聯的第 -儲存選擇’以該弟-取樣週期之數位輸出在該序列 之該剩餘次群組來選擇電容器的第四次群 DASC電容器,在該第財群組電容器之數目是由該ί 續取樣週期之該數位輸出來決定, 设 線 t該第三次群組最後—個電容器之後,相關聯於 讀績取樣週期之該數位輸出值,更新該第三儲存選 擇為該序列中的下一個電容器,以及 、 在該第四次群組最後一個電容器之後,相關聯於 部 智 慧 該後續取樣週期之該數位輸出值,更新該第四儲存選 擇為該序列中的下一個電容器。 ' 的 6.如申請專利第5項所述方法,其中,在任何取樣週 期期間為次群組選取電容器時,選取作為回授電容器 電容器優先於選取作為DASC電容器的電容器,因此 -30 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 X 297公爱) 90. 11. 2,000 經濟部智慧財產局員工消費合作社印製 494641 A8 B8 C8 D8 六、申請專利範圍 當選取衝突發生時,在該序列中跟隨於選用為回授電容 器之後的電容器被選用作為DASC電容器。 7.如申請專利範圍第1項所述方法,其中該預定的電容器 改換程序包含下列步驟: 在第一取樣週期, 基於一第一儲存選擇,在該序列中連續選取該多 電容器一第一次群組,作為該選取的次群組,並以該 第一次群組作為回授電容器, 基於一第二儲存選擇,選取一第二次群組電容器 作為DASC電容器,該第二次群組電容器的數量是由該 第一取樣週期之該數位輸出所決定, 在該第一次群組之最後一個電容器之後,更新該 第一儲存選擇至該序列中下一個電容器, 在該第二次群組之最後一個電容器之後,更新該 第二儲存選擇至該序列中下一個電容器;以及 對後續的取樣週期, 基於一第一儲存選擇,在該序列中連續選取該多 電容器一第三次群組,作為該選取的次群組,並以該 第三次群組作為回授電容器, 基於一第二儲存選擇,選取一第四次群組電容器 作為DASC電容器,該第四次群組電容器的數量是由該 後續取樣週期之該數位輸出所決定, 在該第三次群組之最後一個電容器之後,更新該 第一儲存選擇至該序列中下一個電容器, -31· 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 9〇Tl. 2,000 --------------------訂--------- (請先閱讀背面之注意事項再填寫本頁) 494641 0^ 888 ABCD 經濟部智慧財產局員工消費合作社印製 本紙張尺度_㈣_鮮x 297公3 申請專利範圍 在該第四次群組之最後一個電容器之後,更新該 第二儲存選擇至該序列中下一個電容器。 8·如申請專利範圍第7項所述方法,其中,在任何取樣週 期期間為次群組選取電容器時,選取作為回授電容器的 電容器優先於選取作為DASC電容器的電容器,因此, 當選取衝突發生時,在該序列中跟隨於選用為回授電容 器之後的電容器被選用作為DASC電容器。 9·如申凊專利範圍第丨項所述方法,其中該預定的電容器 改換程序包含下列步驟: 以循環序列唯一的標示該多電容器中每一個電容 器; 在第一取樣週期, 基於與該第一取樣週期之該數位輸出第一組值, 包括該第一取樣週期的值,相關聯的第一儲存選擇, 以該第一取樣週期之數位輸出來選擇該多電容器的第 人群、、且,在該序列中連續選取該次群組,並使用該 第一次群組作為回授電容器, 基於與該第二取樣週期之該數位輸出第一組值, 包括,第一取樣週期的值,相關聯的第二儲存選擇, 以該第一取樣週期之數位輸出在該序列之 組來選擇電容器的第二次群組作為DASC電容哭餘^ 之數目是由該第-取樣心: 在該第一次群組最後-個電容器之後’相關聯於 -32 - 90· 11. 2,000 (請先閱讀背面之注意事項再填寫本頁)
    494641 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 該第一取樣週期之該數位輸出該組值,包括該第一取 樣週期該數位輸出的值,更新該第一儲存選擇為該序 列中的下一個電容器;且對後續的取樣週期,以及 在該第二次群組最後一個電容器之後,相關聯於 該第一取樣週期之該數位輸出該組值,包括該第一取 樣週期該數位輸出的值,更新該第二儲存選擇為該序 列中的下一個電容器;且對後續的取樣週期, 基於與該後續取樣週期之該數位輸出第二組值, 包括該後續取樣週期的值,相關聯的第二儲存選擇, 以該後續取樣週期之數位輸出來選擇該多電容器的第 三次群組,在該序列中連續選取該次群組,並使用該 第三次群組作為回授電容器, 基於與該第後續樣週期之該數位輸出第二值,包 括該後續取樣週期的值,相關聯的第四儲存選擇,以 該後續取樣週期之數位輸出在該序列之該剩餘次群組 來選擇電容器的第四次群組作為DASC電容器,該第四 次群組電容器之數目是由該後續取樣週期之該數位輸 出來決定, 在該第三次群組最後一個電容器之後,相關聯於 該後續取樣週期之該數位輸出該組值,包括該後續取 樣週期該數位輸出的值,更新該第三儲存選擇為該序 列中的下一個電容器,以及 在該第四次群組最後一個電容器之後,相關聯於 該後續取樣週期之該數位輸出該組值,包括該後續取 -33- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 90. 11. 2,000 —-----------------丨訂---------線 (請先閱讀背面之注意事項再填寫本頁) 494641 A8 B8 C8 D8 六、申請專利範圍 樣週期該數位輸出的值,更新該第四儲存選擇為該序 列中的下一個電容器。 10.如申請專利範圍第9項所述方法,其中,在任何取樣週 期期間為一次群組選取電容器時,選取作為回授電容器 的電容器優先於選取作為DASC電容器的電容器,因此 ,當選取衝突發生時,在該序列中跟隨於選用為回授電 容器之後的電容器被選用作為DASC電容器。 (請先閱讀背面之注意事項再填寫本頁) 訂---------線為 經濟部智慧財產局員工消費合作杜印製 -34- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 90. 11. 2,000
TW089118385A 1999-09-08 2000-09-26 Noise shaping dynamic element mismatch in analog to digital converters TW494641B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/392,138 US6211805B1 (en) 1999-09-08 1999-09-08 Noise shaping dynamic element mismatch in analog to digital converters

Publications (1)

Publication Number Publication Date
TW494641B true TW494641B (en) 2002-07-11

Family

ID=23549396

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089118385A TW494641B (en) 1999-09-08 2000-09-26 Noise shaping dynamic element mismatch in analog to digital converters

Country Status (5)

Country Link
US (1) US6211805B1 (zh)
EP (1) EP1083661A3 (zh)
JP (1) JP2001102926A (zh)
KR (1) KR100730277B1 (zh)
TW (1) TW494641B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7456775B2 (en) 2006-01-06 2008-11-25 Realtek Semiconductor Corp. Pipeline analog-to-digital converter capable of sharing comparators

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6885326B2 (en) * 1999-02-04 2005-04-26 Med-El Elektromedizinische Geraeta Gmbh Accumulator for adaptive Σ-Δ modulation
DE60030950T2 (de) * 1999-10-27 2007-05-24 Koninklijke Philips Electronics N.V. Digital-analog-wandler
US6734818B2 (en) * 2000-02-22 2004-05-11 The Regents Of The University Of California Digital cancellation of D/A converter noise in pipelined A/D converters
US6346898B1 (en) * 2000-08-07 2002-02-12 Audio Logic, Inc. Multilevel analog to digital data converter having dynamic element matching in a reference data path
IT1320694B1 (it) * 2000-10-06 2003-12-10 St Microelectronics Srl Metodo di equalizzazione dinamica degli elementi di un convertitoredigitale/analogico multibit integrato con uscita bilanciata per
US6600440B1 (en) 2001-08-15 2003-07-29 National Semiconductor Corporation Capacitor mismatch independent gain stage for pipeline analog to digital converters
US6617992B2 (en) 2001-08-15 2003-09-09 National Semiconductor Corporation Capacitor mismatch independent gain stage for differential pipeline analog to digital converters
KR100500440B1 (ko) * 2002-10-15 2005-07-12 삼성전자주식회사 파이프라인 구조를 갖는 다단 a/d 컨버터 및 그것을설계하기 위한 코딩 방법
US7193548B2 (en) * 2004-01-30 2007-03-20 Hrl Laboratories, Llc Switching arrangement and DAC mismatch shaper using the same
US7187310B2 (en) * 2005-03-04 2007-03-06 Kamal El-Sankary Circuit calibration using voltage injection
US10003348B2 (en) * 2016-09-08 2018-06-19 Mediatek Inc. Analog-to-digital converter with noise shaping
CN114050828B (zh) * 2022-01-07 2022-04-12 武汉杰开科技有限公司 一种数模转换器、数模转换器的失配校准方法及芯片

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9224238D0 (en) 1992-11-19 1993-01-06 Vlsi Technology Inc Pipelined analog to digital converters and interstage amplifiers for such converters
US5412387A (en) 1993-04-06 1995-05-02 Analog Devices, Inc. Error reduction in switched capacitor digital-to-analog converter systems by balanced sampling
US5404142A (en) 1993-08-05 1995-04-04 Analog Devices, Incorporated Data-directed scrambler for multi-bit noise shaping D/A converters
US5416485A (en) 1993-12-20 1995-05-16 Lee; Hae-Seung Analog-to-digital conversion circuit with improved differential linearity
US6031480A (en) * 1997-11-04 2000-02-29 Texas Instruments Incorporated Method and apparatus for implementing a pipelined A/D converter with inter-stage amplifiers having no common mode feedback circuitry

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7456775B2 (en) 2006-01-06 2008-11-25 Realtek Semiconductor Corp. Pipeline analog-to-digital converter capable of sharing comparators

Also Published As

Publication number Publication date
JP2001102926A (ja) 2001-04-13
EP1083661A2 (en) 2001-03-14
EP1083661A3 (en) 2003-09-03
US6211805B1 (en) 2001-04-03
KR100730277B1 (ko) 2007-06-19
KR20010030325A (ko) 2001-04-16

Similar Documents

Publication Publication Date Title
TW494641B (en) Noise shaping dynamic element mismatch in analog to digital converters
CN105720981B (zh) 用于模数转换器的微处理器辅助校准
US10103742B1 (en) Multi-stage hybrid analog-to-digital converter
US6784814B1 (en) Correction for pipelined analog to digital (A/D) converter
Lewis Optimizing the stage resolution in pipelined, multistage, analog-to-digital converters for video-rate applications
JP4817399B2 (ja) 変換回路、アナログディジタル変換器、およびアナログ信号に対応したディジタル信号を生成する方法
US5861832A (en) Analog-to-digital converter having amplifier and comparator stages
GB2430091A (en) Pipeline analogue to digital converter
US6028546A (en) Pipeline analog-to-digital conversion that reduces the accumulation offset errors
WO2008036140A1 (en) Incremental delta-sigma data converters with improved stability over wide input voltage ranges
JP2008205704A (ja) アナログデジタル変換回路
TW201027931A (en) Analog to digital converter
CN112104374A (zh) 混合斩波以及相关双采样两步模数转换器
TW531968B (en) High resolution ADC based on an oversampled subranging ADC
US6420991B1 (en) Dynamic element matching for converting element mismatch into white noise for a pipelined analog to digital converter
KR20100077300A (ko) 알고리즈믹 아날로그/디지털 변환기의 커패시터간 부정합 오차 보정 방법 및 그 장치
US11265010B2 (en) Incremental analog-to-digital converter
JP2014239426A (ja) A/d変換回路用ディジタル補正回路、a/d変換回路及びイメージセンサデバイス
JP5094916B2 (ja) パイプライン・ad変換回路
CN116074651A (zh) 用于图像传感器读出的模数转换器
JP6632425B2 (ja) インクリメンタル型デルタシグマ変調器、変調方法、およびインクリメンタル型デルタシグマad変換器
TWI729725B (zh) 訊號處理系統及方法
TW201023526A (en) Low power consumption analog-to-digital converter
US7652612B2 (en) Cyclic pipeline analog-to-digital converter
JP2008182333A (ja) 自己補正型アナログデジタル変換器

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees