TW492004B

TW492004B - Commonly used module for double data rate synchronous dynamic random access memory (DDR SDRAM) and synchronous dynamic random access memory (SDRAM)

Info

Publication number: TW492004B
Application number: TW90100237A
Authority: TW
Inventors: Huo-Yuan Lin
Original assignee: Giga Byte Tech Co Ltd
Priority date: 2001-01-05
Filing date: 2001-01-05
Publication date: 2002-06-21

Description

【發明領域】本發明為一種雙倍資料僂於々愔辦rDDR A门輸速度的同步動態隨機存取口己丨思朋_ C D D R S D R A Μ)與同步動能p、左她丛田描鈿4士。機存取記憶體（SDRAM)之，、用椟、]寸別然品其他1c ’在完全不增加成本的情況下達到DDR SDRAM與SDRM共Lay〇ut的曰力成本Η月况下【發明背景】當CPU全速向更高頻率；萬；*αα ^ ^ ^ 、，又门Α半遇進的同時，匯流排的頻寬與 2，又的、進，，亦將成為左右*統整體效能的關鍵^ ’:刀斤現在廣為業界所討論的Rambus架構與SDRAM- H相

準（Double Data-Rate Synchronous DRAM ; DDR SDRAM)，兩者其實都具備了增加資料傳輸的優點。另一方面，DDR SDRAM因為架構與現階段SDRAM架構相容，且不需要如Rambus —般需要重新定義s〇cket標準，對於此一標準的推廣將較前者為容易。而同步動態隨機存取記憶體（Synchr〇n〇us Dram ; SDRAM) ’疋DRAM的新型，比傳統記憶體的時脈速度要快上許多。因為它能和C p u的匯流排同步，並能夠同時開啟兩個記憶體頁（PAGE)，運算速度可達133 MHz。然而’英特爾出產的P e n t i u m系列使用的是1 〇〇及

133MHz的CPU bus，所以SDRAM還能支援，但未來的個人電腦可能將使用高達2 〇〇 MHz的bus，SDRAM就不足以支援了 ’所以’開發更高速的記憶體如雙倍資料傳輸速度的同步動悲隨機存取記憶體（Double Data Rate-Synchronous DRAM，DDR-SDRM)，遂成為一迫切的需求。

第4頁 492004 五、發明說明（2) 雙倍資料傳輸速度的同步動態隨機存取記憶體 (Double Data Rate-Synchronous DRAM ;DDR-SDRM)，因為能支援兩端時脈的資料傳輸，因而將記體晶片的資料量提升為兩倍，因此也稱之為SDRM I I。然而’目前主機板共同支援DDR SDRAM與SDRAM的具體作法疋利用一快速切換積體電路（Quick Switch 1C)來控制切換終端電阻（Terminator)，以達到DDR SDRAM與SDRAM 共同設計（Layout)的目的。但是，此方法需要8〜1〇顆的快速切換積體電路，相對的必須增加製作成本，對於大量生產製造主機板商與使用者而言，非常的不划算的設計。【發明之概述及目的】本發明主要的目的在於提供一種主機板上之雙倍資料傳輸速度的同步動態隨機存取記憶體（DDR SDRAM)與同步動態隨機存取記憶體（SDRAM)之共用模組，在不需要額外的快速切換積體電路（Q u i c k S w i t c h I C )的設計下，達到 DDR DRAM 與SDRAM 共Layout的目的。本發明所提之共用模組係將主機板上的終端電阻設為 3 3 0歐姆時，DDR DRAM與SDRAM皆能正常工作，且工作電流均滿足在SDRAM Controllor允許的範圍内。有關本發明之詳細内容及技術，茲就配合圖式說明如下：【發明之詳細說明】一般而言，支援DDR SDRAM記憶體模組的控制（CMD)訊號/位址（ADD)訊號、資料（DATA)訊號所需的終端電壓

第5頁 492004

(Termination Voltage) Λ1 i λα ^… g j两1· ZbV ’支板SDRAM記憶體模組的控制（CMD)訊號/位址（add)訊沪、次_ι, / 、、的玖俨中. + } 貝料（data)訊號所需

的、冬立而电壓（Termlnatlon Voltage)為 3·3ν。但是DDR S D R A Μ §己憶體模組需要3 3歐姆的終端電卩彳τ 阳^^^Clerminator)，而SDRAM記憶體模組並不需要。而所謂的終端電阻（Terminator)係為一個特殊的電阻包或電阻塊，可用來告訴電腦訊號傳遞的終點在何處，並確保整體電路訊號的穩定性。終端電阻的作用像濾波器，可消除由眾多電欖線和設備所產生的電器雜訊。

因此，DDR SDRAM與SDRAM要共Layoff即要共用控制 (CMD)訊號/位址（ADD)訊號、資料（DATA)訊號），必須在故端電壓不變的情況下，配合恰當的終端電阻，使得DDR 、 SDRAM與SDRAM皆能正常工作。一般利用終端電阻器的終端功能之外，還具有感應模式偵測的功能，當偵測到DDR SDRAM裝置時，會自動將匯、流排傳輸模式切換為DDR SDRAM模式，當然，整個BUS會以較快的速度傳輸資料，當有了本發明的設計之後，可以將 SDRAM裝置接於同一個通道，達到共Lay〇u^々目的。、第1圖為本發明之雙倍資料傳輪速度的同步動態隨機存取記憶體（D D R S D R A Μ)與同步動態隨機存取記憶體 (S D R A Μ)之共用模組架構圖，其中，透過一控制器1 q將控制（CMD)訊號/位址（ADD)訊號、資料（DATA)訊號傳遞至一共用模組12中，此共用模組12包含一第一 DDR SDRAM雙排引腳記憶體模組（Dual In-Line Memory Module ;

第6頁 492004 五、發明說明（4) DIMM) 20、一第二DDR SDRAM雙排引腳記憶體模組（Dual

In - Line Memory Module ;DIMM)30、一第一SDRAM 雙排引 . 腳記憶體模組（Dual In-Line Memory Module ;DIMM)40 及一第二SDRAM雙排引腳記憶體模組（Dual In-Line Memory Module ;DIMM)50，再透過終端電阻（Terminator)60、62 的’在終端電壓（T e r m i n a t i ο η V o 1 t a g e ) 7 0維持不變的情況下，達到共用模組的目的。本發明所提之共用模組，經計算及測試的結果，當終端電阻60、62為3 3 0歐姆時，DDR DRAM與SDRAM皆能正常工作’此為考量S D R A Μ的訊號在H i g h與L 〇 w時之電流，必須滿· 足在SDRAM Controllor允許的範圍内方可。 SDRAM的控制（CMD)訊號/位址（ADD)訊號、資料（DATA) 訊號為H i g h時之電流（I Η)，與為L 〇 w時之電流（I L )經計算及測試的結果如下所示： ΙΗ二（3·3-1.25)/0. 33Κ二6. 21mA ; IL=1. 25/0.33K=3. 79mA ；由於動態隨機存取記憶體（DRAM)必須不斷的重新的加強 (REFRESHED)電位差量，否則電位差將降低至無法有足夠的能量表現每一個記憶單位處於何種狀態。由上述計算得 -知：改變終端電阻6〇、62為3 3 0歐姆後，不會影響上DDR # DRAM的訊號傳輸品質，且^與^的電流值皆在SDRAM Control lor允許的範圍内，故為一確實可行的共用模組。【發明之功效】 (1 )本發明主要在於提供使用者一個花費更低，相容性更

第7頁 492004

五、發明說明（5) 大的主機板記憶體環境，使用者可最有利的記憶體模組，有別於以往主機己的需求選擇 -性，本創作提供兩種記憶體模，且可=§己憶體環境的單言，價格更有彈性，對DIY高手而言，爭擇3,對電腦廠商而達到最佳的P e r f 〇 r m a n c e / C 〇 s t比。 "且衣利S ’可 (2)本發明無需其他1C，在完全不增加主 DDR DRAM與SDRAM共Layout的成果。9 的情況下達到 (3 )減少多顆的快速切換積體電路設，久且提供更多主機板的設計（Lay〇ut) ^門’降低製作成本，造成EM I的問題。二㈤’並降低複雜電路

雖然本發明以前述之較佳實施例用以限定本發明，任何熟習此技藝者，& °上’然其並非精神和範圍内，當可作些許之更^與^在不脫離本發明之保護範圍當視後附之申請專利範圍飾’因此本發明之汀界定者為準。

第8頁 492004 圖式簡單說明 " " 【圖式簡單說明】第1圖為本發明之雙倍資料傳輸速度的同步動態隨機存取記憶體（DDR SDRAM)與同步動態隨機存取記憶體（SDRAM)之共用模組架構圖。【符號說明】 10 控制器 12 共用模組 20 第一DDR SDRAM雙排引腳記憶體模組（Duai in —Line

Memory Module ； DIMM)

3 0 第二D D R S D R A M雙排引腳記憶體模組（d u a 1 I n - L i n e Memory Module ； DIMM) 4 0 第一 S D R A M雙排引腳記憶體模組（D u a 1 I n - L i n e Memory Module ； DIMM) 5 0 第二SDR AM雙排引腳記憶體模組（Dual In-Line

Memory Module ; DIMM) 60，62 終端電阻（Terminator) 70 終端電壓（Termination Voltage)

Claims

六、申請專— " ------------- sd^amI倍貢料傳輸速度的同步動態隨機存取記憶體（DDR 4 蚪同步動悲隨機存取記憶體（SDRAM)之共用模組至少包含： :〜DDR SDRAM雙排引腳記憶體模組（Dua丨in_Line Mem〇ry Module ； DIMM); Merf〜DDR SDRAM雙排引腳記憶體模組（Dual In-Line Mem^y Module ； DIMM); $〜SDRAM雙排引腳記憶體模組（Duai In_Une 〇rY Module ； DIMM); 罘二SDRAM雙排引腳記憶體模組（Dual In — Une ^m〇ry Module ； DIMM); 而i & (Terniinat〇r )，該終端電阻之阻值為33〇歐，透過一控制器，用以將控制（CMD)訊號/位址 )訊號、資料（DATA)訊號傳遞至該共用模組中。 . =專利範圍第丨項所述之雙倍資料傳輸速度的同步 t Ϊ機存取記憶體（DDR SDRAM)與同步動態隨機存取 "己丨思肢（SDRAM)之共用模組，其中該DDR SDRAM記憶體模組所需的終端電壓（Termination Voltage)為1.25V。 3.如申請專利範圍第1項所述之雙倍資料傳輸速度的同步動態隨機存取記憶體（DDR SDRAM)與同步動態隨機存ς 記憶體（SDRAM)之共用模組，其中該SDRAM記憶體模組所需的終端電壓（Termination Voltage)為 3· 3V。 4 ·如申請專利範圍第1項所述之雙倍資料傳輸速度的同步

492004 六、申請專利範圍動態隨機存取記憶體（DDR SDRAM)與同步動態隨機存取記憶體（SDRAM)之共用模組，其中該終端電阻 (丁 e r m i n a t 〇 r )係用以告訴電腦訊號傳遞的終點在何處，並確保整體電路訊號的穩定性。

第11頁