TW488138B - ISI-rejecting differential receiver - Google Patents

Description

488138

五、發明說明（1 ) 經濟部智慧財產局員工消費合作社印製 [發明背景】 1. 發明領域 本發明是能應用到習知差動接收器之積體電路(lc)領 域。特別是接收數位資料所使用之1C裝置。而該數位資 5料是經由長傳送線路來傳送。該領域是有所有雙極差動^ 收器和所有絕緣型閘極場效電晶體（insulated gate fiew effect transistor，IGFET)差動接收器，包含 CM〇s 電路。 2. 背景資料 當經由一條長輸送線路來傳送内含長串之1或〇之數 10位資料信號時，因為該輸送線路之頻帶寬限制和頻率發散 (freguency dispersion)，與該資料轉變（data trandt〇叫 〇_ 1或1-0)對應之邊緣會形成嚴重失真。這種現象，即習知 之符號間干擾（ISI)，會使這些長串信號之轉變邊緣 (transition edge)偏離理想時鐘脈波位置，因此干擾該接收， 15 器之資料確實恢復。 差動接收為之習知技術是無法提供一種解決這個問題 之方法，即在該接收器所實施之方法。該接收器並無方法 來處理，資料傳送系統設計者是已經採用一種系統方法來 減輕該符號間干擾(ISI)問題。在該系統方法，設計者在該 20驅動電路是使用一種所謂，，預先加強，pre-emphaSiS，，技 術。例如，該輸送線路驅動器是宣告一個1-〇轉變位準 (transition level)，該位準是高於一個持續之w資料位 準，並宣告一個0-1轉變位準，該位準是高於一個持續之 0-0貧料位準。這些所強調之轉變是傾向補償脈浪之預期 -3- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297 89258a -----------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 五、發明說明（2) =真，該失真是跟隨長時間高位元序列或長時間低位元序 該符號干擾問題之，，預先加強，，系統方法是會使傳送系 、、先叹5他讀雜。設計者是偏重_種方法，其能在一種系 統内所使用之差動接收器實施，其中對驅動器選擇並無控 ，。當二料傳送率上昇時，符號間干擾變得更為嚴重，乃 為=速電路具有降低的對於時序誤差之裕度。在這些 車乂N運^1*速度系統，該驅動器和該接收器兩者是必須能夠 應對该付號間干擾問題。 10 [發明概述] i本發明是提供一種改良型差動接收器積體電路，因為 該者能在該接收器排除符號間干擾。習知差動接收器 =輸出脈波’魏度會❹料之影響，能排除㈣ 間干擾之差動接收器則不會，所以能排除在輸出信號之高 位準符號間干擾。對於許多數位資料傳送系統，這個訴賴 之差動接收器積體電路是能提供足夠之符號間干擾排除，、 =便在該驅動器消除，，預先加強，，之需求。該者亦能使更高 貧料傳送速度可行，g)為其缺，，驅絲預先加強，，之減緩 技術與該接收ϋ與ISI排除結合。本發勒在所有雙 極(n-p-n或ρ·η_ρ)技術和所有IGFET(p型通道或η型通 道)技術，並包含CMOS。 -主要差動電晶體對是增加次| (較弱）冑晶體對和 一對濾波器網路。這些零件會將來自該差動電路 (differ_ drcuh)兩側之信號結合’以便在該差動輸入和 -4· 488138

五、發明說明（3) (請先閱讀背面之注意事項再填寫本頁) 輸出之間形成一個高通”搁置(she][f)”濾波器。在低頻時， 該雙重網路會減少該差動放大器之增益。在高頻時，該2 對之增益會相加。是以該網路之一個RC時間常數(Rc time constant)來設定用於該增益變化量之轉折顏頻率 5 (beak frequency)。在該網路之輸入裝置尺寸比例和電阻

比例疋能決定界於該最低增益和該最高增益之間的差異。 [圖式簡述] N 圖1是說明在數位資料傳立系統之符間干擾現象。 圖2是說明一個典型電路，其用於習知之數位差動接 10 收器。 圖3是說明本發明之排除符號間干擾之差動接收器電 路的變化。 圖4是一個璩波器網路之幾乎等效電路，該濾波器網 路是設置在該排除符號間干擾之差動接收器的每一側。 15 圖5是說明漸近線形式之該排除符號間干擾之差動接 收器轉移函數的大小。 經濟部智慧財產局員工消費合作社印製 圖6A-6C是圖示該排除符號間干擾之差動接收器對於 一個偽隨機(pseudo-random)差動輸入信號之模擬響應， 而該差動輸入信號是已經由符號間干擾所劣化，並與一個 20缺少該排除符號間干擾組件者相比較。 圖7是以n-p-n雙極積體電路技術來圖示本發明之一 個實施例。 圖8是以p-n-p雙極積體電路技術來圖示本發明之一 個實施例。 -5- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) - 488138 A7 B7 五、發明說明（ 5 10 15 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 20 圖9是以p型通道IGFET積體電路技術來圖示本發 明之一個實施例。 圖10是以η型通道IGFET積體電路技術來圖示本發 明之一個實施例。[詳細說明] 圖1是圖示在經由20公尺之電纜傳送後由一個差動 ”1111101010”位元模式（bit p〇ttern)示波器圖示。其顯示 經由形成脈波寬度失真，其會使長串之J或0的尾端之位 元的轉變邊緣位移(shift)，而使符號間干擾在接收器產生 資料誤碼。該習知差動接收器會在二個波形交又之點產生 輸出脈波轉變。理想上，這些資料轉變每隔941微微秒 (picoseconds，pS)發生。然而，因為符號間干擾，該 ’’1111Γ’運作模式(run pattern)是具有一個495〇 ^之長 度，而非4705 ps之理想值。再者，緊接著該，，11U1，，運 作之01010”脈波亦各別具有〜625 ps，〜1200 pS，〜75〇 ps，和〜750 ps之失真寬度，而非941 pS之理想值。習知 差動接收器會產生具有這些相同脈波寬度失真之輸出脈 波。 圖2是說明數位差動接收器之習知扳術。該電路是由 2個匹配之雙極電晶體（或者IGET)，a和，所組成， 其是以其本身之射極（或者源極）共同連接並連接到一個電 流源ιτ。每一個電晶體之集極（或為汲極，drain)是經由匹 配之負載電阻rl和rl，來與該供應電壓Vcc連接。是將該 差動輸入Va和Vb施加在每一個電晶體之基極（或者閘

-----------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 五、發明說明（S ) 5 10 15 經濟部智慧財產局員工消費合作社印製 20

Voa ^心每™，電晶體之集極(或者汲極)取得該差動輸注 :° V〇b。每次在該差動信號達到〇日夺，相對於接地， :個輸出V〇a # v〇b之高狀態及低狀態之間是會形 固轉叆。當該差動輸入趨近❹時，如果Va是高於 則該轉變是呈一個方向。當趨近0時Va是低於，則該轉變是呈相反方向。纟Voa之轉變的極性是與 在Vob者相反。 3疋呪明本發明揭露者之一般性實施例，並圖示該 排除付號間干捧夕ϋ _ 丁役之差動接收為電路是基於圖2之基本差動 一收=1而規劃。該排除符號間干擾之差動接收器2的每 j疋具有4個額外電路組件。次要電晶體Τ2或1V是將 二集極(或者汲極)直接連接到主要電晶體《IV之集極 (或者及極）。經由一個電容C和一個電阻1或ΐγ串聯。 使次要電晶體之基極(或者閘極)與主要電晶體之基極(或者 間極)連接。該次要電晶體之基極（或者閘極）亦經由一個電 阻R2或R2來與相對之差動輸入節點連接，[在該電路之 相對側的主要電晶體之基極(或者閘極)】。該次要電晶體之 射極（或者源極)是經由匹配電阻^和&，來與主要電晶體 之射極（或源極)連接。在目3，t 2之其他組件是連接如 同圖2之電1般並且如同背景資料所說明般。 、疋旎以雙極(n-p_n或者p_n_p)技術或以IGFET(p型通 道或11型通道)技術來製造該積體電路。在CMOS製程。 所有電阻是能作為它們的電晶體等效者。該排除符號間干 擾之差動接收器一側的設計是與該相對側之設計相同。考

(請先閱讀背面之注意事項再填寫本頁) --------^---------線一 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） A7 B7 五、發明說明（6 慮到該電路2之左側是如 τ2之尺寸是小於τ之尺：斤不般。因為心又因為 conductance)是小於 τ Τ2 之互導 g2(trans 5 _的輸人電阻是遠因Γ到T2之基極(或 閘極)的電流是微不足道、二_ 2广到Τ2之基極(或 ^表不是能經由一個幾半篝埒 之遽波器網路來分析網路3之動作。 戍十^ T，： 4是圖示一個較簡易之網路，其動作是非常接近 2 1 和Κ之貫際濾波器網路的動作。考慮到圖4 10 ω 電路3界於c和仏之間的節點上的電壓。，盆中 ω找拉普拉斯轉換引數㈣丨叫咖Sf〇rm arg⑽叫 而〇是該暫時週期頻率。 ν = ν6.

sC

• + V 15 對於差動輸入信號，va=vb，所以 V = v -及丨)-1卜:約 1弋 20 接著’在圖3之排除符號間干擾的差動接收器2左側 之輸出電壓， = νΛ·δΊ·Ό·《2·Α -8- 488138 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 五、發明說明（7 是能非常近似下式 5 &C·(及,+足)+ 1声氏1 尚：f - 該接收器之轉換函數是如同下式所示丨^ 10 15 20 V n H t ::丨 圖5是以漸近線方式來說明這個轉g ^圖示-個轉變’其是從在低頻之—個採用漸近= :L.(gl-g2)之低增益狀態到在高頻之一 線 R她高增益狀態。⑽ 有一個極點（pole)，該極點是位於 fP =[2^-C-(i?1+i?2)] A、U Ά 和一個零點（zero)，該零點是位於

fz = [2^τ· C-{R2- Rx )J Η- 定義一個轉折點或轉換頻率（fr)來作為界於這 頻率之中間點（midpoint)，則 fT^R2 \2k^c\rx +R2)-{R2 -^)]_，! • i ΐ:\ f ΊΧ ^4'Μ ---------------------------- (請先閱讀背面之注意事項再填寫本頁) 個 而上式是具有暗示之R C時間常數。 在一個長時間長度之1或0，較弱電晶體之基極（或閘 -9- A7 B7 五、發明說明（8) 5 10 15 經濟部智慧財產局員工消費合作社印製 20 極)和較強電晶體之基極(或閘極)是充電至相反極性，所以 它們是呈彼此相反並且降低增益。當該輸入切換狀態時， 这個電晶體是呈川聯（tandem)動作來代替而非相反，因而 增加增益。在—個長串之14 g的末端，這將更加快速切 換該輸出，並使該資料邊緣位移更加接近它們的理相位 置。 〜 姓圖6A_6C是以圖形方式說明一個電腦模擬(spic幻之 結果，其是比較圖3之排除符號間干擾電路2的動作和圖 2之電路1 _作。在模擬時，是使用相同之輸入信 用t這二個電路之每—者。該信號是產生為偽隨機數純 4式’並轉換成-個差動信號，接著經由對應到一個長 電繞傳送之符號間干擾所劣化。電路：之模擬是得到一個 對頻率呈固定之轉換函數。祕2之模擬是得_ 5之轉 換^數。對於習知之差動接收器，該模擬輸出是表現界於 讀出脈波邊緣和朗應之理想時鐘脈波邊緣之間的大位 f於該排除符號間干擾的差動接收器，該模擬輸出是 ^ |於該輸出脈波邊緣和麟應之理想時鐘脈波邊緣之 間的極小位移。 每在圖7,排除符號間干擾之差動接收器的η，雙極 貫施例4，圖3之一般型式電晶體τ 又 曰駚η Λ 1疋貝她為该n-P-n電 Ql。—般型式電晶體T2是實施為該n_p_n電晶體 型式電晶體Tl，是實施為該η·ρ·η電晶體（V。-奴i式電晶體IV是實施為該η-ρ_η電晶體Q2,。 在圖8,該排除符號間干擾之差動接收^的p雙 閱 背 面 之 注

I

填I裝 頁 I I 訂 4 -10- 經濟部智慧財產局員工消費合作社印製 488138 A7 B7_ ,___ 五、發明說明（9 ) 電晶體Q!。一般型式電晶體τ2是實施為該p-n-p電晶體 Q2。一般型式電晶體ΤΓ是實施為該p_n-p電晶體Qr。一 般型式電晶體T21是貫施為該p-n-p電晶體Q2’。在這個貫 施例，界於該正供應電源Vcc各R3及R3’之共同節點之間 5 是連接該電流源Ιτ，而界於RL和RL’之間共同節點是與該 供電回流（supply return)連接。 在圖9，該排除符號間干擾之差動接收器的p型通道 IGFET實施例6，圖3之一般型式由晶體T!是作為該p 型通道IGFET M!。一般型式電晶體T2是作為該p型通道 10 IGFET Μ2。一般型式電晶體ΤΓ是作為該ρ型通道IGFET Μ!’，一般型式電晶體Τ2’是作為該η型通道IGFET Μ2’。 在這個實施例，該電流源Ιτ係連接於該正供應電源Vcc 和R3及R3’之共同節點之間，而界於RL和Rl1之間的共同 節點是與該供電回流連接。 15 在圖10，該排除符號間干擾之差動接收器的η型通 道IGFET實施例7，圖3之一般型式電晶體乃是作為該 η型通道IGFET Mi。一般型式電晶體T2是作為該η型通 道IGFET M2，一般型式電晶體ΤΓ是作為該η型通道 IGFET 。一般型式電晶體Τ2’是作為該η型通道IGFET 20 M2,。 圖式之代號說明： 1習知差動接收器電路 2排除符號間干擾(ISI)之差動接收器電路 3濾波器網路 -11- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝 488138 A7 B7 五、發明說明（ 匕#枣棲之差動接收器的n_p、n餡 4排除符號間十很 P 11雙極電路 千擾之差動接收器的p_n.p雙植電路 5排除符號間千擐 牧队亞JP_n、P雙本 6排除符號間千擾之差動接收器的P型通道 效電晶體電路 7排除符號間千擾之差動接收器的 效電晶體電路 、絕緣型閘極場 裂通道絕緣型 閘極: S先閱讀背面之注意事項再填寫本頁)

ϋ n ϋ ϋ ϋ n n ϋ ϋ ϋ ϋ ϋ n I I

經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

1. s 10 15 經濟部智慧財產局員工消費合作社印製 20 • ~種接收器，用於接收差動輸入信並產生至少一個第 —輸出信號(Voa)，該接收器是包括： U)第一和第二電晶體（Τι和！y)，在該回流側 (return side)它們的輸出電流路徑是連接到一個 共同電流源，並且在另一側各是經由各別之負载 電阻益（TL和RL’）來連接到一個供應電壓，在該 第一和第二電晶體流動之電流差異是會決定該第 一輸出信號，及 (b) —個濾波器網路，其操作地連接到該差動輸入信 號和該第一及第二電晶體之輸出，俾使該輸出信 唬對於該差動輸入信號振幅之振幅響應在頻率之 車父南頻帶是高於在頻率之較低頻帶，及 (c) 忒等7L件係合作以使所接收之數位資料在彼此相 對之被傳送的時鐘脈波位置處轉變，而無關於經 由一條引起干擾之傳送線路所導入之波形失真。 2·^申請專利範圍第！項之接收器，其中該濾波器網路 疋包括有.電晶體、電阻器和電容器組件。 3 · t申請專利範圍第1項之接收11，其中該濾、波器網路 是含有： ⑷第三電晶體(τ2) ’是比第一電晶體弱，其輸入是 、-二由串％之第一電容器（c)和第一電阻器來盥 該第一電晶體之輸入連接，亦經由第二電阻哭; ⑹來與該第二電晶體之輸入連接，並且其輸出 電流路徑在其負載電阻器（Rl)是與該第一電晶體 ---------------------訂---------線. (請先閱讀背面之注意事項再填寫本頁)

   本紙張尺度_巾關家鮮

   申請專利範圍 5 10 15 麵濟部智慧財產局員工消費合作社印 20 之輸出連接，並經由第二雷 弟一電阻為（R3)來與該電流 源連接； (b) 第四電晶體（T，），是卜 2 J疋比，亥弟二電晶體弱，其輸入 經由串接之第二電容器(C，)和第四電阻器(Ri，)來 與該第二電晶體之輸入連接，亦經由第五電阻器 (R2’）來與該第-電晶體之輸人連接，並且其輸出 電流路徑在其負載電阻器（V)來與該第二電 晶體之輸出連接’並經由第六電阻器队，)來與該 電流源連接； (c) 在言亥差動接收器内結合該渡波器網路之此等元 件，俾使該接收器之輸出信號對於該差動輪入信 號振幅之振幅響應在頻率之較高頻帶是高於在頻 率之較低頻帶，及 、 (d) 该等70件係、合作以使所接收的數位資料於彼此相 對之被傳送的時鐘脈波位置處轉變，而無關於經 由一條引起干擾之傳送線路所導入之波形失真。 4·如申請專利範圍第1項之接收器，其亦具有一個第二 輪出（VDb)，該第二輸出是與該接收器之第一輸出反 相。 5·如申請專利範圍第J項之接收器，其具有一個差動輪 出來替代第一和第二輸出。 ^ 6·如申請專利範圍第3項之接收器，其中該第三電晶體 之互^"疋低於5亥弟一電晶體之互導，而該第四電晶體 之互導是低於該第 二電晶體之互導。 --------------------訂---------線·! (請先閱讀背面之注咅？事項再填寫本頁) 14 - 本紙诋尺度過用τ國國豕標準（CNS)A4規格（21〇 χ 297公釐） A8B8C8D8 申請專利範圍 •如申請專利範圍第3項之接收器，其中所有電晶體是 n_P-n雙極電晶體。 申明專利範圍第3項之接收器，其中所有電晶體是 P_n_p雙極電晶體。 5 9·如巾請專利範圍第3項之接收器，其中所有電晶體是 P型通道絕緣型閘極場效電晶體。 如申明專利範圍第3項之接收器，其中所有電晶體 是η型通道絕緣型閘極場效電晶體。 --------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -15 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）