TW486573B - Direct-measurement provision of safe backdrive levels - Google Patents

Direct-measurement provision of safe backdrive levels Download PDF

Info

Publication number
TW486573B
TW486573B TW089100469A TW89100469A TW486573B TW 486573 B TW486573 B TW 486573B TW 089100469 A TW089100469 A TW 089100469A TW 89100469 A TW89100469 A TW 89100469A TW 486573 B TW486573 B TW 486573B
Authority
TW
Taiwan
Prior art keywords
signal
digital
circuit
reverse drive
drive
Prior art date
Application number
TW089100469A
Other languages
English (en)
Inventor
Anthony J Suto
Robert J Muller
John D Moniz
Original Assignee
Genrad Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Genrad Inc filed Critical Genrad Inc
Application granted granted Critical
Publication of TW486573B publication Critical patent/TW486573B/zh

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31917Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924Voltage or current aspects, e.g. driver, receiver

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

486573 A7 B7 五、發明說明(,) 發明背景 本發明係有關印刷電路板之測試器,並特別是有關保 持〃逆向驅動〃(backdriving)於安全位準內。 在稱爲電路內之測試中,一單獨電路板組件與其電路 板軌跡(trace)之關係是由施加及驗證在這些軌跡上之預 定信號序列之出現而證實此測試器必須在電路板是在有 電情況中實行此測試。當然相鄰的組件可能會驅動在測 試中組件之某些輸入端子至一與測試要求不同之位準。 要預防其發生,此測試器有時簡單的使用低輸出阻抗驅 動器以驅動所談論之軌跡至一位準相反於相鄰組件企圖 驅動者。追種在板上之驅動電路之超額功率是熟知爲〃 逆向驅動〃。 逆向驅動有一長遠歷史,但其一直是爭論中。皆因其 通常導致電流超過額定位準流通。若此大小之電流流通 時間太久,就會損壞電路板組件。是以有些用於設計及 執行電路測試之軟體多年來皆包括有條款用於決定何時 測試步驟將導致超額之逆向驅動。當軟體檢測到如此步 驟時即警告設計人或抑制此步驟之執行。 類此之特色有其用途,其是由一些測試設計人主要使 用於自動電路內測試之全部歷史中。但其缺點亦是一直 明顯。皆因組件之變異加深測試設計工具之工作複雜度 於保證避免超額之逆向驅動。測試設計人設定逆向驅動 之極限是按逆向驅動電流及逆向驅動期間而定。要避免 超額的逆向驅動,測試設計工具就必須加上約束使其保 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) ----1 經濟部智慧財產局員工消費合作社印製 « — — — — — — II I — — — — ΙΙΙΙΓ — — — — — — — — — — — — . 哪573 A7 B7 1、發明說明(>) 證不僅是那些具正規化特性之組件,亦是那些佔據諸牽 涉組件型所期望之特性分布末段之組件。 不幸的是由各種組件型式之特性分布之組合所導致之 變化範圍造成其必需嚴格的劃淸容許之測試信號叢訊之 集合之界限。此造成測試設計人難於達到測試設計工具 所接受之測試於遵守供給之逆向驅動之極限時。其後果 總是測試設計人或是全部免除逆向驅動之極限,或是設 定逆向驅動極限至諸位準,再使牽涉之組件不遭受此位 準。若結果之測試不會促使少數之試驗電路板之損壞 時,就採用於常規使用。明確的此測試設計之方式不是 最佳。首先損壞通常不是起始就明顯的,一不出現促使 損壞之測試,事實上可能引導一潛在之缺陷。此外,不 同組件之批號具不同之特性,因之測試可在完美的工作 一段時間後便突然開始發生毀滅性的缺陷了。 發明簡述 吾人已認識此項問題已常久困擾電路內測試領域,但 能由提供有逆向驅動限制電路之測試器而簡單解決,此 測試器感測及計時驅動器電流,使能在實時中決定及報 告逆向驅動位準之負載電流之期間是否有超過可設定之 極限。此可能使驅動電路有夠快反應,以避免麻煩的後 果。 根據本發明,此逆向驅動限制之電路接收一時限値信 號,其設定能使逆向驅動幅度之電流繼續被驅動之最大 期間。其將是一個逆向驅動電流之範圍能預防太長時間 -4- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂----- 經濟部智慧財產局員工消費合作社印製 ----------------1——71! 4^6573 A7 B7 經 濟 部 智 慧 財 產 局 員 五、發明說明($ ) 之連續使用者。 驅動範圍內感測 作,典型的是數 操作繼續堅持至 些形式中斷它, 抗狀態。 測試設計人因 驅動限制之特性 試設計自由,其 他方法會容許之 本發明亦加入 計規範亦未供給 逆向驅動之測試 試中之電路板是 逆向驅動可能在 明是基於實時之 向驅動,即使當 本發明將參考 圖示簡單說明 第1圖是實施 塊圖; 第2圖是第1 動限制電路之簡 第3圖是第2 但是此逆向驅動限制之電路能在此逆向 電流而不會要一相當常時間去作任何動 百或數千時鐘間隔。雖若在此範圍內之 最大期間,仍有逆向驅動限制電路以某 其典型的是放置驅動器於一高的輸出阻 此能免除之 或採取足夠 因本發明預 結果測試。 有另一種安 之一種,如 設計工具之 好的之假設 壞的電路板 電流測量及 其不能預知 伴隨之圖示 測試設計工具之約束的逆向 鬆動之極限以允許所欲之測 防了過度逆向驅動,這是其 全位準,即使是最嚴格之設 一實際事件,用於預防過度 特色必須大部份的操作在測 上,因之他們不能預見過度 上不預知其出現。但是本發 計時,故其能預防過度之逆 時亦然。 說明於後。 (請先閱讀背面之注意事項再填寫本頁) 本發明之教易之一自動電路測試器之方 圖採用之測試器之接腳驅動器及逆向驅 化線路圖; 圖之感測器電路之輸出電壓作爲負載電 -5- --------^---------線丨·------------------一 Μ 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) A7 -^------ 五、發明說明(4 ) 流之函數之曲線圖; 第4圖是第2圖之電路中所包括之一計時電路之簡化 電路圖;及 第5圖是第1圖之測試器所包括之一逆向驅動控制器 之邏輯圖。 圖解實施例詳細說明 第1圖展示一測試器10之方塊圖之形式,用以測試一 電路板(測試中裝置)12。一定製夾具14提供到達測試 中裝置12上之測試點。在夾具14上之板側端子或插腳 1 6是定置爲能使其致動以造成同時與電路板之測試點全 部接觸,在測試過程中,諸信號即在諸測試點上被施加 或感測。板側插腳1 6是連線至系統側端子1 8。此端子是 定置爲接合多工器或〃掃描器〃之系統端子20,此多工 器包含有多個掃描器區,可能由各個插腳板包括。第1 圖僅描述一個單一掃描器區22,其是由一單一插腳板24 提供者,但是一測試系統更典型的包括多個類此之電路 板。一個或多個匯流排26典型的連接插腳板至測試系統 之其餘部份。 通過一適宜的介面28,一中央處理機30在匯流排26 上與類比儀器32,類如電壓表及信號產生器相通信,並 將其程式化甩作通過掃描器22及夾具14以測量在及/ 或提供至諸測試點上之信號。儀器32亦可採用匯流排26 以報告測量結果至中央處理機30,而中央處理機30可依 次採用顯示器34以提供一常人可讀之報告。 -6- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂---------線·· 經濟部智慧財產局員工消費合作社印製 486573 A7 B7 五、發明說明(Γ ) 除造成類比測量外,本系統亦將施加數位信號之叢訊 至各個不同之測試點,及數位解譯在其他測試點上所產 生之信號。爲此目的,若干插腳板24將包括類如電路36 之驅動器/感測器電路。電路3 6之輸出璋是耦合至各個 儀器側之掃描器端子,此掃描器選擇地耦合至夾具側之 掃描器端子,致使電路36能驅動一測試點及/或感測在 其上之信號。(再言之,雖然第1圖僅展示一個單二之此 類電路,一典型數位電路測試器提供大量此類電路,通 常一個插腳板就有幾個。) 數位信號測試叢訊代表一相當長序列二進位値,同時 典型的高性能測試器包括專用於每一驅動器感測器之各 個記憶器38。此記憶器典型的是設計爲足能供給快速的 存取,其因測試叢訊之數位位準必須時常在高速下變 換。一數位序列器40供給計時及位址信號經匯流排26 及一板控制器42至記憶器38。 插腳板24之控制電路42反應於在中央處理機30送來 測試叢訊之前所收到之指令,致促使掃描器區22之內部 開關經結合之系統側夾具端子1 8與板側插腳1 6而連接 驅動器/感測器36之輸出埠至所欲求之板測試點。同樣 在中央處理機30之控制下,控制器42促進以單一信號 叢訊所欲求之資訊加載至每一插腳記憶器38。 隨後中央處理機30命令序列器40開台發出一叢訊。 序列器反應叢訊致使插腳記憶器38產生代表序列器規範 之一序列插腳記憶器位置內容之輸出信號。每一個插腳 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) ---------^丨 經濟部智慧財產局員工消費合作社印製 1〇〇:)73 A7 B7 五、發明說明(A ) 記憶器位置容納有一數位驅動器/感測器能從事之功能 之一數碼(code)。最低限度,可能之功能是驅動測試點至 最高邏輯位準或最低邏輯位準,並感測高邏輯位準或低 邏輯位準,即最報告此感測之測試點是否已呈現期望之 信號位準。插腳記憶器接收這些報告之結果,使能在叢 訊之末,其指示測試節點對全部輸入之反應是否是如所 期望者。其他數碼則指示驅動器應予除能(三態)或感 測器應接受二位準之任一個,視爲正確的。亦可能有數 碼用於重複先前之功能,正反捺跳位準,及其他。 解碼器電路44將記憶器之輸出解碼,並在下述特例之 外,通常與那些數碼編譯以產生位準信號,此信號是由 驅動器/感測器在要驅動及/或認爲正確之諸數位信號 位準間選擇。驅動器/感測器係根據解碼器輸出信號之 順序操作,施加一指令之邏輯位準之順序,及/或驗證 其發揮期望之信號位準。 與本發明有關之特別興趣是驅動器/感測器36之驅動 電路,其驅動此負載電,即是備置爲負載電流之源或槽 (sink)。在此有興趣之數位驅動電路之特別型式是逆向驅 動之型式,即是雖然某些板裝置之意圖要驅動至其他邏 輯位準時能驅動一負載至一項邏輯位準。第2圖描述有 逆向驅動能力之數位驅動器之一實例之簡化形式。要驅 動負載電路幅度有時需要逆向驅動,第2圖之驅動器電 路包括22個NPN (負正負型)電晶體QN1至QN22用作 負載之電流源,及22個PNP (正負正型)電晶體qP1至 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -------,# (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製
486573 A7 _ _B7____ 五、發明說明(,) QP22用作負載之下沈槽。 當自插腳記憶器提取之數碼指定有關之測試點待驅動 時,解碼器促使一類比多工器(未顯示)前送二參考電 壓之一之資料(DATA)信號。放大器50放大此位準與在負 載52上之電壓之差,並施加其結果經專用偏壓電路53 至電晶體QN1至QN22及QP1至QP22之基極,以驅動 負驅至資料信號之電壓位準。當提取之數碼指示此驅動 器是不要動作時,即其是要爲三態時,解碼器確證是一 〃 三態〃(TRI-STATE)信號。此信號操作電子開關SW1及 SW2至各狀態,其隔離驅動電晶體之基極與放大器50, 並反而施加單位增益之緩衝放大器54之輸出,因此放大 器54保持驅動電晶體之基極電壓與其射極電極相等。此 即保持驅動電晶體斷開,但使再接通時遭遇之延遲減至 最小。 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 到此爲止,所說明之測試器結構僅是板測試器型式之 一實例,其中就要說明之教旨可能是實際的,而熟知此 技藝之人士將認爲那些教旨是可施加至與本實例有顯著 改變之測試器結構。特別是不同實施例之數位驅動器可 能與第2圖有十分顯著的不同。但他們全部都有一些數 位驅動器,其是有能力驅動所電用於逆向驅動之電流位 準,但有危險在施加過長之一段時間時。 對此項危險之習知反應是僅設計測試信號叢訊不招致 過度逆向驅動期間之結果。但此方式具有兩項缺點。其 一是組件之規格可因供應商及因批號而改變之事實而招 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 486573 五、發明說明(i) 致。另一缺點是即使一測試能在最壞情況之好電路板上 預防過度逆向驅動,但可在一壞電路板上成爲可能。因 此即使最保守之測試設計法則仍可產生招致過度電流驅 動之測試。 將要說明之處理方式中,測試設計人仍將典型的以逆 向驅動限制來設計測試,但這些限制將不會太嚴格的適 應於全部最壞情況之組合。代之的是測試設計人將能足 夠放鬆拘束以造成有效測試,並即依靠測試時超額之過 驅動之檢出作中斷,或者,不然在若類此過驅動發生時, 限制其叢訊之逆向驅動。測試設計人之能作好皆因有圖 解之實施例在電流感測器及計時器中安裝之機構。 首先我們來考慮電流感測器。此驅動器/感測器電路 包括一電流感測器,其包括電晶體QS1及QS2、二極體 D 1及D2、及一感測器輸出電阻R _。如現在所解釋者, 這些組件促使一電壓橫跨在尺_上,此電壓是與驅動器 之源或槽之電流幅度成比例。R胃電壓具有對負載電流如 第3圖之關係。 當驅動器是電流源時,上方驅動電晶體QN1至QN22 導電,但下方驅動電晶體並不如此。故無電流流通在QP22 之集極電路中之二極體D2,QS2被斷開,而二極體D1 之電流僅可流通進入QN22之集極。現全部第2圖之電路 除負載52外皆是提供至同一積體電路55上,故其P-N (正負)接面之特性能非常緊密的匹配。其後,QS 1之 基極射極接面電壓非常接近等於D1者。此意謂電阻R1 -10- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) tr------------------- -ϋ ϋ ϋ ϋ- 486573 Α? Β7 五、發明說明(9 ) 之電流是比例於R2者,同時,若QS 1之基極電流能予忽 略於NPN驅動電晶體之總集極電流。故QS1之集極電 流’及如橫跨R_之感測器輸出電壓是與驅動器之輸出 電流成比例。 當驅動器操作爲電流沈槽而不是電流源時,上方NPN 驅動電晶體皆被斷開,但下方PNP驅動電晶體皆被接 通。在此情形下,D 1之電流僅能流過QS2,其電流是與 PNP驅動電晶體之電流成比例,如QS1者與NPN驅動電 晶體之電流一樣。故D 1及D S 1之電流皆是與驅動電晶體 者成比例,而R _電壓是負載電流幅度之指示。 加之使用此感測器作爲逆向驅動限制用,其方式現予 以說明。圖解之實施例亦使用其告知在當驅動器輸出主 要是短路並應立刻斷開時,以避免損壞。其結果,比較 器56確證一〃短路旗標〃(SHORT_CIRCUIT_FLAG)信號 在若R _電壓超過一由第1圖之極限設定電路57所設定 之臨限〃短路値〃(SHORT_VALUE)時。如現將說明者, 短路旗標〃之確證立刻在驅動器是三態時產生結果。在 叢訊開時前,中央處理機30藉由與極限設定電路57經 板控制器42之通信而設定〃短路値〃以及其他類比値。 電路57包括儲存這些値之類比代表之暫存器。其亦包括 轉換儲存値至所需之類比電壓之數位至類比轉換器。 至於逆向驅動,限制另外一比較器58比較電流幅度指 示R胃電壓與由第1圖之極限設定電路57所產生之逆向 驅動臨限〃電流値〃(CURRENT_VALUE)。當橫跨第2圖 -1 Ι 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注音?事項再填寫本頁) --------訂--------- 經濟部智慧財產局員工消費合作社印製 -^1 ϋ ϋ I ϋ ϋ · 瑪573 A7 B7 i、發明說明(一) 之R胃之感測器電壓超過〃電流値〃時,比較器58確證 (assert)其之輸出。此促使一計時器60,其在第4圖相關 處有詳細說明,開始測量逆向驅動電流之期間。計時器 6〇確證其之〃逆向驅動旗標〃(BACKDRIVE_FLAG)輸出 在當比較器58已確證其之輸出一段時間時,此段時間是 大於第1圖之位準設定電路57產生之〃時限値〃(TIME_^ VALUE)所代表之時間極限。 由於下文解釋之理由,第2圖之計時器60分割其之測 量時間間隔爲兩個次間隔。第一個是相對較短的次間 隔,以第4圖中之常閉電子開關SW3之開斷爲開始。第 二個是正常更較長的次間隔,在當第一次間隔終止時, 以其後之第二常閉電子開關SW4開斷爲開始。 明確的說,SW3反應於逆向驅動之比較器58之輸出之 開斷而允許一電流源64開始線性放電一間隔計時電容器 C1 至-6 伏(volts)。在 750 奈秒(nanoseconds = 10-9秒)後, 電容器C1之上方端子已自接地電位下降至-4伏之電位, C1之接地電位是SW3閉合時所保持者。在此點,比較器 66之輸出自其之未確證(unasserted)之-6伏位準切換至其 確證之+1.2伏位準。 比較器66之輸出之確證促使開關SW4開斷及允許電流 源68起動線性充電另一個間隔計時電容器C2。在此確證 之前,提供反相輸出至一產生〃逆向驅動旗標〃 (BACKDRIVE —FLAG)之比較器69之電容器C2之上方端 子是由第1圖中之位準設定電路57保持在期間設定電壓 -12- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公餐) (請先閱讀背面之注意事項再填寫本頁) - 經濟部智慧財產局員工消費合作社印製 ---------Μ10-----------------.---- 叫6573 A7 B7 〜--------------- 五、發明說明(^ ) 位準"時限値"(TIME一VALUE)。(電容器C2與第4圖電 路之其餘不同,其中典型的不包括在第2圖之驅動器/ 感測器積體電路55中。與電容器C1不同,C1使用於一 極短期間間隔,所以是夠小能作成積體電路之一部分, 電容器C2典型的是企圖用於如數十個毫秒期間,故其是 典型的提供爲一分離組件。 比較器69之未反相輸入是在兩個二極體D3及D4之接 面之電壓。當比較器69之輸出仍是在其低位之-6伏位準 時,D3是逆接偏壓,故比較器69之未反相輸入是-0.7 伏位準,其是由二極體D4被一電流源70前向偏壓及其 陽極聯結至地之結果。〃時限値〃經常是高過-0.7伏, 故〃逆向驅動旗標〃只要是開關SW4閉合時是不確證的。 其之爲此是因爲〃逆向驅動旗標〃是指示最大之逆向驅 動期間已經超過了。 當比較器66之輸出成高位時,0.5伏電源源72之經過 另外二極體D5之作用箝位D3之陽極至1.2伏,致使橫 跨D3二極體壓降成爲0.5伏位準於〃逆向驅動旗標〃比 較器69之未反相輸入埠上。正常情況下,比較器69之 檠目輸入處之〃時限値〃是較其爲高,故〃逆向驅動旗 標〃初始停留在未確證,即使由〃電流値〃設定之逆向 驅動臨限已被超過時亦然。但是電流源68促使電容器C2 作線性放電自〃時限値〃前向至0.5伏位準。若在電容器 C2上之電壓到達此位準,比較器69就確證〃逆向驅動旗 標〃並因而指不逆向驅動應予中斷。 -13- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 訂---------線—_-----------------:---- 486573 A7 B7 五、發明說明() 類比電壓〃時限値〃由此設定允許之逆向驅動期間。 特別是,只要〃時限値〃之電壓已設定至超過0.5伏之値, 允許之逆向驅動期間r是假定如下: X = ( Vjy — 0.5 volt) + 750 nsec ^68 式中心是〃時限値〃信號之電壓,及/68是電流源68流出 之電流。 如此公式所示,需要促使除能之繼續逆向驅動期間是 僅依賴期間輸入〃時限値〃而定。在其他實施例中,雖 可添加依賴其他因數。例如,相當於其他實施例對電源 68之放電電流之量可能不是固定的,如其在圖解之實施 例中者;其可添加依賴逆向驅動電流及/或其他因素。 在此情況下,較大之逆向驅動電流將有較低允許逆向驅 動期間。類此之一配置能提供逆向驅動及短路特性於共 同電路中。若圖解之實施例被修改以造成電流源68之電 流依賴在R _電壓與〃電流値〃之差而定,例如充電電 流可在當短路位準達到時是高位,本質地促使〃逆向驅 動旗標〃立刻成爲確證的。 期間公式亦是期於逆向驅動是連續的假設。自然逆向 驅動更是典型的斷續。當其是如此時,圖例之實施例允 許較大之累積逆向驅動時間。明顯的電容器C2被允許在 逆向驅動間隔之間經電阻R1充電。需用於消去總電荷之 時間藉以加至需要到達〃逆向驅動旗標〃比較器69之臨 限之累積逆向驅動時間。 -14- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) — — — — — — — 經濟部智慧財產局員工消費合作社印製 * Ψ _________線 ----I-------------·---1---- 486573 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(θ) 如上面提出者’〃時限値〃信號之電壓~正常是設定 超過0.5伏。但當測試器是操作在一不同之模式中時之可 能時間時,其中之一記錄有逆向驅動位準之發生’沒有 真實的去計時。爲此目標’ 〃時限値〃信號之電壓是 設定爲一小於0 · 5伏之値。在此狀況中,比較器6 6之輸 出在750奈秒後達其高位準之變遷促使比較器69之〃逆 向驅動旗標〃輸出立刻到達高位。若逆向驅動位準是出 現在小於750奈秒內時逆向驅動旗標〃則被確證。 此750奈秒期間有助於濾除電流感測器之雜訊,但會捕 捉即使是單一向量期間之逆向驅動情況在若是向量應用 之速率是1百萬赫(Μ Η z )之尚時。 在有些實施例中,正常接收數位感測器輸出及儲存其 値之插腳記憶器將添加接收及儲存〃逆向驅動旗標〃信 號之連續時鐘時間値,可能是如下述之限制開關之瞬變 或限變(de-glitch)。此提供使用人或事用軟體能用作診斷 目的之資訊。在圖解實施例中,雖〃逆向驅動旗標〃信 號只是伴隨〃短路旗標〃信號沿第1圖中路徑72至閂鎖 電路74,其是安裝有第5圖之邏輯。(爲解釋計,第5圖 是一邏輯圖代表圖解實施例之閂鎖電路企圖安裝之功 能。但類此電路之常人設計人典型的在實際安裝時不指 明其在低位準上。反之,他們採用如VHD L之高階程式 語言以程式化一可規劃之邏輯裝置,故可能最後電路之 細部與圖示可能之提議有多方向之分離。)此電路之部 分目的是要記憶任何旗標信號之確證直至CPU (中央處 -15- (請先閱讀背面之注意事項再填寫本頁) i裝 · -·線· 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公f ) 486573 A7 B7 五、發明說明(4) 理機)30有機會去輪詢(polling)之。 明顯地,〃逆向驅動旗標〃信號是由第5圖中之D型 正反器76a及78c和及閘(AND gate)80a型成之限變(de-glitching)電路之輸入。或閘(OR gate)82a及另外之D型 正反器84a形成一閂鎖,其之〃逆向驅動〃輸出在當〃 逆向驅動旗標〃之限變成果成爲確證時即採取其確證狀 態。〃逆向驅動〃在當〃逆向驅動旗標〃後來回復至其 未確證狀態時,仍停留在確證狀態,因此CPU能在有空 閒檢查逆向驅動之發生。 "逆向驅動〃信號一是一項驅動器已超額的過驅動之 指示,故應採取一逆向驅動除能之模式。根據本發明, 此模式有多種方式可以安裝。方式之一是簡單的開斷在 驅動器與驅動之板節點間之開關。另一方式是使用一種 稱爲拼回(Foldback)機構,其中驅動器之輸出電流量是以 -些逐漸式樣降低至逆向驅動範圍之下。圖解之實施例 是第三種處理方法之實例,其中逆向驅動除能之模式係 由使用驅動器之三態特性之結果。 明顯的,除非CPU已促使一掩罩(mask)信號被確證, 圈而除能逆向驅動控制特色,及閘85將前送其結果至或 閘86。解碼器44 (第1圖)接收閘86之終結確證輸出。 此促使解碼器自其正常模式切換至一超額逆向驅動模 式,此正常模式中之〃三態〃輸出(第2圖)之値是由 接腳記憶器38之輸出所決定,而此超額逆向驅動模式中 即使接腳記憶器之輸出不要求其如此做,其仍將確證〃 -16- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) -線· 經濟部智慧財產局員工消費合作社印製 486573 五、發明說明(α) 三態〃。如第2圖之指示,此促使電子開關SW3開斷及電 子開關SW4閉合,因此置放驅動器在其高阻抗狀況:此 驅動器不再驅動超額之逆向驅動節點。 在有些實施例中,正常數位感測器之輸出及儲存其等 之値之接腳記憶器在連續之時鐘時間內將加上接收及儲 存〃逆向驅動旗標〃信號之値。此提供使用人或適用軟 體能用於偵斷目的之資訊。 第1圖中之板控制器42接收〃或〃操作之組合,其係 此〃逆向驅動〃信號和那些與電路板之其他驅動器/感 測器聯合之閂鎖電路74產生之信號所組合的。其可採取 任何適宜動作來反應,類如記錄此事件於狀態暫存器 中,可由中央處理機30經匯流排26接達。典型的是序 列器40接收此一暫存器之輸出和其他板之逆向驅動控制 器之相當輸出之線〃或〃組合。CPU 30可在最後信號叢 訊期間由觀察終結之序列器狀態而探查超額逆向驅動之 發生。其即可輪詢板控制器之暫存器以找出有超額逆向 驅動發生之接腳或諸接腳,其後再由確證正反器84a之 重定輸入重定第5圖之〃逆向驅動〃閂鎖。 相似之電路76 a,78a,80a,82a,及84b同樣地限變及閂鎖 此〃短路旗標〃信號,並因此產生一相似之輸出〃短路〃, 其同樣地促使驅動器被除能及能同樣地由CPU輪詢。 另外的是此積體電路,其中安裝有驅動器/感測器者 可包括一溫度感測器(未展示於圖中)其在當驅動器/ 感測器積體電路之溫度成爲超額時產生第5圖之〃熱控 -17. 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
(請先閱讀背面之注音?事項再填寫本頁) 486573 經濟部智慧財產局員工消費合作社印製 A7 _ _JB7___五、發明說明(4 ) 關閉旗標〃信號,更多的電路76c,78c,80c,82c,&84c* 限變及閂鎖〃熱控關閉旗標〃而產一 〃熱控關閉〃信號。< 熱控關閉〃促使驅動器被除能,正如〃短路〃及〃逆向 驅動〃所作的,同時CPU可同樣的輪詢及重定它。 溫度感測電路亦可產生一另加之信號〃熱控報警旗標〃 以指示驅動器/感測器已到產一較小之昇高溫度,其雖 不認爲應該關閉,但更其謹慎的採取一些其他動作。故 電路760,78(1,80(1,82(1,及84(1由限變〃熱控報警旗標〃產 生一 〃熱控報警〃信號。此信號能被輪詢及重定如其他 信號,但其不會促使感測器之驅動器被除能。 雖然本發明已藉參考一單一實例而說明,但其可安裝 於寬大範圍之諸實施例中。如上文所觀察,例如逆向驅 動期間可代替規範爲譬如是高過逆向驅動臨限所量測的 電流位準之超額之函數。加之雖然吾人相信圖解之類比 計時器特別是非常適用於安裝本發明,但規範之期間可 代之以由譬如一數位向下計數器作時間暫停。 因之顯而易見的是本發明所允許之測試產生及測試執 行之適應性能提供在諸實施例之寬大範圍內。所以本發 明構成在本技藝中之一顯著進步。 符號說明 10…測試系統、測試器 12…電路板(測試中裝置) 14…定製之夾具 16…板側端子或插腳 -18- (請先閱讀背面之注音?事項再填寫本頁) •丨裝 · -·線· 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 486573 經濟部智慧財產局員工消費合作社印製 A7 B7_ 五、發明說明) 1 8,20…端子 22…掃描部分、掃描器 24…單一插腳板 26…匯流排 28…介面 30…中央處理機 32…類比儀器 34…顯示器 3 6…驅動器/感測器電路、電路 38···記憶器 40···數位序歹[J器 42···板控制器 5〇…放大器 52…負載 53···偏壓電路 54···緩衝放大器 57…極限設定電路、位準設定電路 58,66 69…比較器、比較器電路 60…計時器、計時器電路 64,68,70···電流源 55…積體電路 72…路徑 74…閂鎖電路 76a,78a,84a…D型正反器 -19- (請先閱讀背面之注意事項再填寫本頁) i裝 訂: 線· 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 486573 A7 B7 五、發明說明(d ) 80a,85···及閘 8 2 a,8 6 ···或閘 44…解碼器 76b,78b,80b,82b,84b …電路 76c,78c,80c,82c,84c …電路 76d,78d,80d,82d,84d···電路 QP1-QP22··· PNP 電晶體 QN1-QN22…NPN電晶體 (請先閱讀背面之注意事項再填寫本頁) ·# . 線· 經濟部智慧財產局員工消費合作社印製 -20- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)

Claims (1)

  1. 486573 A8 B8 C8 D8 六、申請專利範圍 1. 一種自動電路測試器,其包括: A) 多個逆向驅動可能之數位驅動器電路,每一逆向驅 動可能之數位驅動器電路包括一輸出埠,並是適合於施 用一數碼信號至其處,該數碼信號一代表一序列之選 擇:是否應驅動一耦合至其輸出埠之負載,若如是,就 在數位驅動器電路能驅動該負載之二電壓位準間挑選, 該數位驅動器電路是可操作在一逆向驅動致能之模式, 其中該數位驅動器電路根據該數碼信號驅動該負載,當 如此進行時,需要驅動一負載電流在一逆向驅動電流範 圍內,該數位驅動器電路亦是可操作在一逆向驅動除能 之模式,其中該數位驅動器電路抑制驅動該負載至由該 數碼信號挑選之該電壓位準,當如此進行時,需要一在 該逆向驅動電流範圍內之負載電流;及 B) 多個逆向驅動限制電路,每一逆向驅動限制電路聯 合各個不同之一個該數位驅動器電路,並是適合於施用 一時限値信號至其處,每一逆向驅動限制電路感測由其 聯合之驅動器電路所驅動之該負載電流,並操作其聯合 之驅動器電路於該逆向驅動致能之模式中,在當時該如 此感測之負載電流尙未超過該逆向驅動電流範圍或未佔 用大於一連續逆向驅動期間,此期間是依賴該時限値信 號而定,以及操作其聯合之數位驅動器電路於其逆向驅 動除能之模式中,在當時如此感測之電流已連續佔用該 逆向驅動電流之範圍達該連續驅動期間。 2. 如申請專利範圍第1項之自動電路測試器,其中該每 -21- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -------II----I - I I (請先閱讀臂面之注音W事項再填寫本頁) · --線- 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 4§6573 —經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 一數位驅動器電路包括: A) —接腳驅動器,適合於一數位位準信號之施用在其 上,該數位位準信號係低王表在二電壓位準間之一序列 選擇,以及適合於一致能信號之施用於其上,該致能信 號代表是否要驅動該負載之一序列選擇,其驅動該負載 至由該資料信號規範之該位準於在當該致能信號規範該 接腳要驅動該負載時,並抑制驅動該負載於在當該致能 信號規範該接腳驅動器不要驅動時;及 B) —解碼器電路,反應於該數碼信號,用於如此施加 該數位位準及致能信號至該接腳驅動器,致使當該數位 驅動器電路是在該逆向驅動致能之模式時,該致能信號 指示該接腳驅動器不是要驅動該負載,以及當該數位驅 動器電路是在該逆向驅動致能模式時,該位準及致能信 號之諸値是那些由該接腳資料信號所規範者。 3 ·如申請專利範圍第2項之自動電路測試器,更包括一 掃描器,該掃描器包括多個夾具側掃描器端子,可連接 至一電路板上之諸負載,多個儀器側掃描器端子,耦合 至該數位驅動器電路之各個輸出埠,及一矩陣之開關可 操作以連接儀器側掃描器諸端子至挑選之夾具側掃描 器諸端子。 4.如申請專利範圍第2項之自動電路測試器,更包括一 接腳記憶器’包含有多個接腳記憶器位置,其儲存各個 之測試向量成分之値,用於在繼續時鐘間隔中自一序歹[j 之該接腳記憶器位置上提取資料,並將如此提取之資料 -22- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -------------裝--------訂---------線 (請先閱讀嘴面之注音?事項再填寫本頁)
    486573 A8 B8 C8 D8 六、申請專利範圍 所代表之信號作爲該數碼信號施加至該數位驅動器電 路。 5 ·如申請專利範圍第4項之自動電路測試器,更包括一 掃描器,其包括:多個夾具側掃描器端子,可連接至少 一電路板上之諸負載,多個儀器側掃描端子,耦合至該 數位驅動器電路之各個輸出埠,及一矩陣之開關,可操 作以連接儀器側掃描器諸端子至挑選之夾具倶掃描器 諸端子。 6. 如申請專利範圍第2項之自動電路測試器,其中用於 該時限値信號之至少一個値範圍之該連續逆向驅動期 間超過一毫秒。 7. 如申請專利範圍第1項之自動電路測試器,更包括一 掃描器,其包括:多個夾具側掃描器端子,可連接至在 一電路板上之諸負載,多個儀器側掃描端子,耦合至該 數位驅動器電路之各個輸出埠,及一矩陣之開關,可操 作以連接儀器側掃描器諸端子至挑選之夾具倶掃描器 諸端子。 8. 如申請專利範圍第7項之自動電路測試器,其中用於 該時限値信號之至少一個値範圍之連續逆向驅動期間 超過一毫秒。 9. 如申請專利範圍第7項之自動電路測試器,更包括一 接腳記憶器,包含有多個接腳記憶器位置,其儲存各個 之測試向量成分之値,用於在繼續時鐘間隔中自一序歹 之該接腳記憶器位置上提取資料’並將如此提取之資料 -23- ^紙張尺度適用"中國國家標準(CNS)A4規格(210 X 297公釐) --------------裝--- (請先閱讀-f面之注音3事項再填寫本頁) •線- 經濟部智慧財產局員工消費合作社印製 486573 六、申請專利範圍 所代表之信號作爲該數碼信號施加至該數位驅動器電 路。 ίο·如申請專利範圍第1項之自動電路測試器,更包括一 接腳記憶器,包含有多個接腳記憶器位置’其儲存各個 之測試向量成分之値,用於在繼續時鐘間隔中自一序列 之該接腳記憶器位置上提取資料,並將如此提取之資料 所代表之信號作爲該數碼信號施加至該數位驅動器電 路。 11.如申請專利範圍第10項之自動電路測試器,其中用 於該時阻値信號之至少一個範圍之連續逆向驅動期間 超過一毫秒。 12·如申請專利範圍第1項之自動電路測試器,其中用於 該時阻値信號之至少一個範圍之連續逆向驅動期間超 過一毫秒。 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 13·如申請專利範圍第1項之自動電路測試器,其中每一 逆向驅動限制電路亦操作其聯合之驅動器電路於該逆 向驅動除能之模式中,在至少某些環境中,該感測之電 流既不超過該逆向驅動電流範圍,亦不連續佔有他經該 連續逆向驅動期間之久,但已佔有他多個間隔,這此間 隔之期間一起已超過該連續逆向驅動期間。 .24- ^紙張尺度巾關家標準(CNS)A4規格(210 X 297公愛)
TW089100469A 1999-01-14 2000-01-17 Direct-measurement provision of safe backdrive levels TW486573B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/231,001 US6114848A (en) 1999-01-14 1999-01-14 Direct-measurement provision of safe backdrive levels

Publications (1)

Publication Number Publication Date
TW486573B true TW486573B (en) 2002-05-11

Family

ID=22867402

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089100469A TW486573B (en) 1999-01-14 2000-01-17 Direct-measurement provision of safe backdrive levels

Country Status (5)

Country Link
US (1) US6114848A (zh)
EP (1) EP1020731B1 (zh)
JP (1) JP3159972B2 (zh)
DE (1) DE69930457T2 (zh)
TW (1) TW486573B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69919726T2 (de) * 1999-12-09 2005-09-01 Techspace Aero, Milmort System und Verfahren zum Betrieb einer Prüfeinrichtung
DE10102201C2 (de) * 2001-01-18 2003-05-08 Epcos Ag Elektrisches Schaltmodul, Schaltmodulanordnung und verwendung des Schaltmoduls und der Schaltmodulanordnung
US20050059371A1 (en) * 2001-09-28 2005-03-17 Christian Block Circuit arrangement, switching module comprising said circuit arrangement and use of switching module
WO2003030383A1 (de) * 2001-09-28 2003-04-10 Epcos Ag Schaltungsanordnung, schaltmodul mit der schaltungsanordnung und verwendung des schaltmoduls
US7492565B2 (en) * 2001-09-28 2009-02-17 Epcos Ag Bandpass filter electrostatic discharge protection device
DE10246098A1 (de) 2002-10-02 2004-04-22 Epcos Ag Schaltungsanordnung
US6809543B1 (en) * 2003-03-18 2004-10-26 Unisys Corporation Abrupt power change method of preventing an integrated circuit chip from being thermally destroyed, in a tester, due to a defective pressed joint
CN102364856B (zh) * 2011-06-30 2013-10-16 成都芯源系统有限公司 开关电源及其空载控制电路和控制方法
TWI523420B (zh) 2013-03-01 2016-02-21 德律科技股份有限公司 具有反向驅動保護功能的測試設備

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4862069A (en) * 1987-08-05 1989-08-29 Genrad, Inc. Method of in-circuit testing
US5127009A (en) * 1989-08-29 1992-06-30 Genrad, Inc. Method and apparatus for circuit board testing with controlled backdrive stress
US5243273A (en) * 1990-09-12 1993-09-07 Hewlett-Packard Company General purpose, reconfigurable system for processing serial bit streams
US5146159A (en) * 1991-02-01 1992-09-08 Schlumberger Technologies, Inc. Pin driver for in-circuit test apparatus

Also Published As

Publication number Publication date
DE69930457T2 (de) 2006-08-24
EP1020731B1 (en) 2006-03-22
EP1020731A2 (en) 2000-07-19
JP2000206192A (ja) 2000-07-28
DE69930457D1 (de) 2006-05-11
JP3159972B2 (ja) 2001-04-23
EP1020731A3 (en) 2004-01-07
US6114848A (en) 2000-09-05

Similar Documents

Publication Publication Date Title
US6175230B1 (en) Circuit-board tester with backdrive-based burst timing
US8892914B2 (en) Programmable fault protect for processor controlled high-side and low-side drivers
US9348346B2 (en) Voltage regulation subsystem
TW486573B (en) Direct-measurement provision of safe backdrive levels
US8886970B2 (en) Power manager tile for multi-tile power management integrated circuit
US20020104031A1 (en) Programmable power management system and method
US7710105B2 (en) Circuit reset testing methods
Tang et al. A practical current sensing technique for I/sub DDQ/testing
JP2008547366A (ja) 電源レベルを監視するためのシステムと方法
US7411407B2 (en) Testing target resistances in circuit assemblies
JP2008547367A (ja) 電源の完全性を監視するための回路と方法
US6807507B2 (en) Electrical over stress (EOS) monitor
US8898491B2 (en) Power management IC having a power supply PWM that is controllable using either an analog or a digital feedback path
US20230187922A1 (en) Electronic fuse systems and devices
US20070255984A1 (en) Test Mode For Pin-Limited Devices
US7420791B1 (en) Fault signature system for power management integrated circuits
TW201037974A (en) System and method for using an integrated circuit pin as both a current limiting input and an open-drain output
Zhang et al. Modeling injection of electrical fast transients into power and IO pins of ICs
JP2000509148A (ja) ディジタルロジック回路のロジック試験用および漏れ電流試験用の実施装置
EP2038720A2 (en) Configurable voltage regulator
EP1085413B1 (en) Electronic integrated circuit including trimming means and method therefor
US20140237308A1 (en) Test control using existing ic chip pins
WO2010076687A1 (en) Method and system to verify the reliability of electronic devices
EP1083436B1 (en) Method and circuit for testing the presence of multiple supply voltages in an integrated circuit
US20050207076A1 (en) Sub-circuit voltage manipulation

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent