TW483085B - Architecture and method for patching DRAM by a slicing table of generating memory page fault distribution - Google Patents
Architecture and method for patching DRAM by a slicing table of generating memory page fault distribution Download PDFInfo
- Publication number
- TW483085B TW483085B TW90106025A TW90106025A TW483085B TW 483085 B TW483085 B TW 483085B TW 90106025 A TW90106025 A TW 90106025A TW 90106025 A TW90106025 A TW 90106025A TW 483085 B TW483085 B TW 483085B
- Authority
- TW
- Taiwan
- Prior art keywords
- address
- memory
- error
- pages
- page
- Prior art date
Links
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
483085 五、發明說明(1) 【發明領域】 t發明係—種修補動態隨機存 法,特別是產生記憶頁錯誤分佈之=之木構及方、 割表格編碼出修補位址,個二2據§亥为 址’使存取動作發生在重對映位址映位 體運作正常。 、准持動態存取記憶 【發明背景】 ^去25年,記憶體(如:SDRAM、SSDRAM等)儲存容量 ,而求已經增加了 1〇6倍,這是由於一電晶體一 :格的導論、溝渠電容器及成疊電容器的縮 及 -’以及電晶體的縮放比例各項技術之應 心 小SDRAM儲存格的大小,允許每一晶片擁 、、二大巾田細 —— 曰乃擁有更鬲的儲存格 狁又。但不幸的是,伴隨著密度的增加,前述最小化特徵 的製程費用(processing costs)也跟著急速上升。 ’ 具有利潤的SDRAM生產者均知產能是維持利潤的主要 因素’因此使得多數晶圓代工薇(f a b)投資許多資金在減 少非良品上,或是結合了所有作業員、技術員及工程師不 斷地努力去提高良率。在分析最後25年的晶圓代工薇生產 量之後,1 9 9 6年的VLSI研究報告指出,在1991年,二個成 熟晶圓代工廠’至少需投資6億至7億美元才能達到約85% 的良率(無需整修)。 '' ° 然而,依據由半導體工業協會1991年出版之η International Technology Roadmap for Semiconductors in Defect Reduc t i orT 所 |己載:對成熟
^3085
五、發明說明(2) 的晶圓代工廠而言,無論如何減少製程/設備所產生的缺 失,最多也只能達成85%〜95%的良率,如圖一所示。 、 而為降低5%〜15%有缺陷的產品之已消耗成本,SDRAM生產 者通常再進行修補程序,以期使5 %〜15%有缺陷的產品能 修補為良品提高良率。目前而言,SDRAM生產者慣用的兩 種修補方式如下: (1)邏輯法: 如圖二所示,其主要的特徵係包含有測試步驟及修補步 驟;該測試步驟係測試記憶體丨〇〇中是否有缺陷儲存格 (d e f e c t e d c e 1 1 s ) 11 〇存在,若發現有缺陷,則記錄這些 缺陷儲存格1 1 0之位址;該修補步驟係藉比較器丨2〇將測^式 步驟所儲存的缺陷位址丨3〇與⑶!^傳送的欲存取資料的位址 作一比較,若此位址在記錄中,則將此位址重映射 (remapping)至修補記憶體14〇(通常是採用SRAM),以其中 之一儲存格替代測試記憶體發生缺陷之儲存格,而修補成 可正常使用之狀態。此修補方式之缺點如下: 乂 1 · 迗出的位址信號,除要提供給測試的記憶體丨〇 〇外, 亦需要提供至修補記憶體i 40,因此位址信號必需要有足 夠的扇出(fanout )能力,否則訊號將會誤判。 2·修補的速度慢。因比較器1 20必須一個接著一個比較, 將使ί統花費較多時間在修補記憶頁。 3二必需要有一規模龐大且高性能的比較器丨2〇執行位址 較’其價錢非常昂貴。 (2 )備份容錯法:
戶二:,Λ主要的特徵係於晶圓測試中進行修補,係 於§己憶體200在晶圓製作之同時製作—備份陣列元件 二 p=e arry elements)220,測試時cpu 先送行位址23〇 遲時間m⑻後,再^ 儲存格,等待—適當的延 虹—7 ^ 丹&出列位址(column address),得以 爹 個儲存格進行存取測試,一旦發現缺陷儲存格 二】: 補的方式將備份陣列元件220代替缺陷儲 Π〇 ’而修補成可正常使用之狀態。此修補方式之缺 點如下: 一旦晶圓進行切割、封裝 時間修補,修補的時間過
1 ·只能在晶圓測試中進行修補, 後’即無法再利用此法修補。 2·每一個顆粒(die)需花費1· 5秒 長0 3 ·增加雷射修補的額外成本。 上述二種現有之慣用修補方法,尤其是備份容錯修補法更 造成SDRAM生產者成本的極大負擔,在現 理想之方式。 貝他上^井 【發明概要】 ㈣要目的係提供一個獨一無二的記憶體錯誤 修補木構及其方法,以便於SDRAM生產者不用放棄那些不 可避免的缺陷的產品,更能大幅降低測試與修補的二 本花費,增加SDRAM生產者的利益。 為達上述目的,本發明提出一種產生記憶頁錯誤分佈 之分割表格之方法,係於每一次開機或記憶體測試時產
第6頁 483085 五、發明說明(4) 生,包括有下列步驟:將動態隨機記憶體以適當大小劃分 為複數個記憶頁;依據記憶體錯誤分佈之統計資料以4K為 一基準,每4Κχ 2"範圍作為切割單位(n為大於或等於丨之 整數)之記憶頁數作為分割單位作數次分割;而對應每 8K,16K,32K M28K等記憶體之可能錯誤量,設定可容許 錯誤記憶頁,、安排儲存錯誤記憶頁位址之對應記憶體數 表 a. 另外,本發明提出 格修補動態隨機存取 系統開機; 種乂產生s己憶頁錯誤分佈之分割 記憶體之方法,包括有下列步驟: b ·執行測試檢查以發現錯誤在 佈; 記憶體晶片 中的位址及其分
•右么現錯誤,將產生一鋩 輸入位址讀取資料,並且==、致能信號以使系統不會至原 i ·該編碼写紅心’ 、’產生一錯誤信號至編碼器; • 為針對該錯誤信號涂*片 J ·修補記恤俨& & ^ 〜建立一修補位址; U體依據該修補位址會 之範圍 c ·當錯誤的分佈在預先規劃 佈之分割表格; d·當錯誤的分佈產生集中在某 佈之分割表格並設定位址限制 e ·輸入位址至位址限制器; f ·比較器檢查輸入位址是否在 g•若無發現錯誤,則將輸入位 映位址讀出資料; 内時,則建立一錯誤分 一範圍時,則建立一錯誤分 器; 不同的位址範圍; 址對映至SDRAM,並由此對 更新^向一個新的重對映位
5 五、發明說明(5) 址; ^ ·將J亥重對映位址取代原輸人位址; •資料將從該重對映位址的SDRAM中被讀出。 酉^合上述方法本發明提出一種架構,其至少勺· 複數個位址限制器,係依據前述產生之記· :之分割表格中,發現錯誤量超過該分割區塊::頁J誤分 j该區塊之記憶體位址限制,以借用其它錯誤:’將 區塊之錯誤限額來彌補該分割區塊超量之錯誤;x —的分 複數個對應記憶體,係用以儲存發生錯誤之印 址,,所使用的量係與分割區塊所允許的錯誤量相=位 複數個比較器陣列,係比較存取要求的輸入位’:办 址限制器篩選後之位址,以判斷是否為不同記情體位二 域,是否有錯誤存在,並產生錯誤信號至^ “ 應至體係接收到錯誤信號後建立-個修補位址對 一修補記憶體,係將前述經編碼獲得需修補 位址重,指向一個新的重對映位址,並儲存這些資料「 一多工器,係受比較器陣列產生之錯誤致能俨所 制,以使系統選擇原輸入位址或是重對映位址讀取資u ^ 【圖式之簡單說明】 Λ 圖:顯示目前晶圓代工廠中記憶體之良率統計; 圖=顯示記憶體之邏輯修補法之示意圖;° ’ 圖二顯示記憶體之備份容錯修補法之示意圖; 圖四顯示依據統計學資料數據所獲得之正常記憶體錯
第8頁 483085 五、發明說明(6) 誤分佈圖; 圖五顯示在本發明的實施例中錯誤分佈之分割表格; 圖六顯示在本發明的實施例中記憶體晶片内之架構示 意圖; 圖七顯示圖四之錯誤曲線圖從中間向左偏移; 圖八顯示本發明之流程圖。 【主要元件編號】 100 記憶體 110 缺陷儲存格 120 比較器 130 缺陷位址 140 修補記憶體 2 0 0 記憶體 210 缺陷儲存格 220 備份陣列元件 230 行位址 310 位址限制器 320 對應記憶體 330 比較器陣列 3 4 0 編碼器 3 5 0 修補記憶體 360 多工器 380 輸入位址 【發明詳細說明】
第9頁 483085 五、發明說明(7) 說明為發明,二下舉-實施例配合圖式作詳細 所示,根據t二ί憶誤分佈像高斯分佈’如圖四 128Κ等記憶體推論每mm, r=:gTable〇f FaUlt Dl…ib ⑴。n)時,不會高 =Γί記憶頁之數量,使所有資源均可能必須有效 内,杏李續2 Γ係利用上述之經驗值將内建在記憶體晶片 DRM記憶頁被檢查時,將幫助建立一 佈之分割表格,即建立記憶體錯誤分佈之分 割表格疋一種即時的運作。 #512K^i-2¥G SDRAM 5 I ^4K Bytes > ^ # 料,及在ΪΪ,且已知2G SDRAM所有缺陷記憶頁的統計資 情頁之數旦㊉Ϊ件下對於每8K、16K、32K、12“的缺陷記 ;'將直於這些數據可建立-錯誤分佈之分割表, 補纪怜體的* f應的记憶體總數和相對應之比較器,除修 Α小之外,料對缺陷之記憶頁(儲存格)重映 速的ί ί1佟ΐ多r較器能同時執行以使缺陷頁被被快 r器是要求更高花費戶上其= 用超過U個相關記憶體和比較器。…上’將不會使 =顯示在本發明的實施例中錯誤分佈之分割表格的詳細 依據記憶體錯誤分佈之統計資料以4Κ為一基準,每Μ
第10頁
數作為分割單位作數次分割,即=1之整數之記憶頁 8K、每16K、每32κ、每12?^盔+ ίί貫她例中係分別以每 π此rea 母1281(為切割範圍作數次切割,當然 x 範圍作為切割單位(n為 據設計者針對實際應用時而加以訂定。在 ;;=二中,而每一個切割範圍十可容許錯誤記憶 數量設=記憶頁位址之對應記憶體數及比較器 ^在每8Κ個記憶頁中容許2個錯誤記憶頁(儲存格),並且 女排2個對應的圮憶體儲存在8 κ個記憶頁範圍内所發現的 錯誤記憶頁位址,和2個對應的比較器在8Κ記憶頁中所尋 找符合的位址。 u 2·在每16Κ個記憶頁中容許2個錯誤記憶頁(儲存格),並且 安排2個對應的記憶體儲存在丨6Κ個記憶頁範圍内所發現的 錯誤記憶頁位址,和2個對應的比較器在16Κ記憶頁中所尋 找符合的位址。 3·在每32Κ個記憶頁中容許2個錯誤記憶頁(儲存格),並且 安排2個對應的記憶體儲存在32Κ個記憶頁範圍内所發現的 錯誤記憶頁位址,和2個對應的比較器在32Κ記憶頁中所尋 找符合的位址。 4·在每128Κ個記憶頁中容許4個錯誤記憶頁(儲存格),並 且安排4個對應的記憶體儲存在1 28Κ個記憶頁範圍内所發 現的錯誤記憶頁位址,和4個對應的比較器在1 28Κ記憶頁 中所尋找符合的位址。 因此以^一 2G SDRAM而言’每一記憶頁為4Κ,將共用
第11頁 483085 五、發明說明(9) 512K記憶頁數量。 位,總共 個錯誤頁 誤頁存 若以8 Κ記憶頁(即以2個4 Κ記憶頁)為切割單 可切割出64個8Κ記憶頁,而每8Κ記憶頁可允許2 存在,因此在此切割範圍下總共可允許1 2 8個錯 在° 右再以1 6 Κ §己憶頁(即以4個4 K s己憶頁)為切割單位,绅、 共可切割出3 2個1 6 Κ記憶頁,而每1 6 Κ記憶頁可再額外允畔 2個錯誤頁存在,因此在此切割範圍下總共可再額外允許 64個錯誤頁存在。 °
若再以3 2Κ記憶頁(即以8個4Κ記憶頁)為切割單位,總 共可切割出16個32Κ記憶頁,而每32Κ記憶頁可再額外允^ 2個錯誤頁存在,因此在此切割範圍下總共可再額外允許 32個錯誤頁存在。 σ 右以1 2 8 Κ記憶頁(即以3 2個4 Κ記憶頁)為切割單位,總 共可切割出4個1 28Κ記憶頁,而每1 6Κ記憶頁可再額外允^ 4個錯誤頁存在,因此在此切割範圍下總共可再額外允許 1 6個錯誤頁存在。 綜上述,一 2 G S D R A Μ總共可以允許有2 4 0個錯誤記憶 頁存在( 1 28 + 64 + 32 + 1 6 = 240 )。
以下以一記憶體晶片内的實際作業(從位址進入至位 址輪出)為例說明,如圖六所示,記憶體晶片内之架構包 括有:數個位址限制器(Address Limiter)310、數個對應 吕己憶體(assoc i ate memory) 320、數個比較器陣列 (compartor array)33〇、編碼器(enc〇der)34〇、修補記憶
第12頁 483085 丨_ 五、發明說明(10) m漏ry) 350 *h器(multiplexw3l _ 位址限制器310 :係依據對錯誤分佈 錯誤量超過該分割區塊限制時刀。 ,發現 限制,以借用其它錯誤率較】的:;^塊之記憶體位址 補該分割區塊超量之錯誤。錯誤限額來彌 據所獲得之正常記憶體錯誤分;^係:據J計學資料數 較低的位址範圍有較高、較;當,在其 線圖將從中間向左偏移而如圖七所;决二二日’,其錯誤曲 之實際錯誤頁(儲存格)數量 i、,在較低的位址範園 錯誤數目。 …數里將起過切割分佈區域所容許之 在32K個§己憶頁的範圍 秀貝數里洛 ,有2個錯誤,每心= 將必須"借助”於1281(的 —j卜錯> 頁,我們 區域超過;;:;::;=是::的。換言之,如“: 即必須犧牲其他區域可容二錯數不變的情況下, :這就是所謂的記憶體位殊區 體位址區塊,為了雷發現發生最大錯誤數量的記情 犧牲幾個區域之錯竽;=錯誤覆蓋限額於每個區塊,將 對應記憶體320 :用以:額/彌補那超額之區域。 乂儲存發生錯誤之記憶頁位址,其所 第13頁 483085 五、發明說明(11) 使用的量係與分割區塊所允許的錯誤量相對應,如圖五所 示,一個 2G bit(〜231 bit)SDRAM(位址 A30 :A0),每一記 憶頁為 4K(~212 bit)(位址 All :A0),即共有 512KC219)個 記憶頁(位址A3 0 ·· A1 2 )。依據圖五之錯誤分佈之分割表 格,每8 K個記憶頁(3 2 M s i z e )容許2個錯誤記憶頁(儲存 格)’並安排2個對應記憶體去存放錯誤記憶頁之位址,同 樣的,每16K、32K、128個記憶頁係分別額外增加2個、2 個及4個對應記憶體去存放錯誤記憶頁之位址。而我們須 要增加1位元來確認是否有無缺陷(如果該位元值為,,〇 ”表 示沒有缺陷;為,’ 1”表示有缺陷),所以對8K( 225 size)記> 憶體範圍而言,每一個對應記憶體的大小應為(2g/32M) X (位移位址+ 1) bit。於此該位移位址(address offset) 係(A30:A25)。
比較器陣列3 3 0 :係比較存取要求的輸入位址3 8 〇、位址限 制器31 0篩選後之位址及對應記憶體3 2 〇之輸出位址,以判 斷是否為不同記憶體位址區域,而斷定是否有錯誤存在。 當SDRAM存取要求的輸入位址380進入記憶體晶片時,該位 址將會先被記憶體位址限制器3 1 〇所篩選。經過篩選通過 後,輸入位址3 8 0及對應記憶體3 2 0之輸出位址將會同時被 比較器3 3 0檢查是否為不同記憶體位址區域。此 將會產生延遲(delay),但在比較的同時記憶體將進行其 正常運作,因此不會有任何效能損失。如果沒有缺陷頁被 發現,其位址將仍然依正常程序進行資料存取;如有缺陷 頁會發現,將有一錯誤信號會被送至編碼器34〇。
483085 發明說明(12) 編碼器340 :在編碼器34〇接收到錯誤信號後 ,修補位址對應至修補記憶體35G,該“1 — 含了重對映位址的資訊。修補位址係 己=。包 所建立,π將包含2㈣料>mi ^殊的編碼方法 被允許的錯誤,另一是輸入位址:;::個記憶頁範圍所 修補§己憶體3 5 0 :修補記情體3 5 q脾恭、+ - 之寸愔苜仂g舌虹1 』述經編碼獲得需修補 資;% 向一個新的重對映位'止,並儲存這此 ;:憶體350的大小應取決於修補位址的長— 又和切。彳为佈區域之錯誤頁容許限額。 ί工=二受摆比器陣列330產生之錯誤致能信號所控 原輸入位址或是重對映位址讀取資料。 (如牛^01 Α如圖八所不,包括下列步驟:系統開機 片中:=Λ,:行測試檢查以發現錯誤 Λ 則建立一錯誤分佈之分割表格(如步 一锊誤八佑夕八^ ± 中在某一範圍時,則建立 ),Ί情:i 並設定位址限制器310 (如步驟404 驟405 ),。接著比二器輸入位址至位 檢杳浐入位陣列330依據錯誤分佈之分割表格, 若::現^ :否在不同的位址範圍(如步驟406 ); 料f輸入位址380對映至8隱,並由此對 = ;步驟4〇7);若發現錯誤,將產生- 使系==二工器360 ’隔離SDRAM及原輸入位址,以 ,、, 輪入位址讀取資料,並且產生一錯誤信號 483085 五、發明說明(13) 至編碼器340 (如步驟408 ),於是編碼器340針對錯誤建 立一修補位址(如步驟409 ),且修補記憶體350依據修補 位址重新指向一個新的重對映位址(如步驟4 1 〇 ),同日^ 將重對映位址取代原輸入位址(如步驟411 ),最後資料 將從重對映位址的SdraM中被讀出(如步驟41 2 )。 綜上所述,本發明所提供之一種以產生記憶頁錯誤分 佈之分割表格修補動態隨機存取記憶體之架構及方法,可 使SDRAM生產者不用放棄那些不可避免的缺陷的產品,更 能大幅降低測試與修補的額外成本花費,增加SDRAM生產 者的利益,故已符合專利法發明之要件,爰依法具文申請 之’謹請貴審查委員詳予審查,並祈早日賜准專利,至 感德便。 以上已將本發明作一詳細說明,惟以上所述者,當不 能限定本發明實施之範圍。對熟悉該項技藝之人士,當可 對其進行各種等效之變化例,惟其岣應包括在本發明2精 神及範圍内。
Claims (1)
- '申請專利範圍 1•—種 次開機 a•將記 b·依據 能錯誤 c·以對 割; d•設定 對應記 2 ·如申 大於或 圍0 ί =頁錯誤分佈之分割表格之方法,係於每-「二憶體測試時產生’包括有下列步驟: 隐體以適當大小劃分為複數個記愫頁· =憶體錯誤分佈之統計資料對應‘4Κχ’ ”範圍之可 應於上述之記憶頁範圍作為分割單位作複數次分 I备迕錯誤記憶頁數、安排儲存錯誤記憶頁位址之 憶體數及比較器數量。 ,專利範圍第1項所述之方法,其中步驟b中,η為 等於1之整數,即以8Κ、16Κ、32Κ、64Κ、128Κ等範 .如申請專利範圍第1項所述之方法,其中步驟c以η為1 時^係以每8K個記憶頁為切割單位,則步驟d設定容許2個 錯誤冗憶頁存在,安排有2個對應記憶體及2個比較器。 4 ·如申請專利範圍第1項所述之方法,其中步驟ε以η為2 時’係以每1 6Κ個記憶頁為切割單位,則步驟d設定容許2 個錯誤記憶頁存在,安排有2個對應記憶體及2個比較器。 5 ·如申請專利範圍第1項所述之方法,其中步驟c以η為3 時’係以每32Κ個記憶頁為切割單位,則步驟d設定容許2 個錯誤記憶頁存在,安排有2個對應記憶體及2個比較器。 6·如申請專利範圍第1項所述之方法,其中步驟c以η為5 時,係以每1 28Κ個記憶頁為切割單位,則步驟d設定容許4 個錯誤記憶頁存在,安排有4個對應記憶體及4個比較器。第17頁 六 申請專利範圍 7. 如申請專利範 分佈之分割表格 所述之方法,其中該記憶頁錯誤 8. —種以產生印p、建在記憶體晶片内。 取記憶體之架構,勺’曰、刀佈之分割表格修補動態隨機存 複數個位址限制,,有 憶頁錯誤分佈之& ^依據申請專利範圍第1項產生之記 限制時,將對兮F 格中,發現錯誤量超過該分割區塊 率較低的分割;;之址限•,以借用其它錯誤 誤; 錯&限額來彌補該分割區塊超量之錯 複數個對應記慎體,& m、t _ i豆胼你田从旦Γ 係用u儲存發生錯誤之記憶頁位址, 二 ]=係與分割區塊所允許的錯誤量相對應; :” ::5器陣列’係比較存取要求的輸入位址與位址限 1為師^後之位址,以判斷是否為不同記憶體位址區域, ,斷疋疋否有錯誤存在,並產生錯誤信號至編碼器; 編碼器’係接收到錯誤信號後建立一個修補位址對應至 補記憶體; > 修補記憶體’係將前述經編碼獲得需修補之記憶頁位址重 新指向一個新的重對映位址,並儲存這些資料。9 ·如申請專利範圍第8項所述之架構,其中更包括一多工 器,係受比較器陣列產生之錯誤致能信號所控制,以使系 統選擇原輸入位址或是重對映位址讀取資料。 10·如申請專利範圍第8項所述之架構,其中該修補位址 包括位址位元及一確認位元。 11 · 一種以產生記憶頁錯誤分佈之分割表格修補動態隨機if 第18頁 六、申請專利範圍 存取記憶體之方法,包括有下列步驟: a•系統開機; ^執行測試檢查以發現錯誤在記憶體晶片中的位址及其分 C佈:::佈在預先規劃之範圍内時,則建立-錯誤分 佈產生集中在某-範圍時,則建立-錯誤八 •刀d表袼並設定位址限制器; 、刀 e ·輸入位址至位址限制器; 二'比t交器檢查輸入位址是否在不同的位址範圍; 映位二、ί Γ錯誤,則將輸入位址對映至記憶體,:it i 吹位址碩出資料; 並由此對 現錯誤,將產生一錯誤致能信號以 輸入位址讀取眘祖,# 〇 , 文系統不合;S i兮^ i w產生一錯誤信號至編巧日原 馬益針對該錯誤信號建立一修補位址;馬盗; 位 址…己憶體依據該修補位址重新指向一個新的重斟映 ^將該重對映位址取代原輸入位址; 資料將k β亥重對映位址的記憶體中被讀出 第19頁
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW90106025A TW483085B (en) | 2001-05-18 | 2001-05-18 | Architecture and method for patching DRAM by a slicing table of generating memory page fault distribution |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW90106025A TW483085B (en) | 2001-05-18 | 2001-05-18 | Architecture and method for patching DRAM by a slicing table of generating memory page fault distribution |
Publications (1)
Publication Number | Publication Date |
---|---|
TW483085B true TW483085B (en) | 2002-04-11 |
Family
ID=21677647
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW90106025A TW483085B (en) | 2001-05-18 | 2001-05-18 | Architecture and method for patching DRAM by a slicing table of generating memory page fault distribution |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW483085B (zh) |
-
2001
- 2001-05-18 TW TW90106025A patent/TW483085B/zh not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8522072B2 (en) | Memory address remapping architecture and repairing method thereof | |
US11119857B2 (en) | Substitute redundant memory | |
TW201118884A (en) | Semiconductor chip and method of repair design of the same | |
Kim et al. | A BISR (built-in self-repair) circuit for embedded memory with multiple redundancies | |
JPH11306794A (ja) | メモリ装置のテスト方法 | |
JP2000311497A (ja) | 半導体記憶装置 | |
US8694838B2 (en) | Cache memory, processor, and production methods for cache memory and processor | |
CN103390430A (zh) | 基于哈希表的存储器内建自修复系统及方法 | |
TW483085B (en) | Architecture and method for patching DRAM by a slicing table of generating memory page fault distribution | |
US20050066226A1 (en) | Redundant memory self-test | |
Cho et al. | A very efficient redundancy analysis method using fault grouping | |
US7149941B2 (en) | Optimized ECC/redundancy fault recovery | |
US7593274B2 (en) | Semiconductor integrated circuit and relief method and test method of the same | |
US20020124203A1 (en) | Method for utilizing DRAM memory | |
US7925938B2 (en) | Structure and method of repairing SDRAM by generating slicing table of fault distribution | |
US11804281B2 (en) | Apparatuses systems and methods for automatic soft post package repair | |
TWI579862B (zh) | 記憶體裝置 | |
Pekmestzi et al. | A bisr architecture for embedded memories | |
JP3409056B2 (ja) | 半導体記憶装置およびそれを用いたシステム | |
Lu et al. | Built-in self-test and repair (BISTR) techniques for embedded RAMs | |
JP2004527821A (ja) | メモリのための簡略な故障許容 | |
US7386769B2 (en) | On chip diagnosis block with mixed redundancy | |
US20140286113A1 (en) | Semiconductor device having roll call circuit | |
Ouyang et al. | An Efficient External Memory Test Solution: Case Study for HPC Application | |
Chen et al. | An ultra-large capacity single-chip memory architecture with self-testing and self-repairing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |