TW482984B - Interrupt controller and method of accessing interrupts - Google Patents

Interrupt controller and method of accessing interrupts Download PDF

Info

Publication number
TW482984B
TW482984B TW089120202A TW89120202A TW482984B TW 482984 B TW482984 B TW 482984B TW 089120202 A TW089120202 A TW 089120202A TW 89120202 A TW89120202 A TW 89120202A TW 482984 B TW482984 B TW 482984B
Authority
TW
Taiwan
Prior art keywords
interrupt
cpu
instruction
vector
branch instruction
Prior art date
Application number
TW089120202A
Other languages
English (en)
Inventor
Woon-Sig Suh
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Application granted granted Critical
Publication of TW482984B publication Critical patent/TW482984B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G06F13/26Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control

Description

經濟部智慧財產局員工消費合作社印製 482984 6759pif.doc/006 A7 B7 五、發明說明(f ) 發明領域 本發明是有關於一種用於電腦系統之中斷控制器,且 特別是有關於一種使用在精簡指令集電腦(Reduced Instructions Set Computer,簡稱 RISC)之中斷控制器。 發明背景 通常,電腦都使用Intel公司製造的微處理器,例如 8088、8086、80186、80286、i386TM、及 i486™,同時使用 Intel 8259系列的可程式中斷控制器。8259系列的控制器 的詳細說明可參見Intel於1988年十月出版的 ’’Microprocessor and Peripheral Handbook1 丨的第 3-171 頁。8259 中斷控制器提供中斷信號至處理器,用以操控聯結到該處 理器的各種的硬體裝置。也有人揭露其他的可程式中斷控 制器,例如美國專利編號第2,481,725號,發明名稱爲 "METHOD FOR PROVIDING PROGRAMMABLE INTERRUPT FOR EMBEDDED HARDWARE USED WITH PROGRAMMABLE INTERRUPT CONTROLLERS” ,其由 Jayakumai*等人提出,並於1993年八月三日發證,以及美 國專利編號第5,603,035號,發明名稱爲’’PROGRAMMABLE . INTERRUPT CONTROLLER, INTERRUPT SYSTEM AND INTERRUPT CONTROL PROCESS",其由 Eiramoun 等人提 出,並於1994年五月27日發證。 一^個中斷存取程序通常分成兩種方式。一*種爲π向量 中斷”,其中中斷控制器以一向量來通知中央處理單元 4 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) " Λ 1 ------------MW--------訂---------線·-------- » · (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 482984 6759pif.doc/006 A7 B7 五、發明說明(e) (Center Processing Unit,簡稱CPU),該向量爲每一中斷來 源之固有編號。CPU根據中斷控制器送來的向量,跳到包 含一服務常式(routme)的記憶體位置來處理該中斷服務常 式。另一種爲"非向量中斷",其中中斷控制器只通知CPU 有中斷發生。在此情形,要由軟體來決定中斷來源及對應 於中斷來源的中斷服務常式的位置。 在精簡指令集電腦(Reduced Instructions Set Computer, 簡稱 RISC)中,例如 Advanced RISC Machines(ARM)公司生 產的ARM CPU系列,是支援非向量中斷的,當中斷發生 時,會執行如第1圖所繪示之中斷存取程序。 請參照第1圖,其繪示習知之RISC系統之中斷存取 程序,當中斷控制器2產生中斷信號INT時,CPU 1認知 (acknowledge)後經由箭頭(a)跳到例外向量表(exception vector table)。例外向量表係非揮發性記憶體,其中可供程 式師存放分支指令(branch instruction),例如B ISR__0。依 據分支指令B ISRJ),CPU 1經由箭頭(b)跳到常式ISR_0, 以及檢查產生中斷要求的來源爲中斷來源1S〇、isl、...、 及isn中的那一個。藉由執行常式ISRJ),CPU定址(address) 中斷控制器2,然後偵測儲存在中斷等候暫存器(inteirupt pending register)中的中斷要求。然後,控制流程經由箭頭(c) 跳到用以執行該中斷要求之中斷服務常式所在的位置。 上述之支援向量中斷的RISC的問題是中斷操作 (interrupt handling)的速度很低,因爲在偵孭!1中斷要求之 存在時還需要定址的步驟。因此,需要一種能夠改善中斷 5 本紙張尺度適用中國國家標準(CNS)A4"規格(210 x 297公釐) " -----— — — — — — ----— — I— — — — — — (請先閱讀背面之注意事項再填寫本頁) 482984 A7 經濟部智慧財產局員工消費合作社印製 6759pif.doc/006 五、發明說明(彡) 操控速度的中斷控制器及中斷操控方法。 發明總結 因此本發明之一目的就是在提供一種中斷控制器及中 斷存取方法,能夠減少不支援向量中斷的Rise的中斷存 取時間。 依照本發明之一觀點,一種中斷控制器,包括:一第 一儲存單元,用以儲存複數個中斷來源之一中斷要求;一 優先權(priority)決定單元,用以決定每一該中斷來源之一 優先權位準以及產生一個或多個指標及一個或多個中斷信 號,以回應該中斷要求;一向量產生器,用以產生一個或 多個向量,以回應該指標;第二儲存單元,用以儲存該一 個或多個向量;一指令產生器,用以產生一分支指令,以 回應該一個或多個向量,以及選擇該產生之分支指令或一 CPU指令輸出至一 CPU ;以及一控制邏輯’用以控制該中 斷控制器之整個運作。 依照本發明之另-觀點,提出一種用於T簡指2集電 腦之中斷存取方法。該方法包括下列步驟·檢查一欣人裝 置是否製造-中斷要求;藉由決定該中斷之來源^一優先 權位準來找出最後的中斷來源;產生對應於δ亥決疋之優先 權位準之一分支指令;產生一中斷信號至一 CPU ’輸入曰亥 分支指令至該CPU,以回應該中斷信號’以及處理“刀支 指令定址之一中斷服務常式。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) • i - W ------------------— I— — -------- (請先閱讀背面之;^意事項再填寫本頁) 6 482984 6759pif. doc/006 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(午) 圖式之簡單說明 第1圖繪示習知技藝之則3(:之中斷存取程序; 第2圖繪示依照本發明之RISC之中斷存取程序; 第3圖繪示依照本發明之一較佳實施例之中斷控制器 之方塊圖; 第4圖繪示第3圖所繪示之第一優先權決定邏輯之方 塊圖; 第5圖繪示第3圖所繪示之向量產生器之方塊圖; 第6圖繪示第3圖所繪示之指令產生器之方塊圖;-第7圖繪示第3圖所繪示之指令產生器所產生之指令 之實例;以及 第8圖繪示依照本發明之中斷控制器之中斷存取步驟 之流程圖。 a式中標示之簡單說明
1 CPU ίο遮罩暫存器 20模式暫存器 30等候暫存器 4〇第一優先權決定邏輯 41第一循環仲裁器 42第二循環仲裁器 43第三循環仲裁器 44第四循環仲裁器 7 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) -i 1111--訂---------線一 482984 A7 B7 經濟部智慧財產局員工消費合作社印製 6759pif.doc/006 五、發明說明(t) 45第五循環仲裁器 50第二優先權決定邏輯 60服務暫存器 70向量產生器 71第一多工器 72第二多工器 80指令產生器 81多工器 82 CPU中斷狀態偵測邏輯 100中斷控制器 齩佳實施例之說明 以下將參照所附圖式更完整地說明一種新式及改善的 中斷控制器及中斷控制器之中斷存取方法。 當產生一中斷要求時,使用硬體電路決定中斷來源的 優先權位準,並且產生對應其之分支指令。當CPU接收到 產生的分支指令時,會使其跳到包含中斷服務常式的位 置。這和使用向量中斷的CISC的中斷存取類似。因此, 沒有向量中斷的RISC的中斷存取時間,也可以使用本發 明之中斷存取特徵來降低。 請參照第2圖,其繪示依照本發明之RISC的中斷操 控程序。當中斷要求經由中斷來源isO、isl、…、及isn中 的一個輸入中斷控制器1〇〇時,中斷控制器100產生 IRQ(interrupt request)中斷信號 INT1 或 FIQ(fast interrupt 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) - J ------------in---—訂! !·線 --- (請先閱讀背面之t意事項再填寫本頁) 482984 A7 6759pif.doc/006 五、發明說明(έ ) request)中斷信號INT2送至CPU 1。 虽CPU 1收到中斷信號INT1或INT2送至CPU1後, 會跳至例外向里表’如箭頭(d)所示。在例外向量表中存放 如B ISR—0之CPU指令。依照本發明,會經由在中斷控制 器100中的指令產生單元的多工器,執行cpu指令的讀取 動作’然後CPU 1接受中斷控制器1〇〇產生的分支指令
Instruction ’如B Servicel,來代替例外向量表的b ISR」)。 如此,CPU 1直接跳至對應於中斷來源的中斷服務常式 Servicel,如箭頭(e)所示。 . 很有助益地’上述中斷存取程序以與支援向量的RISC 類似的方式運作,其速度能夠有所改善。 請參照第3圖,其繪示依照本發明之一較佳實施例之 中斷控制器100之結構。現在請參照第3圖,中斷控制器 100包括遮罩暫存器10、模式暫存器20、等候暫存器30、 第一優先權決定邏輯40,第二優先權決定邏輯50、服務 (in-service)暫存器60、向量產生器70、指令產生器80、及 控制還輯90。 遮罩暫存器10用來判斷每一來源之中斷要求是否被 切斷或允許。其要被切斷或允許是由使用者來決定的。假 如有類似IRQ模式或FIR模式的兩種或多種中斷模式,模 式暫存器可用來依據對應的模式做判斷。儲存中斷狀態的 等候暫存器30,可用來儲存每一中斷來源的要求狀態。 第一及第二優先權決定邏輯40及50平行地耦接至等 候暫存器30。第一邏輯40以邏輯電路來判斷複數個中斷 9 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) I!訂—! !丨-線 ^^一 一 - (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 482984 經濟部智慧財產局員工消費合作社印製 6759pif.doc/006 A7 B7 五、發明說明(9) 來源的優先權位準,產生指標,以供產生一 IRQ向量 Vector」及一 IRQ中斷信號INT1。第二邏輯50以邏輯電 路來判斷複數個中斷來源的優先權位準,產生指標’以供 產生一 FIQ向量Vector—F及一 FIQ中斷信號INT2。由第 一及第二邏輯40及50所產生的所有的指標Index—A一I、 Index—BJ、···、Index_C—F、Index—D—F、及 Index—M—F 都 送到向量產生器70,用以產生Vector」及Vector—F。由第 一及第二邏輯40及50所產生的中斷信號INTI及INT2的 替代信號被送至CPU 1,用以通知CPU有中斷要求發生。 第一及第二邏輯40及50採用的優先權位準決定法是使用 循環仲裁器(round robin arbiter)。使用者可以修改此決定 法。 ‘
向量產生器70依據所產生的指標IndexjVJ〜Index_M_I 或 Index-A—F〜Index—M—F 來產生 IRQ 向量 Vector—I 或 FIQ 向量Vector—F,向量Vector—I或Vector__F被分別送到服務 暫存器60及指令產生器80。 服務暫存益60儲存向量Vector_I或Vector_F,當作最 後判定的中斷來源。在此情況下,在複數個中斷來源中, 只有一個會被選擇存入其中。當沒有中斷要求時,指令產. 生器80選擇及輸出一般的CPU指令CPU Instruction給CPU 1,以回應向量產生器70所產生的IRQ向量Vector_i或fiq 向量Vector—F。當有中斷要求時,指令產生器80轉換及 輸出向里Vector—I或Vector—F成分支指令。依照此分支指 令會使CPU 1直接分支。指令產生器8〇的輸出是由CPU 1 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ------------ΦΜ------- —訂---------線· ·- (請先閱讀背面之注意事項再填寫本頁) 482984 6759pif.doc/006 A7 B7 五、發明說明(f) (請先閱讀背面之注意事項再填寫本頁) 所產生的複數個信號CPU_nM、CPU_A、CPU_〇PC、 CPU—NIRQ、及CPU—NFIQ以及用以通知中斷狀態的信號 Vector_Mode來選擇的。控制邏輯90可用來控制中斷控制 器100的全部運作。 如以上所述,假如決定了以硬體之優先權位準爲基礎 的服務,中斷控制器100將對應來源的向量Vector_I或 Vector_F轉換成分支指令,然後將此分支指令送至CPU 1。 因此,CPU 1可以依據此分支指令分支到對應的中斷服務 常式。下面將詳細地說明第一及第二優先權決定邏輯.40 及5〇的結構及運作。 第4圖繪示第3圖繪二之第一優先權決定邏輯40之 結構。請參照第4圖’第一優先權決定邏輯40可產生指 標,用以合成IRQ向量Vector_I與決定中斷來源之優先權 位準之結果。第一邏輯40包括第一至第四循環仲裁器41〜44 及第五循環仲裁器45。第一至第四仲裁器41〜44分別接受 六個中斷來源isO—is5、is6_isll、…、及isl7—is23當作輸 入信號。第五仲裁器45接受兩個中斷來源is24及is25當 作六個中斷來源IS1〜IS6。第一至第四仲裁器41〜44以串 接方式耦接至第五仲裁器45。 經濟部智慧財產局員工消費合作社印製 每一第一至第四循環仲裁器41〜44決定輸入的中斷來 源的優先權位準,然後輸出對應於決定的優先權位準的中 斷來源的指標 Index—A—I、Index—B—I、Index_C—I、及 Ind^DJ,送至第五仲裁器45及向量產生器70。 第五循環仲裁器45接收到第一至第四循環仲裁器 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 482984 6759pif.doc/006 A7 B7 五、發明說明(7) (請先閱讀背面之注意事項再填寫本頁) 41 〜44 產生的指標 Index_A_I、Index_B_I、Index_C_I、及 Index_D_I,當作第一至第四中斷來源IS1〜IS4,以及接收 未經過循環仲裁器的第五及第六中斷來源IS5及IS6,當 作輸入信號。第五及第六中斷來源IS5及IS6爲保留輸入。 在運作中,第五仲裁器45的優先權位準由來源IS1〜IS4之 一來決定。亦即,第五仲裁器45可以由已經決定的優先 權位準的中斷來源IS1〜IS4來一次決定多個優先權位準。 然後,第五仲裁器45輸出由決定的最高優先權位準所選 擇的中斷來源的指標Index_MJ以及轉送至向量產生器 70,以及產生IRQ中斷信號INT1及轉送至服務暫存器60。 指標Index_M_I是當作用以指示最後決定的中斷來源的固 有編號的主ID。 除了第一優先權邏輯產生IRQ而第二優先權決定邏輯 產生FIQ信號之外,第一優先權決定邏輯40運作及結構 與第二優先權決定邏輯50是相同的。 經濟部智慧財產局員工消費合作社印製 現在,請參照第5圖,向量產生器70包括第一多工 器71及第二多工器72。第一多工器71輸出第一優先權決 定邏輯 40 所產生指標 Index_A_I、Index_B_I、Index_C_I、 及Index_D_I中的一個至副ID。第二多工器72輸出第二 優先權決定邏輯50所產生指標Index_A_F、Index__B_F、 Index—C__F、及 Index_D—F 中的一個至主 ID。 向量產生器70輸出由主ID及副ID的組合所產生的 IRQ向量VectoU至指令產生器80。用來控制第一多工器 71的輸出的選擇信號是使用第一選擇確認信號 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 482984 6759pif.doc/006 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(丨0 ) nAK_ISLV,其在當第一優先權決定邏輯40決定最高優先 權位準時,用來通知對應的來源是最後選擇的° 向量產生器70輸出由主ID及副ID的組合減去"1"所 產生的FIQ向量Vector_F至指令產生器80°用來控制第 二多工器72的輸出的選擇信號是使用第二選擇確認信號 nAK_FSLV,其在當第二優先權決定邏輯50決定最高優先 權位準時,用來通知對應的來源是最後選擇的° FIQ向量 Vector_F與IRQ向量Vector」之間的差異爲1 ’其爲精簡 指令集電腦的分支指令的特性所造成的° - 現在請參照第6圖,指令產生器80藉著將向量產生 器70所產生的IRQ向量VectorJ[及FIQ向量Vector—F分 別與"26,h380000fl或,,26’h3abfffn組合,產生一 IRQ 指令或一 FIQ指令,產生用於精簡指令集電腦的指令"EAxxxxxx”(參 見第7圖)。 指令產生器80選擇性地輸出所產生的IRQ及FIQ指 令中的一個,以及一個一般的CPU指令CPU Instruction。 於是,指令產生器80包括用以選擇性地輸出指令的多工 器81,以及用以產生用來選擇要由多工器81輸出的指令 的選擇信號的CPU中斷狀態偵測邏輯82。CPU中斷狀態 偵測邏輯82偵測CPU 1的中斷狀態,以回應CPU 1產生 的複數個控制信號CPU_nM、CPU_A、CPILNIRQ、及 CPILNFIQ以及通知中斷狀態之信號,然後產生用以選擇 多工器81之輸出之選擇信號。 現在請參照第7圖,其爲中斷控制器1〇〇的指令產生 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ----------- ί 丨 i_ — 丨訂------- !線一 * - (請先閱讀背面之注意事項再填寫本頁) 482984 6759pif.doc/006 A7 --- B7 五、發明說明(u) 器80產生的中斷指令IRQ或;PIQ。中斷控制器1⑻接受具 有從π00"至"25"的序號的總共二十六個中斷來源當作輸 入。假如弟一先權決定邏輯40決定了其中一個中斷來源, 則由對應的主ID及對應的副ID產生向量VectorJ及 Vector—F。例如,假如第一先權決定邏輯40最後選擇了中 斷來源π05π,藉著組合對應的主id”〇〇〇"與對應的副 ID”l〇r,所產生的IRQ向量vectorJ具有1Ό0010Γ的型式 以及FIQ向量Vector—F具有"000100"的型式。向量產生器 7〇所產生的IRQ向量Vector」及FIQ向量Vector—F被送 到指令產生器80,然後分別轉換成IRQ指令”EA000005”及 FIQ指令ΈΑ000004"。雖然第7圖所繪示的指令是以ARM 公司的ARM7TDMI CPU爲例子來做解釋,然而習知此技 藝者由本發明的另一實施例可以很容易地瞭解可應用在任 何精簡指令集電腦的CPU的指令 如第7圖所繪示,在ARM7TDMI CPU中,其中斷模 式具有IRQ模式及FIQ模式。假如兩種模式都應用至本發 明,:FIQ指令等於IRQ指令減”1”。這是由ARM7TDMI CPU 的特性所造成的。習知此技藝者可以瞭解其他種類的CPU 的主ID(master ID)、畐丨J ID(slave ID)、向量產生器70、及指 令產生器80之組合可能會有或多或少的不同。 現在請參照第2圖及第8圖,在步驟S10,判斷一個 嵌入式硬體裝置是否要求中斷。假如是,則由步驟S10到 步驟S12,其中經由遮罩暫存器1〇、模式暫存器20、及等 候暫存器30輸入一個中斷來源到第一及第二優先權決定 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) --------訂---------線- 經濟部智慧財產局員工消費合作社印製 4^2984 A7 B7 6759pif.doc/006 五、發明說明(/2) 邏輯40及50。在步驟S12中,藉由選擇輸入的中斷來源 中的一個至邏輯40及50來決定優先權位準。然後’經由 向量產生器70產生對應於最後選擇之中斷來源之向量 Vector一I 或 Vector一F 〇 在步驟S14,對於對應於向量VectorJ[或Vectoi*_F的 分支指令,經由指令產生器80產生IRQ指令或FIQ指令。 在步驟S16,中斷信號INT1或INT2被送至CPU 1。CPU 1 感測一中斷以回應中斷信號INTI或INT2。在步驟S18中’ 由指令產生器80所產生的分支指令(即IRQ或FIQ)被送至 CPU 1,以代替一般的CPU指令。在步驟S20中,CPU 1 直接到中斷服務常式以及處理該中斷常式,而不執行額外 的處理步驟。 其結果爲,中斷控制器100可以決定硬體之中斷來源 的優先權位準以及產生分支指令,減少不支援向量中斷的 精簡指令集電腦的中斷存取時間。 雖然本發明已以較佳實施例揭露如上,然其並非用以 限定本發明,任何熟習此技藝者,在不脫離本發明之精神 和範圍內,當可作少許之更動與潤飾,因此本發明之保護 範圍當視後附之申請專利範圍所界定者爲準。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) % ----------------------I I I ----- *-. (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製

Claims (1)

  1. 丨2984 6759pif.doc/006 A8 B8 C8 D8 六、申請專利範圍 1. 一種中斷控制器,包括: 一第一儲存單元,用以儲存複數個中斷來源之一中斷 要求; 一優先權決定單元,用以決定每一該中斷來源之一優 先權位準以及產生一個或多個指標及一個或多個中斷信 號,以回應該中斷要求; 一向量產生器,用以產生一個或多個向量,以回應該 指標; 第二儲存單元,用以儲存該一個或多個向量; 一指令產生器,用以產生一分支指令,以回應該一個 或多個向量,以及選擇該產生之分支指令或一 CPU指令輸 出至一 CPU ;以及 一控制邏輯,用以控制該中斷控制器之整個運作。 2. 如申請專利範圍第1項所述之中斷控制器,其中該 向量產生器產生之該向量包括一 IRQ向量及一 FIQ向量。 3. 如申請專利範圍第2項所述之中斷控制器,其中該 指令產生器包括: 一單元用以產生一 IRQ指令或一 FIQ指令當作該分支 指令,以回應來自該向量產生器之該IRQ向量或該FIQ向 里, 一多工器,用以選擇該分支指令或該一般的CPU指令 輸出至該CPU ;以及 * 一偵測邏輯,用以偵測該CPU之一中斷模式以及產生 用於該多工器之一選擇信號。 (請先閱讀背面之注意事項再填寫本頁) . -線· 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 482984 6759pif.doc/006 六、申請專利範圍 A8 B8 C8 D8
    4.-種用於精難令_似巾_取施,該方法 包括下列步驟: 檢查一嵌人裝置是否製造一中斷要求; 決定該中斷之來源之一優先權位準; 產生對應於該決定之優先權位準之一分支指令; 產生一中斷信號至一 CPU ; ΘΤΪ 輸入該分支指令至該CPU,以回應該中斷信號;以及 處理I亥分支指令定址之一中斷服務常式。 5.如申請專利範圍第4項所述之中斷存取方法,其中 該分支指令被送至該CPU,以回應該中斷要求之存在,而 在一中斷要求不存在時,將一一般的指令送至該cpu。 6.—種用於精簡指令集電腦之中斷存取方法,包括下 列步驟: 請 先 閱 讀 背 意 事 項 再』 頁 訂 L 來自複數個中斷來源之一之一中斷之要求; 藉由一中斷控制器決定每一該中斷來源之優先權位 準; 依據該優先權位準選擇一最後的中斷來源; 藉由該中斷控制器根據該要求之中斷產生一分支位 址; 由該中斷控制器以一中斷信號通知一 CPU以及將該分 支位址轉送至該CPU ;以及 處理儲存在該分支指令定址之一記憶體位置之一中斷 常式。 7·如申g靑專利範圍第6項所述之中斷存取方法,其中 本紙張尺度適时@國家標準(CNS)A4規格(21〇 X 297公爱了 482984 A8 B8 6759pif.doc/006 語 Do 六、申請專利範圍 該分支指令儲存在該中斷控制器之一暫存器中以及該中斷 控制係儲存在一非揮發性記憶體中。 8.如申請專利範圍第7項所述之中斷存取方法,其中 該非揮發性記憶體係一例外向量表。 (請先閱讀背面之注意事項再填寫本頁) _# -線· 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
TW089120202A 1999-10-01 2000-09-29 Interrupt controller and method of accessing interrupts TW482984B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990042354A KR100317237B1 (ko) 1999-10-01 1999-10-01 유사 벡터 방식의 인터럽트 컨트롤러 및 그것의 인터럽트 처리 방법

Publications (1)

Publication Number Publication Date
TW482984B true TW482984B (en) 2002-04-11

Family

ID=19613642

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089120202A TW482984B (en) 1999-10-01 2000-09-29 Interrupt controller and method of accessing interrupts

Country Status (4)

Country Link
US (1) US6742065B1 (zh)
KR (1) KR100317237B1 (zh)
GB (1) GB2360612B (zh)
TW (1) TW482984B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI410869B (zh) * 2008-09-25 2013-10-01 Mediatek Inc 嵌入式系統與中斷處理方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10062995A1 (de) * 2000-12-16 2002-07-11 Micronas Gmbh Unterbrecher-Steuereinrichtung
US20030018842A1 (en) * 2001-07-19 2003-01-23 Donald Harbin Interrupt controller
US20030204655A1 (en) * 2002-04-24 2003-10-30 Schmisseur Mark A. Prioritizing vector generation in interrupt controllers
GB2410348B (en) * 2002-11-18 2005-12-07 Advanced Risc Mach Ltd Exception types within a secure processing system
DE60210990D1 (de) 2002-11-19 2006-06-01 St Microelectronics Srl Verfahren zur Erzeugung von Unterbrechungsbefehlen in einem Mikroprozessorsystem und bezügliches Prioritätsunterbrechungssteuerungsgerät
US7870346B2 (en) 2003-03-10 2011-01-11 Marvell International Ltd. Servo controller interface module for embedded disk controllers
US7080188B2 (en) * 2003-03-10 2006-07-18 Marvell International Ltd. Method and system for embedded disk controllers
US7492545B1 (en) 2003-03-10 2009-02-17 Marvell International Ltd. Method and system for automatic time base adjustment for disk drive servo controllers
US7099963B2 (en) * 2003-03-10 2006-08-29 Qlogic Corporation Method and system for monitoring embedded disk controller components
US7039771B1 (en) 2003-03-10 2006-05-02 Marvell International Ltd. Method and system for supporting multiple external serial port devices using a serial port controller in embedded disk controllers
GB2403822B (en) 2003-07-07 2006-05-10 Advanced Risc Mach Ltd Data processing apparatus and method for handling interrupts
KR100528476B1 (ko) * 2003-07-22 2005-11-15 삼성전자주식회사 컴퓨터 시스템의 인터럽트 처리 장치
US20050021894A1 (en) * 2003-07-24 2005-01-27 Renesas Technology America, Inc. Method and system for interrupt mapping
EP1856617A1 (en) * 2005-02-28 2007-11-21 Koninklijke Philips Electronics N.V. Data processing system with interrupt controller and interrupt controlling method
GB2433794B (en) 2005-12-21 2010-08-18 Advanced Risc Mach Ltd Interrupt controller utiilising programmable priority values
US7363409B2 (en) * 2006-02-08 2008-04-22 Texas Instruments Incorporated Interrupt control system and method for reducing interrupt latency
US7793025B2 (en) * 2008-03-28 2010-09-07 Freescale Semiconductor, Inc. Hardware managed context sensitive interrupt priority level control
KR101717494B1 (ko) * 2010-10-08 2017-03-28 삼성전자주식회사 인터럽트 처리 장치 및 방법
GB2550904B (en) 2016-05-27 2020-07-15 Arm Ip Ltd Methods and Apparatus for Creating Module Instances
KR101936565B1 (ko) * 2016-11-14 2019-01-09 엘에스산전 주식회사 인버터에서 인터럽트 제어방법
CN110007964A (zh) 2019-03-15 2019-07-12 芯来科技(武汉)有限公司 用于risc-v架构的中断系统
CN110059040B (zh) * 2019-04-17 2020-12-29 芯来智融半导体科技(上海)有限公司 一种基于risc-v架构的可嵌套异常和非屏蔽中断系统及方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1192603B (it) 1977-12-30 1988-04-20 Rca Corp Apparato di interruzione di un programma,su base prioritaria,dotato di mezzi per l'alimentazione diretta dell'indirizzo di salto
US4200912A (en) * 1978-07-31 1980-04-29 Motorola, Inc. Processor interrupt system
US4523277A (en) 1982-09-30 1985-06-11 Ncr Corporation Priority interrupt system for microcomputer
US5701493A (en) * 1995-08-03 1997-12-23 Advanced Risc Machines Limited Exception handling method and apparatus in data processing systems
JPH10171665A (ja) 1996-12-09 1998-06-26 Toshiba Corp ジャンプコード・ジェネレータ、割り込みプログラム選択装置、割り込みプログラム選択方式、及び計算機
US6298410B1 (en) * 1997-12-31 2001-10-02 Intel Corporation Apparatus and method for initiating hardware priority management by software controlled register access
EP1063588A1 (en) 1999-06-25 2000-12-27 Motorola, Inc. A system for allowing a central processing unit to access a plurality of interrupt handler routines and a method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI410869B (zh) * 2008-09-25 2013-10-01 Mediatek Inc 嵌入式系統與中斷處理方法

Also Published As

Publication number Publication date
GB0023920D0 (en) 2000-11-15
GB2360612A (en) 2001-09-26
KR20010035663A (ko) 2001-05-07
GB2360612B (en) 2002-04-03
KR100317237B1 (ko) 2001-12-22
US6742065B1 (en) 2004-05-25

Similar Documents

Publication Publication Date Title
TW482984B (en) Interrupt controller and method of accessing interrupts
TW522300B (en) ACPI compliant computer system and overtemperature protection method therefor
EP0644487B1 (en) Scalable system interrupt structure for a multiprocessing system
JP3335172B2 (ja) データ処理システム及びそれに使用するための入出力プロセッサ
JP3570810B2 (ja) 対称多重処理システム
EP1040416B1 (en) Mechanisms for converting interrupt request signals on address and data lines for providing interrupt messages
US7853743B2 (en) Processor and interrupt controlling method
US5481725A (en) Method for providing programmable interrupts for embedded hardware used with programmable interrupt controllers
CN1328677C (zh) 用于处理中断的设备和方法
WO1999038074A1 (en) Method and apparatus for handling multiple level-triggered and edge-triggered interrupts
EP0644489A2 (en) Method and apparatus for signalling interrupt information in a data processing system
JPH0578858B2 (zh)
US9009377B2 (en) Edge-triggered interrupt conversion in a system employing level-sensitive interrupts
TW521186B (en) Sequencing method for accessing shared system resources and its bridging system
JP4250207B2 (ja) 対称多重処理システム、そのための割込制御ユニット、および対称多重処理システム内でプロセッサ割込信号を開始するための方法
US7350005B2 (en) Handling interrupts in a system having multiple data processing units
JPH07334372A (ja) エミュレートシステム及びエミュレート方法
US4972312A (en) Multiprocess computer and method for operating same having context switching in response to a peripheral interrupt
TW380226B (en) Using intelligent bridges with pico-code to improve interrupt response
TW544583B (en) Collision detection for dual port RAM operations on a microcontroller
JPS60134953A (ja) デ−タ転送制御装置
KR20070080493A (ko) 하드웨어 폴링 처리기를 포함한 데이터 처리 시스템
JP2004078683A (ja) コンピュータシステムおよび共有メモリ制御方法
JP2007310735A (ja) ダイレクトメモリアクセスコントローラ
US20030018842A1 (en) Interrupt controller

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees