JP4250207B2 - 対称多重処理システム、そのための割込制御ユニット、および対称多重処理システム内でプロセッサ割込信号を開始するための方法 - Google Patents
対称多重処理システム、そのための割込制御ユニット、および対称多重処理システム内でプロセッサ割込信号を開始するための方法 Download PDFInfo
- Publication number
- JP4250207B2 JP4250207B2 JP13189995A JP13189995A JP4250207B2 JP 4250207 B2 JP4250207 B2 JP 4250207B2 JP 13189995 A JP13189995 A JP 13189995A JP 13189995 A JP13189995 A JP 13189995A JP 4250207 B2 JP4250207 B2 JP 4250207B2
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- control unit
- central
- processing unit
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
- G06F13/26—Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Bus Control (AREA)
- Hardware Redundancy (AREA)
- Exchange Systems With Centralized Control (AREA)
Description
【０００１】
【発明の背景】
１．発明の分野
この発明はコンピュータシステムに関する。より特定的にはこの発明は、対称多重処理システム内において用いられる割込制御アーキテクチャおよびスキームに関する。
【０００２】
２．関連技術の説明
多重処理ユニットを用いるコンピュータシステムは、現在の単一のプロセッサに基づくシステムの動作能力を超える、経済的に見合う動作能力を約束する。多重処理を行なう環境内では、１つのアプリケーションのためのすべての処理を単一のプロセッサに集中させるよりもむしろ、タスクは別個のプロセッサによって処理可能なグループまたは「スレッド」に分けられる。それにより、全体の処理ロードはいくつかのプロセッサ間に分散され、分散されたタスクは並列して同時処理されるだろう。オペレーティングシステムソフトウェアは、プログラムコードの様々な部分を別々に実行可能なスレッドに分け、典型的には各スレッドに優先順位レベルを割当てる。
【０００３】
図１は、複数の処理ユニット１２Ａ−１２Ｃを含む、いわゆる対称多重処理システム１０のブロック図である。各処理ユニット１２Ａ−１２Ｃは、処理コア１４Ａ−１４Ｃとキャッシュメモリ１６Ａ−１６Ｃとバスインタフェース１８Ａ−１８Ｃとをそれぞれ含む。処理ユニット１２Ａ−１２Ｃはシステムバス２２を介して主メモリ２０に結合される。Ｉ／Ｏ装置２４および２６の組はシステムバス２２にさらに結合される。
【０００４】
図１の多重処理システム１０は、すべての処理ユニット１２Ａ−１２Ｃが同じメモリ空間（つまり主メモリ２０）を共有し、同じアドレスマッピングを用いてメモリ空間にアクセスするという点で対称である。多重処理システム１０はさらに、すべての処理ユニット１２Ａ−１２Ｃが同じＩ／Ｏサブシステムへ等しいアクセスを共有するという点において対称である。
【０００５】
一般に、オペレーティングシステムソフトウェアの１つのコピーおよび各ユーザアプリケーションファイルの１つのコピーは主メモリ２０内にストアされる。各処理ユニット１２Ａ−１２Ｃは、オペレーティングシステムおよびユーザアプリケーションファイルのこれらの１つのコピーから実行する。処理コア１４Ａ−１４Ｃはコードを同時に実行するだろうが、処理ユニット１２Ａ−１２Ｃのうちの１つだけが所与の時間にシステムバス２２のマスタシップをとってもよいことに注目されたい。したがって、予め定められる調停アルゴリズムに基づいて、２つ以上の処理ユニットの同時バス要求を調停し、処理ユニットの１つにマスタシップを許可するために、バス調停機構（図示せず）が設けられる。様々なバス調停技術が周知となっている。
【０００６】
各処理ユニット１２Ａ−１２Ｃの高速キャッシュメモリ１６Ａ−１６Ｃは、それぞれの処理ユニットによって最も最近アクセスされたデータを、その関連データが対応する主メモリアドレスを示すアドレスタグとともにそれぞれストアする。プログラムはコードの同じセクションを実行し同じデータ構造に繰返してアクセスする傾向があるため、キャッシュが十分に大きいものであれば、アクセスされる位置の多くは既にキャッシュにストアされている。
【０００７】
キャッシュ機構には２つの大きな利点がある。第１に、キャッシュは高速メモリでもって実現されバス調停およびバッファ遅延なしにアクセス可能であるため、それぞれのキャッシュにストアされる位置へのアクセスは主メモリアクセスよりもはるかに高速である。第２に、それぞれのキャッシュにストアされる位置へのアクセスはシステムバスへのアクセスを必要としないため、各プロセッサのバス利用は大きく低減される。システムバスはゆえに他の要求されるトランザクションを処理するのに使用できる。典型的には、「ヒット率」が高ければ高いほど、全体のシステム性能はより向上する。ヒット率は、特定の処理コアによる、キャッシュに既にストアされる位置へのアクセスの割合である。適度に大きなキャッシュを有して適当に設計されるシステムは、９０％を超えるヒット率を達成することができる。
【０００８】
キャッシュメモリを用いる多重処理システムに関して考慮しなければならない重要な点はデータの一貫性である。主メモリ２０によってストアされるデータ（および命令）の複数のコピーがキャッシュメモリ１６Ａ−１６Ｃのうちの１つ以上に同時に存在するかもしれないため、専用の機構を用いて、メモリサブシステムのうちの１つが更新された（つまり新しいデータを書込まれた）場合のデータの保全性を維持しなければならない。たとえば、データの特定のセクションが処理コア１４Ａによってキャッシュメモリ１６Ａ内で更新され、主メモリ２０の対応するセクション内では更新されないという状況を考えられたい。処理コア１４Ｂがこの後コードの同じセクションにアクセスするならば、どのセクションが最新のものでありどのセクションがもはや有効でないかということを把握するための何らかの信頼性のある機構を設けて、処理コア１４Ｂが適当なデータに確実にアクセスするようにしなければならない。それゆえ、キャッシュの一貫性を効率的に維持するという目的で、いわゆるライトスルーおよびライトバック技術に基づく技術を含む様々な技術が開発されてきた。様々なキャッシュ一貫性技術は既知の先行技術の多くの刊行物に記載されており、ここではこれ以上は論じない。
【０００９】
対称多重処理システムに関して考慮しなければならない別の重要な点は、様々なシステム資源により発生される割込の処理および分散である。たとえば、図１のシステムでは、Ｉ／Ｏ装置２４および２６は、特定の事象の発生（または非発生）に基づいて、それぞれの割込信号を各々アサートするかもしれない。当業者には理解されるように、割込は、特にキーボード装置、プリンタ、およびタイマのようなシステム資源によって、ルーチンに従って発生される。多くのシステムは、割込がソフトウェアコマンドに応答してアサートされてもよいソフトウェア割込にさらに対処する。システム内で生じるであろう異なる割込の数のため、最適なシステム性能およびバス利用を達成するよう割込を効率的に管理および分散する機構を設けることが望ましい。
【００１０】
割込を処理するための１つの技術は、複数の割込を受取りそれらを優先順位づけして様々な処理ユニット間で分散させることのできる集中割込制御装置を用いる。集中割込制御技術に関連する問題は、対処可能な割込の総数が、典型的には集中割込制御装置に設けられる入力ピンの数によって制限されるという点である。言い換えれば、たとえば、集中割込制御装置が全部で１６の割込入力ピンを含むとすると、１６より多い割込発生装置は典型的にはシステム内で対処できない。このことはシステムの柔軟性に制限を与える。さらに、そのようなシステム内では、専用の割込ラインが各割込ソースに接続されなければならない。このような専用割込ラインは、コンピュータシステムに１つ以上の周辺装置を接続するリモートケーブルネットワークでは利用できないかもしれない。ここでも、システムの柔軟性は結果的に制限されるだろう。
【００１１】
対称多重処理システム内の割込管理に関連して遭遇するであろう別の問題は、無効または「不正」割込の発生である。一般に知られるように、レベルトリガされる割込が指定される処理ユニットによって処理中である場合、Ｉ／Ｏコマンドは典型的には、実行されると割込ソースに割込信号をデアサートさせる割込処理ルーチンに関連する。次いで、割込の終わり（ＥＯＩ）コマンドが実行されて、割込処理が完了したことを割込制御装置に知らせる。不正割込は、（割込ソースに割込信号をデアサートさせるよう）処理ユニットがＩ／Ｏコマンドを実行する時間と、割込信号が実際にデアサートされる時間との間に、有意な待ち時間が導入される場合に起こるかもしれない。このような待ち時間はたとえば、Ｉ／Ｏ装置がいくつかのバスブリッジユニットを介してリモートバス上にある場合に発生するかもしれない。集中割込制御装置が割込の終わりコマンドに応答する前に割込ソースが割込信号をデアサートしない場合には、割込の連続するアサーションが割込制御装置によって検知され、したがって割込が意図せずして再開されるかもしれない。
【００１２】
タイマティック割込の管理は、対称多重処理システム内に別の問題を投ずる。一般に知られるように、多重処理システムでは、すべての処理ユニットによってブロードキャスト態様で処理される必要がある割込がいくつかある。たとえば、多くの多重処理システムがタイマティック割込を用いて、タイムスライスの終わりを信号送信ししたがって各処理ユニットにタスクスイッチを実行させる。このことは典型的には、タイマティック割込をすべての処理ユニットに同時に送るか、またはタイマティック割込を第１の処理ユニットに連鎖で送りそれを他の処理ユニットにプロセッサ間割込（ＩＰＩ）を介して送ることのいずかによって達成される。しかしながら、これらのスキームの両方には欠点がある。すべての処理ユニットが同時に割込まれる場合、それらは同時に、同じ共有される割込ハンドラコードにアクセスしようとして、共有されるシステム資源をロックする。これにより、大変な競合が引起こされるかもしれず、処理ユニットのいくつかは必要とされる資源が利用可能となるまで待機することを必要とされるかもしれない。タイマティック割込が第１の処理ユニットに連鎖で与えられ、他の処理ユニットにプロセッサ間割込を用いて送られる場合には、ソフトウェアオーバーヘッドおよびバス利用の増加が引起こされる。
【００１３】
対称多重処理システム内での割込管理に関連するさらなる問題には、システム管理割込（ＳＭＩ）の統合と、割込の優先順位づけとが含まれる。システム内でのＳＭＩ割込の効率的な統合および柔軟性のある割込優先順位づけの両方を可能にする機構を、対称多重処理システム内に設けることが望ましい。
【００１４】
【発明の概要】
上述の問題は、この発明に従う対称多重処理システムにより大部分解決される。１つの実施例では、集中割込制御ユニットを含む対称多重処理システムが設けられる。割込制御ユニットは、複数の処理ユニットと複数の割込ソースとに結合される。割込制御ユニットは、それをカスケードモードに設定することによって、各割込ピンの展開を有利に可能にする。さらに、中央制御ユニットは、専用割込ラインを必要とすることなしにＩ／Ｏ装置および／またはバスブリッジ装置が割込を開始することを可能にする専用割込サイクルに応答する。中央割込制御ユニットはさらに、各割込がその関連のベクトルＩＤから独立して優先順位づけされることを可能にし、中央割込制御ユニットに割込の終わり（ＥＯＩ）命令に対して応答することを遅延させるプログラマブル待ち時間タイマを設けることによって不正割込の発生を防ぐ。現在のタスク優先順位値に基づいて様々な処理ユニットにブロードキャスト割込を順次与えるために、中央割込制御ユニットによってオート−チェイニング技術がさらに実現される。最後に、中央割込制御ユニットはさらに、電力管理ユニットのようなソースからのシステム管理割込（ＳＭＩ）を処理し、要求されるシステム管理機能が他の処理ユニットによって実行中の動作に影響するような場合でも適当なシステム動作を確実にする。
【００１５】
広く言うとこの発明は、複数の処理ユニットと、各処理ユニットに結合されるＣＰＵローカルバスと、Ｉ／Ｏバスとを含む対称多重処理システムの提供を目的とする。対称多重処理システムはさらに、ＣＰＵローカルバスおよびＩ／Ｏバスと、Ｉ／Ｏバスに結合される複数のＩ／Ｏ装置と、Ｉ／Ｏバスに結合される中央割込制御ユニットとの間にインタフェースを与えるためのバスブリッジを含み、中央割込制御ユニットは、複数のＩ／Ｏ装置から割込信号を受取ってそれらを指定される処理ユニットに分散させることができる。
【００１６】
この発明の別の目的は、複数の処理ユニットと、複数のＩ／Ｏ装置と、複数のＩ／Ｏ装置から割込信号を受取ってそれらを指定される処理ユニットに分散させることのできる中央割込制御ユニットとを含む対称多重処理システムを提供することであり、割込制御装置は複数の割込入力端子を含む。対称多重処理システムは、複数のＩ／Ｏ装置と中央制御装置の割込端子のうちの１つとに結合されるリモート割込ハンドラをさらに含み、リモート割込ハンドラは、複数のＩ／Ｏ装置から与えられる複数の割込信号のステータスを示す直列信号を、中央割込制御ユニットの割込端子に送信することができる。
【００１７】
この発明のさらに別の目的は、複数の割込入力端子と、前記入力端子に結合され、割込信号を優先順位づけしてそれらを少なくとも１つの処理ユニットに与えるための中央制御装置と、中央制御装置に結合され、特定の割込信号がアイドル状態であるかどうかを示す情報をストアするためのステータスレジスタとを含む、割込制御装置を提供することであり、中央制御装置は、処理ユニットにディスパッチされる割込信号と、処理ユニットによって実行される命令の終わりコマンドとに従って、ステータスレジスタのステータスを制御する。割込制御装置は、中央制御装置に結合されるプログラマブル待ち時間タイマをさらに含み、プログラマブル待ち時間タイマ内の値は、中央制御装置が命令の終わりコマンドに応答としてステータスレジスタを更新する時間を制御する。
【００１８】
この発明のさらに別の目的は、Ｉ／Ｏ装置から割込信号を受取るための複数の割込チャネルと、割込チャネルに結合される中央制御装置と、中央制御装置に結合され、選択される割込信号を選択される処理ユニットに与えるための複数のＣＰＵチャネルとを含む、対称多重処理システムのための割込制御装置を提供することである。割込制御装置はさらに、割込チャネルの少なくとも１つに結合され、Ｉ／Ｏバス上で実行される割込サイクルに応答して割込信号を割込チャネルに与えることのできる、割込サイクルデコーダを含む。
【００１９】
この発明のさらに別の目的は、中央制御ユニットで割込信号を受取るステップと、複数の処理ユニットの相対的なタスク優先順位を判断するステップと、最も低い現在のタスク優先順位を有する指定される処理ユニットに割込むステップとを含む、複数の処理ユニットを備える対称多重処理システム内で割込信号をブロードキャストする方法を提供することを目的とする。この方法は、指定される処理ユニットが割込処理を完了するのを待って、別の処理ユニットに割込むステップをさらに含む。
【００２０】
この発明のさらに別の目的は、ＳＭＩソースからのシステム管理割込を中央割込装置で受取るステップと、対応するＳＭＩ信号をマスタ処理ユニットに与えるステップと、ＳＭＩに応答して実行されるシステム管理コードの動作が対称多重処理システム内の他の処理ユニットの動作に影響するかどうかを判断するステップとを含む、対称多重処理システム内でシステム管理割込を処理する方法を提供することである。前記方法はさらに、システム管理コードによる動作が他の処理ユニットの動作に影響する場合にはＳＭＩ信号をスレーブ処理ユニットに与えるステップと、マスタ処理ユニットがＳＭＭコードの実行を完了するまで前記スレーブ処理ユニットを遷移状態にホールドするステップと、スレーブ処理ユニットにそれぞれのＩ／Ｏ許可マップを再構成させるステップとをさらに含む。
【００２１】
この発明の他の目的および利点は、以下の詳細な説明を読み、添付の図面を参照するとより明らかとなる。
【００２２】
この発明は様々な修正および代替形式が可能であるが、その特定の実施例を図面の例によって示しここに詳細に記載する。しかしながら、図面およびその詳細な説明はこの発明を開示される特定の形式に限定することを意図するものではなく、逆に、この発明は前掲の特許請求の範囲に定義されるようなこの発明の精神および範囲内に入るすべての修正物、均等物および代替物を包含することを意図するものであることが理解されるはずである。
【００２３】
【実施例の詳細な説明】
図２を参照すると、集中割込制御装置機構を含む対称多重処理システム２００のブロック図が示される。システム２００は、主メモリ２０４にＣＰＵローカルバス２０６を介して結合される複数の処理ユニット２０２−１から２０２−ｍを含む。各処理ユニット２０２−１から２０２−ｍは、それぞれの処理コア２０４−１から２０４−ｍと、それぞれのキャッシュメモリ２０５−１から２０５−ｍと、それぞれのバスインタフェース２０６−１から２０６−ｍとを含む。バスブリッジ２０８はＣＰＵローカルバス２０７をＩ／Ｏバス２１０に結合する。複数のＩ／Ｏ周辺装置２１２−１から２１２−ｎはＩ／Ｏバス２１０に結合される。付加的なＩ／Ｏ装置２１４および割込制御装置２１６はＩ／Ｏバス２１０にさらに結合される。Ｉ／Ｏ装置２１２−１から２１２−ｎは中央割込制御ユニット２２０に結合される。Ｉ／Ｏ装置２１２−１から２１２−ｎおよび２１４は、処理ユニット２０２−１から２０２−ｍの各々によりバスブリッジ２０８を介してアクセス可能である。
【００２４】
中央割込制御ユニット２２０は、Ｉ／Ｏ装置２１２−１から２１２−ｎと割込制御装置２１６とから受取った割込を管理し、その割込を処理ユニット２０２−１から２０２−ｍの間に分散させるために設けられる。中央割込制御ユニット２２０は、処理ユニット２０２−１から２０２−ｍによって発生されるプロセッサ間割込およびソフトウェア割込をさらに管理する。その好ましい形式においては、中央割込制御ユニット２２０は、最適なシステムの柔軟性を提供するために、以下に論じられるような様々なプログラマブルな特徴を有して実現される。
【００２５】
Ｉ／Ｏバス２１０は、ＣＤ−ＲＯＭユニット、ローカルエリアネットワーク（ＬＡＮ）装置、およびプリンタのような周辺装置をコンピュータシステム２００に結合するための任意の好適なバスであってもよい。例示の周辺バス規格は、ＩＳＡ（業界標準アーキテクチャ）バスと、ＥＩＳＡ（拡張業界標準アーキテクチャ）バスと、ＰＣＩ（周辺構成要素相互接続）バスとを含む。バスブリッジ２０８は、Ｉ／Ｏバス２１０とＣＰＵローカルバス２０７との間にインタフェースを与える。
【００２６】
処理コア２０４−１から２０４−ｍは、予め定められる命令セットに従って動作するデータ処理ユニットである。例示の処理ユニットは、８０４８６型処理ユニットと、ペンティアム（Pentium ）コンパチブル処理ユニットと、パワーＰＣ（PowerPC ）処理ユニットとを含む。しかしながら、処理ユニット２０２−１から２０２−ｍはさらに他の命令セットに従って動作してもよいことが理解される。
【００２７】
キャッシュメモリ２０５−１から２０５−ｍは高速メモリ素子を用いて実現される。各キャッシュメモリ２０５−１から２０５−ｍは、関連する処理コア２０４−１から２０４−ｍと、関連するキャッシュメモリ２０５−１から２０５−ｍと、ＣＰＵローカルバス２０７との間でのデータの転送を調整し管理するキャッシュ制御装置（図では別途には図示せず）に関連する。好ましい形式においては、各処理ユニットのキャッシュ制御装置は、最大の支持動作を提供するために、関連の処理コアと同時並列で動作する。
【００２８】
ＣＰＵローカルバス２０７は、予め定められるビット幅を有し、コンピュータシステムの主バスである。主メモリ２０４は、予め定められるサイズの物理的メモリであり、ＤＲＡＭ（ダイナミックランダムアクセスメモリ）でもって実現されてもよい。メモリ制御装置（別途には図示されず）は、主メモリ２０４に関連して、ＣＰＵローカルバス２０７と主メモリ２０４との間で通信するデータ、アドレス、および制御信号の転送を制御し調整する。
【００２９】
割込制御装置２１６は、たとえばＩ／Ｏ装置２１４のような様々な割込ソースから引出される割込信号を分類し管理するために設けられる。割込制御装置２１６は、たとえば、アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド（Advanced Micro Devices, Inc.）製造の、８２５９Ａ型シリーズのプログラマブル割込制御装置を示す。８２５９Ａプログラマブル割込制御装置については、刊行物「ＭＯＳマイクロプロセッサおよび周辺装置（MOS Microprocessors and Peripherals ）」、３−３７１頁から３−３８８頁（アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド １９８７）に記載されている。
【００３０】
中央割込制御ユニット２２０の詳細な議論に進む前に、様々な構成レジスタが中央割込制御ユニット２２０内に組み込みまれることにまず注目されたい。これらの構成レジスタはＩ／Ｏバス２１０を介してプログラムされアクセスされてもよい。したがって、中央割込制御装置２２０は、ＣＰＵローカルバス２０７のタイプからは独立し、したがって異なるタイプの処理ユニットを用いる様々なシステム内で用いられてもよい。この結果、中央割込制御ユニット２２０は、様々な多重処理システムとともに使用されてもよく、それらのシステムと互換性もある。
【００３１】
次に図３を参照して、中央割込制御ユニット２２０についての詳細を次に考察する。図３は、Ｉ／Ｏ割込制御装置３０４とプロセッサ割込発生器３０６とに結合される中央制御装置３０２を含む中央制御ユニット２２０の１つの実施例のブロック図である。Ｉ／Ｏバスインタフェースユニット３０８は、中央制御装置３０２に結合されてさらに図示される。
【００３２】
Ｉ／Ｏバスインタフェースユニット３０８は、後により詳細に説明されるように、中央制御ユニット２２０のプログラミングを可能にし、かつ中央制御ユニット２２０の他の機能を提供するために、Ｉ／Ｏバス２１０と中央制御装置３０２との間にインタフェースを与える。プログラミングおよび他の機能のために、中央割込制御ユニット２２０は、ＣＰＵローカルバス２０７を中央制御ユニット２２０に結合するためのＣＰＵバスインタフェースユニットを代替的にまたは付加的に含んでもよいことが理解される。
【００３３】
既に説明したように、中央割込制御ユニット２２０は様々な異なるＩ／Ｏ装置からの割込を受付けることができる。これらの割込は、ＩＮＴＲ１−ＩＮＴＲｎとラベルづけされる複数の割込ピンで受取られてＩ／Ｏ割込制御装置３０４に与えられる。中央割込制御ユニット２２０は、各割込ＩＮＴＲ１−ＩＮＴＲｎが割込の特定のタイプを指定し、特定のデリバリモードを特定し、それの優先順位レベルを示すように個々にプログラムされ得るよう構成される。加えて、特定のピンで受取られて識別され得る割込信号の数を増やすために、各割込ピンがカスケードモードで用いられることもできる。これについては後にさらに説明する。
【００３４】
中央制御装置３０２は、様々な割込信号に優先順位をつけてそれらをプロセッサ割込発生器３０６に送り、プロセッサ割込発生器３０６はそれに応答し、特に各割込に対するデリバリモードと各処理ユニットの現在のタスク優先順位とに基づいて割込信号を処理ユニット２０２−１から２０２−ｍのうちの１つ以上に送る。中央制御装置３０２は、システムのための割込スタックおよび装置テーブルを維持し、さらにすべての処理ユニットの現在のタスク優先順位を維持する。中央制御装置３０２は最後に、すべてのプロセッサによってブロードキャスト態様で処理される必要のある選択された割込を分散させるための機構を含む。この分散機構については後により詳細に説明する。
【００３５】
既に述べたように、プロセッサ割込発生器３０６は様々な割込を１つの（または複数の）指定される宛先処理ユニットに送る。この実施例では、中央割込制御ユニット２２０は最大２５６の処理ユニット間に割込を分散するよう構成される。システム内に設けられる処理ユニットの数は、後の説明から理解されるように、システム初期設定でプログラムされる。
【００３６】
図４はＩ／Ｏ割込制御装置３０４のブロック図である。Ｉ／Ｏ割込制御装置３０４はＩ／Ｏ装置からピンＩＮＴＲ１、ＩＮＴＲ２、…ＩＮＴＲｎを介して割込を受取る。Ｉ／Ｏ割込制御装置３０４は、ピンＩＮＴＲ１−ＩＮＴＲｎにそれぞれ結合される複数の割込チャネル４０２−１から４０２−ｎを含む。中央制御装置インタフェース４０４は割込チャネル４０２−１から４０２−ｎの各々に結合される。割込チャネル４０２−１から４０２−ｎは、関連のピンＩＮＴＲ１−ＩＮＴＲｎでそれぞれ受取られた割込がそれを介して処理されるところの専用チャネルを与える。１つの実施例では、Ｉ／Ｏ割込制御装置３０４は合計１６の割込入力ピンを含み、それらの各々は最大２５６の独自な割込ベクトルをサポートするために１６の割込信号とカスケードされることが可能である。
【００３７】
各割込チャネル４０２−１から４０２−ｎ内には、各入来割込の処理を制御するために複数のレジスタ（図４には示さず）が設けられる。これらのレジスタは、システムのメモリ空間またはＩ／Ｏ空間内のいずれかにマッピングされる。割込チャネル４０２−１から４０２−ｎの内部レジスタについてのさらなる詳細は後に記載する。
【００３８】
各割込チャネル４０２−１から４０２−ｎは、その関連する入力ピンＩＮＴＲ１−ＩＮＴＲｎでの割込信号のアサーションを検知しその割込信号を処理して、割込が処理ユニットにディスパッチされるべきかどうかをベリファイする。割込特性は個別にプログラム可能であり、暗示される位置従属は割込チャネル４０２−１から４０２−ｎのいずれにも付加されない。
【００３９】
図５は割込チャネル４０２−１から４０２−ｎの各々を示すブロック図である。図５の割込チャネル４０２は、レジスタユニット５０４に結合される割込入力プロセッサ５０２と割込受入ユニット５０６とを含む。割込入力プロセッサ５０２は、ＩＮＴＲピン上の割込信号（カスケードモードがプログラムされる場合は、複数の割込信号）を処理し、カスケードされる割込に対する転送のモードを判断する。ピンがカスケードされるピンであるようにプログラムされる場合には、現在のカスケードされる割込のインデックスはカスケード割込アドレス（ＣＩＡ）レジスタで判断されストアされる。割込チャネル４０２がカスケードモードで動作される場合には、レジスタユニット５０４の数と割込受入ユニット５０６の数とは効果的に１５回重複されて、別個の割込サブチャネルが各可能なカスケードされる割込信号に対して設けられることが注目される。これらのサブチャネルは図５内に非常に細い線で示される。
【００４０】
各割込信号は、プログラマブル制御レジスタ５０４Ａと、宛先ＣＰＵレジスタ５０４Ｂと、アフィニティＣＰＵレジスタ５０４Ｃと、ＩＤ（ベクトル）レジスタ５０４Ｄとに関連する。制御レジスタ５０４Ａ内の情報に基づいて、割込受入ユニット５０６はＩＮＴＲピン上の信号を処理する。割込が純粋な、可能化された、かつ受容可能な信号である場合には、それは、処理ユニットの１つ以上に送られるよう、（図４の）中央制御装置インタフェース４０４に送られる。
【００４１】
既に述べたように、各ＩＮＴＲピンは、１６の異なる割込を表わすカスケードされた信号を割込ピンが受取ってもよいカスケードモードでプログラムされることが可能である。ピンがカスケードされるようにプログラムされる場合は、図５の非常に細い線で示されるように、レジスタユニットおよび割込受入ユニットの１６の個々の組は割込チャネルと関連する。中央制御ユニット２２０のカスケードモードについては後により詳細に説明する。
【００４２】
各割込チャネル（またはサブチャネル）の様々なレジスタを次に考察する。既に述べたように、レジスタの個々のセットは各可能な割込信号の各々に対して設けられる。これらのレジスタは、制御レジスタ５０４Ａ、宛先ＣＰＵレジスタ５０４Ｂ、アフィニティＣＰＵレジスタ５０４Ｃ、およびＩＤレジスタ５０４Ｄとラベルづけされる。これらのレジスタは、ソフトウェアにとって可視であり、メモリがマッピングされるまたはＩ／Ｏがマッピングされるシステム空間のいずれかに位置する。個々の制御レジスタ５０４Ａは、各割込信号に対して設けられ、プログラマブルである。各割込信号のための制御レジスタ５０４Ａは各ＩＮＴＲピンの機能性を定義して司り、各々は３２ビットレジスタで実施されてもよい。図６は制御レジスタ５０４Ａに関連するフィールドを示し、表１は制御レジスタ５０４Ａの様々なフィールドを記載する。表２はカスケードモード符号化を示し、表３はデリバリモード符号化を示し、表４はステータスビット符号化を示す。表１−表４に示されるように、制御レジスタ５０４Ａは、チャネルに与えられる割込信号のタイプ、割込ピンのモード（つまり正規モードまたはカスケードモード）、割込信号が現在マスクされているか否か、割込に関連する優先順位レベル、デリバリモード、および割込に関連する他のパラメータを定義する様々な情報をストアする。
【００４３】
【表１】
【００４４】
【表２】
【００４５】
【表３】
【００４６】
【表４】
【００４７】
図５を再び参照すると、宛先ＣＰＵレジスタ５０４Ｂの定義は、関連する割込信号のデリバリモードと現在のステータスとに依存する。割込が処理中でない場合には、宛先ＣＰＵレジスタ５０４Ｂは、割込が向けられる処理ユニットまたは処理ユニットのグループのＩＤを有する。割込が処理中である場合には、宛先ＣＰＵレジスタ５０４Ｂは割込を処理中の処理ユニットのＩＤを有する。デリバリモードがブロードキャストかまたは最下位優先順位である場合には、このレジスタは関連の意味を全く伝えない。
【００４８】
アフィニティＣＰＵレジスタ５０４Ｃは、最も最近に割込を処理した処理ユニット２０２−１から２０２−ｍ（図２）のＩＤをホールドする。ＩＤレジスタ５０４Ｄは割込のＩＤ（またはベクトル）を含む。
【００４９】
割込は、中央制御装置インタフェース４０４を介して中央制御装置３０２に送られる前に、それぞれの割込受入ユニット５０６によって処理される。割込が可能化され（ＩＣＲのＥＮ）かつマスクされない場合には（ＩＣＲのＭＳＫ）、それはデリバリモード、宛先処理ユニット（もしあれば）、優先順位レベル、および割込ＩＤについての情報とともに中央制御装置３０２に送られる。
【００５０】
上述したように、このアーキテクチャは、中央割込制御ユニット２２０の各割込ピンＩＮＴＲ１−ＩＮＴＲｎが直接割込またはカスケードされる割込のいずれとしてもプログラムされることを可能にする。制御レジスタ５０４Ａ内のカスケードビットがセットされる場合は、関連する割込チャネルは合計１５のさらなる拡張割込に対処する。これらの拡張割込の各々は、図５の非常に細い線で示されるように、専用割込制御レジスタ（ＩＣＲ）５０４Ａ、宛先ＣＰＵ５０４Ｂ、アフィニティＣＰＵレジスタ５０４Ｃ、およびＩＤレジスタ５０４Ｄに関連する。拡張割込制御レジスタのＣＳＤ、ＣＭおよびＩＳＡフィールドは定義されないという事実を除いて、これらのレジスタは表１−表４で定義されるものと同一である。
【００５１】
ＣＭフィールドは、カスケードモードで１６の割込のうちの１つにアクセスするのに用いられる方法を判断する。１６の割込のうちの１つのインデックスは、割込入力プロセッサに位置するＣＩＡレジスタによって判断される。ＣＭモードはＣＩＡを計算する機構を判断する。
【００５２】
図７および図８は、特定のピンをカスケードするためのハードウェア構成を示す。中央割込制御ユニット２２０は、３つの異なるカスケードモードを介して割込拡張をサポートすることが注目される。はじめの２つのモードでは、単一の物理的な割込ピンＩＮＴＲ１−ＩＮＴＲｎは多重Ｉ／Ｏ装置の割込を選択される割込サブチャネルに送る。第３のモードは、コンピュータシステム内に従来の８２５９型割込制御装置を集積することを可能にする。これにより伝統的なＰＣハードウェアおよびソフトウェアの互換性が与えられる。
【００５３】
まず図７を参照すると、「直列コード化」モードと呼ばれるもののためのハードウェア構成を示す。図７は、特定の割込チャネルが直列コード化カスケードモードに設定されると活性化される、割込入力プロセッサ５０２の内部部分を示すブロック図である。図７に示されるように、割込入力プロセッサ５０２は、シフタ制御５７２と直列デコード回路５７４とに結合される制御ユニット５７０を含む。制御ユニット５７０は、対応する制御レジスタ５０４ＡのＣＳＤおよびＣＭフィールドに応答する。現在のモードが直列コード化カスケードモードであることをＣＭフィールド（つまりカスケードモードフィールド）が示す場合には、特定の割込信号のアクティビティを識別するために、対応する割込ピンＩＮＴＲにある直列に送信される符号化されたデータがデコードされるよう、制御ユニット５７０はシフタ制御５７２と直列デコード回路５７４とを活性化する。割込入力プロセッサ５０２は、シフトレジスタ５８４と並列割込検知回路５８６とに結合される割込データエンコーダを含むリモート割込ハンドラ５８０に結合されて図示される。
【００５４】
複数の割込信号０ないし１５は並列割込検知回路５８６に与えられる。リモート割込ハンドラ５８０は、装置割込を集めて、各割込信号のステータスを中央割込制御ユニットへコード化された直列メッセージを介し関連する割込チャネルのＩＮＴＲライン上で通信する。並列割込検知回路５８６は、リモート割込ハンドラ５８０に与えられる割込信号をモニタする。割込信号のいずれかで遷移が起こると、割込データエンコーダ５８２は符号化された直列メッセージがシフトレジスタ５８４を介して割込入力プロセッサ５０２にブロードキャストされるようにする。直列データは、割込チャネルのＩＮＴＲラインに与えられる直列コード化メッセージライン上で送信される。シフトレジスタ５８４は、各直列コード化メッセージが送信される際に、同期するシフトクロックを割込入力プロセッサ５０２に与える。
【００５５】
１つの実施例では、符号化されるメッセージは６ビット形式の、カスケードされる割込信号番号および割込状態からなる。可能な符号化スキームは次のとおりである。
【００５６】
ビット５：４ 割込状態
００ 割込ローへ遷移
０１ 割込ハイへ遷移
１０ 予約
１１ 予約
ビット３：０ ０ないし１５と番号づけられるカスケードされた割込入力信号のための割込番号
たとえば、割込信号３がローからハイへ遷移する状況を考えられたい。この遷移は並列割込検知回路５８６によって検知される。割込データエンコーダ５８０は、生じた遷移のタイプとその遷移を起こした特定の割込信号とを示す符号化された値を応答して発生する。たとえば、上述のコード化スキームが用いられたとすると、符号化された値「０１０１１１」は割込信号７（「０１１１」）におけるハイ（「０１」）への遷移を表わすことになる。符号化された値は次いでシフトレジスタ５８４に与えられ、それはシフト制御ユニット５７２によって受取られる直列送信を開始する。直列デコーダユニット５７４は次いで、割込データエンコーダ５８２のコード化スキームに従って受取ったメッセージをデコードして、そのメッセージを指定される割込サブチャネルの割込受入ユニット５０６に与える。割込が可能化され（制御レジスタのＥＮ）かつマスクされない場合には（制御レジスタのＭＳＫ）、対応する割込信号のための割込受入ユニット５０６は次いで割込を中央制御装置３０２上に送る。既に説明したのと同様に、割込受入ユニット５０６が割込を中央制御装置３０２に送るとき、その割込は割込信号のためのデリバリモードと宛先ＣＰＵ（もしあれば）と優先順位レベルと割込ＩＤとに関する情報とともに送られる。
【００５７】
図６の直列コード化カスケード構成に従うと、直列チャネルは、アクティビティが１つ以上の割込信号ライン上で生じたときのみ活性状態となり、したがって低電力および電気的に相当な拡張技術を提供する。さらに、メッセージの付加的なタイプに対処するために、符号化スキームは予約される値を与える。
【００５８】
図８は代替的なカスケード構成のブロック図である。図７の回路部分に対応する回路部分は同一の参照番号を付与される。この構成では、特定の割込信号のアクティビティを示す値を符号化するのではなく、並列割込検知回路５８６の状態が割込入力プロセッサ５０２にシフトレジスタ５８４を介して絶えずかつ直接通信される。したがって、シフトレジスタ５８４は並列割込検知回路５８６の状態を示す直列信号を継続して発生し、シフト制御ユニット５７２は直列送信を並列データに変換する。並列データは次いでメッセージデコーダ５９０によってデコードされ、メッセージデコーダ５９０は検知された割込信号送信を、対応するレジスタユニット５０４内にある関連の制御およびベクトル情報とともに、対応する割込受入ユニット５０６へ送る。
【００５９】
この構成では、割込入力プロセッサはリモート割込シフトレジスタ５８４を継続的にクロックする。それは次いで、現在のデータがどの割込に属するかを把握して、それを適当なチャネルに送らなければならない。データは単純な「割込ハイ」かまたは「割込ロー」である。中央制御装置（または割込受入ユニット５０６）は次いで、データが割込状態における変化を表わすかどうか、およびしたがってもし何らかの変化があった場合にはどのような動作がとられるべきかを判断しなければならない。
【００６０】
図２の中央割込制御ユニット２２０のさらなる局面を次に考察する。図９を参照すると、プロセッサ割込発生器３０６を示すブロック図が示される。既に述べたように、プロセッサ割込発生器３０６は、中央制御装置３０２から割込情報を受取って、処理ユニットに送られるべき、ＩＮＴ１−ＩＮＴｍとラベルづけされるプロセッサ割込信号を発生する。図に示されるように、プロセッサ割込発生器３０６は、中央制御装置インタフェース６０２と、プロセッサ間割込（ＩＰＩ）およびソフトウェア割込レジスタセット６０４と、ＣＰＵチャネル６０６−１から６０６−ｍの組とを含む。システムの各処理ユニットは、プロセッサ割込発生器３０６の関連するＣＰＵチャネル６０６−１から６０６−ｍから割込を受取る。ＣＰＵチャネル６０６−１から６０６−ｍは、中央制御装置３０２（図３）から中央制御装置インタフェース６０２を介して割込を受取って、それらを適当な処理ユニット（または複数の処理ユニット）にディスパッチする。
【００６１】
図１０はプロセッサチャネル６０６−１から６０６−ｍの各々を示すブロック図である。図１０のＣＰＵチャネル６０６は、割込ディスパッチ制御ユニット６５４に結合されるＣＰＵチャネルレジスタユニット６５０と割込待ち行列６５２とを含む。割込ディスパッチ制御ユニット６５４は対応する処理ユニットに保留割込をディスパッチする。
【００６２】
ＣＰＵチャネルレジスタユニット６５０は、現在のタスク優先レジスタ６５０Ａと、現在の割込ＩＤレジスタ６０５Ｂと、プロセッサＩＤレジスタ６５０Ｃと、制御レジスタ６５０Ｄとを含む。これらのレジスタの各々の機能およびビット定義を次に記載する。
【００６３】
システム内の各処理ユニットは、中央割込制御ユニット２２０によって見られるような機能性を司るために、専用の制御レジスタ６５０Ｄを割当てられる。これらは、システムのＩ／Ｏ空間またはメモリ空間内のいずれかにマッピングされる３２ビットプログラマブルレジスタである。図１１（ａ）は、ＣＰＵチャネル制御（ＣＩＧ）レジスタ６５０Ｄをその関連するフィールドとともに示し、表５から表７にかけては制御レジスタ内の各フィールドを記載する。
【００６４】
【表５】
【００６５】
【表６】
【００６６】
【表７】
【００６７】
プロセッサＩＤレジスタ６５０Ｃは、特定のチャネルに関連する処理ユニット２０２−１から２０２−ｍのＩＤを含む。現在の割込ＩＤレジスタ６５０Ｂは、チャネルに接続される処理ユニットによって処理中の割込のＩＤ（ベクトル）をストアするために設けられる。割込が処理中であることを制御レジスタのステータスフィールドが示す場合にのみ、現在の割込ＩＤレジスタ６５０Ｂは有効である。現在のタスク優先レジスタ６５０Ａは、チャネルに関連する処理ユニットによって実行中のタスクの優先順位を反映する。
【００６８】
図９を参照すると、プロセッサ間割込およびソフトウェア割込レジスタセット６０４は、論理上はすべてのＣＰＵチャネルから同じ位置にアクセス可能なレジスタのセットを備える。このレジスタセットの空間はプロセッサＩＤをインデックスとして用いることによって各ＣＰＵチャネルに対して独自のレジスタビューを備える。したがって、同じ論理位置でマッピングされるこれらのレジスタに２つのプロセッサが読出／書込サイクルを発生すると、それらは実際には別個の物理上のレジスタにアクセスするだろう。処理ユニットはこれらのレジスタに書込を行なって、プロセッサ間割込を開始するかまたはソフトウェア割込をスケジュールする。
【００６９】
図１１（ｂ）は、プロセッサ間割込（ＩＰＩ）レジスタフォーマットおよびそのフィールドを示す。すべてのＩＰＩレジスタはソフトウェアにシステムのＩ／Ｏ位置またはメモリ位置のいずれかにおいてアクセス可能である。処理ユニットのＩＤは、どのレジスタがアクセスされているかを判断するためにインデックスとして用いられる。表８から表１１にかけては、各ＩＰＩレジスタ内の様々なフィールドの説明である。
【００７０】
【表８】
【００７１】
【表９】
【００７２】
【表１０】
【００７３】
【表１１】
【００７４】
処理ユニットはそれがプロセッサ間割込をスケジュールされるとそのＩＰＩレジスタに書込を行なう。処理ユニットが重複するプロセッサ間割込をスケジュールできる場合には、それはＩＰＩレジスタのＳＴ（ステータス）フィールドをモニタすべきである。このフィールドがアイドル状態であれば、処理ユニットはシステムにプロセッサ間割込を行なうことができる。ＩＰＩレジスタのステータスをチェックすることなく処理ユニットがプロセッサ間割込を行ない、かつＳＴフィールドがアイドル状態でない場合には、現在のプロセッサ間割込および任意の既にスケジュールされたプロセッサ間割込の必然性は判断されない。プロセッサ間割込レジスタのために特定されるフォーマットと同一のフォーマットを有する、各プロセッサチャネルのためのソフトウェア割込レジスタがさらに設けられてもよいことが注目される。しかしながらソフトウェア割込の場合には、要求される割込は割込要求中の処理ユニットにのみ送られる。
【００７５】
図２を再び参照して、コンピュータシステム２００のスタートアップ、および中央割込制御ユニット２２０内の様々な構成レジスタの初期化についての詳細を次に考察する。システム構成中、処理ユニット２０２−１から２０２−ｍのうちの１つは「ブート」処理ユニットとして指定される。以下の議論では、処理ユニット２０２−１がブート処理ユニットとして指定されたと仮定する。図１２は、システムリセットでのブート処理ユニットの動作を示す流れ図である。ステップ８５２で、処理ユニット２０２−１はパワーオン自己診断手順と初期化手順とを開始する。はじめは他の処理ユニット２０２−２から２０２−ｍは中央制御ユニット２２０によってリセットに保持されることが注目される。ステップ８５４で、処理ユニット２０２−１は各割込チャネルのレジスタユニット５０４（つまり、制御レジスタ５０４ＡおよびＩＤ（ベクトル）レジスタ５０４Ｄ）を初期化する。既に述べたように、各割込チャネルのレジスタユニット５０４は、コンピュータシステムのＩ／Ｏ空間またはメモリ空間内にマッピングされる。各割込チャネルの各レジスタは、予め定められかつ独自のアドレスでもって指定される。各割込チャネルのレジスタユニット５０４に与えられる初期化データは、典型的には主メモリ２０４のＢＩＯＳコード内にストアされる。したがって、各割込チャネルのレジスタユニット５０４を初期化するためのＢＩＯＳコードは、特定のシステム構成（つまり、割込発生資源の数およびタイプ）に依存し、システムプログラマによって与えられなければならない。
【００７６】
処理ユニット２０２−１に接続する中央割込処理ユニット２２０のＣＰＵチャネル６０６−１も初期化される。しかしながら、特定のＣＰＵチャネル６０６−１から６０６−ｍのための現在のタスク優先レジスタ６５０Ａと現在の割込ＩＤレジスタ６０５ＢとプロセッサＩＤレジスタ６５０Ｃと制御レジスタ６５０Ｄとは、他のＣＰＵチャネルのための対応するレジスタとして、同じシステムアドレス位置（Ｉ／Ｏ空間またはメモリ空間のいずれか）にあり、そこでマッピングされる。つまり、現在のタスク優先レジスタ６５０Ａのアドレスは各ＣＰＵチャネル６０６−１から６０６−ｍに対して同一である。同様に、各ＣＰＵチャネルのための現在の割込ＩＤレジスタ６５０Ｂのアドレスも同一であり、各ＣＰＵチャネルのプロセッサＩＤレジスタ６０５Ｃおよび制御レジスタ６５０Ｄのためのアドレス値もそうである。処理ユニットのＩＤ値はしたがって、各ＣＰＵチャネル６０６−１から６０６−ｍのＣＰＵチャネルレジスタユニット６５０を初期化または更新するための指定されるコマンド内に組込まれる各処理ユニット２０２−１から２０２−ｍに関連する。これについては後でより詳細に説明する。
【００７７】
図１３は、各ＣＰＵチャネル６０６−１から６０６−ｍのＣＰＵチャネルレジスタユニット６５０が正規実行の間に初期化され更新されることを可能にするハードウェアをより詳細に示す図である。図１３は、処理ユニット２０２−１に関連するＩＤレジスタ９０２−１を示す。同一のＩＤレジスタ９０２−２から９０２−ｍは処理ユニット２０２−２から２０２−ｍにさらに関連する。各ＩＤレジスタ９０２−１から９０２−ｍは、特定の処理ユニットを独自に識別する値を含む。各処理ユニットのＩＤ値は、ハードワイヤ値でもよく、またはシステム構成中に与えられてもよい。たとえば、１５の処理ユニットがシステム内で接続されたとすると、ＩＤレジスタ９０２−１から９０２−１６内のＩＤ値はそれぞれ０から１５までの範囲となるであろう。各ＩＤレジスタ９０２−１から９０２−ｍは、ソフトウェア命令を通し各処理ユニットの関連する制御デコーダ９０４−１から９０４−ｍを介してアクセスされてもよい。ＩＤレジスタはメモリ空間またはＩ／Ｏ空間内のいずれかでマッピングされてもよい。しかしながら、各処理ユニットはその対応するＩＤレジスタ９０２に同じアドレス値を介してアクセスすることが注目される。たとえば、各処理ユニット２０２−１から２０２−ｍのＩＤレジスタ９０２は、メモリ位置２０００：Ｈでマッピングされてもよい。したがって、指定される処理コア２０４−１から２０４−ｍがメモリ位置２０００：Ｈに読出サイクルを実行すると、その処理ユニットのための対応するＩＤレジスタ９０２内にある値がプロセッサコアに与えられる。各処理コアはこれらの状況で独自の値を読むことになる。
【００７８】
図１４は、各ＣＰＵチャネル６０６−１から６０６−ｍのそれぞれのＣＰＵチャネルレジスタユニット６５０からデータが書込まれる（または読出される）のを可能にする、中央割込制御ユニット２２０内に実施される回路を示す。この例では、合計１６の処理ユニットがシステム内に接続されるであろうと仮定されるが、この回路は代替的にたとえば２５６の独自の処理ユニットに対処するよう構成されてもよいことが理解される。図１４は、別個の１６のＣＰＵチャネルのためのＣＰＵチャネルレジスタユニット６５０−１から６５０−１６を示す。既に述べたように、各ＣＰＵチャネルレジスタユニット６５０−１から６５０−１６は、現在のタスク優先レジスタ６５０Ａと、現在の割込ＩＤレジスタ６５０Ｂと、プロセッサＩＤレジスタ６５０Ｃと、制御レジスタ６５０Ｄとを含む。これらのレジスタの各々は、ＣＰＵローカルバス２０７のデータラインからデータを受取るよう（または与えるよう）結合される。さらに４ないし１６デコーダ回路９２０が、その入力をＣＰＵローカルバス２０７の選択されるデータラインに結合される。４ないし１６デコーダ回路９２０の出力は、ＣＰＵチャネルレジスタユニット６５０−１から６５０−１６のそれぞれの選択ラインに結合される。各ＣＰＵチャネルレジスタユニット６５０−１から６５０−１６はデコーダ回路９２０から別個の選択信号を受取ることが注目される。さらにアドレスデコーダ９２２は、その入力がＣＰＵローカルバス２０７のアドレスラインに結合される。４つのラッチ可能化ラインはアドレスデコーダ９２２の出力に設けられる。アドレスデコーダ可能化ラインは、ＣＰＵチャネルレジスタユニット６５０−１から６５０−１６の各現在のタスク優先レジスタ６５０Ａのラッチング可能化入力に結合され、同様にアドレスデコーダ可能化ラインは、各現在のＩＤレジスタ６５０Ｂと、各プロセッサＩＤレジスタ６５０Ｃと、各制御レジスタ６５０Ｄとにさらに接続される。
【００７９】
図１３および図１４に示されるハードウェア実現例に従うと、指定されるＣＰＵチャネル６０６−１から６０６−ｍのＣＰＵチャネルレジスタユニット６５０が初期化または更新されなければならない場合、指定されるＩＤレジスタ９０２内のプロセッサＩＤ値が、付加されるデータを正しいＣＰＵチャネルレジスタユニット６５０に向けるためのインデックスとして組込まれるよう、オペレーティングシステムプログラマは実行コードを構成してもよい。たとえば、各処理ユニット２０２−１から２０２−ｍのＩＤレジスタ９０２はメモリ位置２０００：Ｈでマッピングされ、各ＣＰＵチャネル６０６−１から６０６−ｍの制御レジスタ６５０Ｄは３０００：ＨのＩ／Ｏアドレスでマッピングされる状況を考えられたい。オペレーティングシステムが特定の処理ユニットのために制御レジスタ６５０Ｄ内の構成情報を更新しなければならないとすると、プログラマは、その特定の処理ユニットのＩＤレジスタ内の値を読出すために、まず指定される処理ユニットにメモリ位置２０００：Ｈへのメモリ読出サイクルを実行させるだろう。プログラマは次いで、関連の制御レジスタ６５０Ｄ内にストアされるべき構成データにそのＩＤ値を付加するための命令を呼出すだろう。続いて、アドレス位置３０００：ＨへのＩ／Ｏ書込コマンドが、その組合された情報（つまり、構成データおよびプロセッサＩＤ値）を書込むために実行される。このＩ／Ｏサイクルはアドレスデコーダ９２２によってデコーダされ、それは応答して各ＣＰＵチャネルレジスタユニット６５０−１から６５０−１６の制御レジスタ６５０Ｄを可能化させる。構成データに付加されたプロセッサＩＤ値は次いで４ないし１６デコーダ９２０によってデコードされ、それはＣＰＵチャネルレジスタユニット６５０−１から６５０−１６のうちの選択される１つに選択信号を与える。これにより、構成データは選択されかつ可能化されるレジスタにのみストアされる。それにより、各ＣＰＵチャネルの構成レジスタのための別個の専用アドレス位置を必要とすることなく、構成データは指定されるＣＰＵチャネル６０６−１から６０６−ｍに与えられる。各ＣＰＵチャネルのレジスタを更新するためのサイクル、および読出サイクルは、同じようにして達成される。必要なプロセッサＩＤ読出動作を実行する例示のコード、およびＩＤを構成データに付加し構成データを指定されるＣＰＵチャネルに書込むためのコードは次のとおりである。
【００８０】
【表１２】
【００８１】
図１２を再び参照すると、ブート処理ユニットは中央割込制御ユニット２２０にあるＩ／Ｏチャネルを初期化した後（各Ｉ／Ｏチャネルの構成レジスタは、他のＩ／Ｏチャネルからの構成レジスタからとは別々に、専用位置にマッピングされる）、ブート処理ユニット２０２−１はＣＰＵチャネル６０６−１を初期化しなければならない。これは、図１３および図１４に関連して上記の方法を用いて達成される。したがって、ステップ８５６で、処理ユニット２０２−１はその対応するＩＤレジスタ９０２を読出す。ステップ８５８で、処理ユニット２０２は、そのＩＤレジスタ値を、ＣＰＵチャネルレジスタユニット６５０の指定されるレジスタ内にストアされなければならない所望の構成データに付加する。処理ユニット２０２−１は次いで、その組合されたデータをＣＰＵチャネルレジスタユニット６５０の選択されるレジスタに書込むためのサイクルを実行する。このサイクルの間に、図１４の４ないし１６デコーダ９２０が、ＣＰＵチャネル９０６−１のレジスタユニット６５０−１を選択するのに用いられることが注目される。同様の動作を開始して、ＣＰＵチャネル６０６−１のＣＰＵチャネルレジスタユニット６５０の他のレジスタにさらなる初期化データを書込んでもよい。１つの実現例の場合、現在のタスク優先レジスタ６５０Ａと制御レジスタ６５０Ｄとが、初期化シーケンスの間に処理ユニット２０２−１によって初期化データを書込まれる。処理ユニット２０２−１がそのＣＰＵチャネル６０６−１を初期化した後、処理ユニット２０２−１は中央割込制御ユニット２２０に残りの処理ユニット２０２−２から２０２−ｍをリセットから解放させる命令を中央割込制御ユニット２２０に与える（ステップ８６２）。続いて（ステップ８６４）、ブート処理ユニット２０２−１は、図１５に示されるようなスレーブ初期化シーケンスが完了するのを待つ。これで初期化シーケンスは完了する。
【００８２】
図１５は、各スレーブ処理ユニット２０２−２から２０２−ｍの初期化シーケンスを示す流れ図である。マスタ処理ユニット２０２−１によって中央割込制御ユニット２２０が残りの処理ユニットをリセットから解放すると、各処理ユニット２０２−２から２０２−ｍは、ステップ８７０で関連のＩＤレジスタ９０２−２から９０２−ｍをそれぞれ読出し、そのＩＤ値を制御レジスタ６５０Ｄ内にストアされるべき構成データに付加して（ステップ８７２）、その組合されたデータをＣＰＵチャネルレジスタユニット６５０に書込む（ステップ８７４）。図１４のデコーダ回路９２０はこれらのサイクルの間、各特定のサイクル中に識別されるプロセッサＩＤに従って適当なＣＰＵチャネルレジスタユニット６５０−１から６５０−１６を選択するために活性状態にある。同様の動作を繰返して、各ＣＰＵチャネルのタスク優先レジスタ６５０Ａを初期化してもよい（ステップ８７６）。ＩＤレジスタ９０２−２から９０２−ｍの各々にある独自のＩＤ値はＣＰＵチャネルレジスタユニット６５０の各レジスタに書込まれるデータに付加えられるため、各処理ユニット２０２−２から２０２−ｍはそれ自身のＣＰＵチャネル構成を実現することが、ここでも注目される。
【００８３】
再び図２と図４とを参照すると、既に述べたように、各指定される割込チャネル４０２−１から４０２−ｎは「８２５９」モードと呼ばれるモードにプログラムされてもよい。これにより、特定の割込チャネルが（関連の制御レジスタ５０４ＡのＣＭフィールドに示されるように）８２５９モードでプログラムされた場合には、割込制御装置２１６のようなプログラマブル割込制御装置は中央割込制御ユニット２２０に接続されることが可能となる。動作の８２５９モードでは、８２５９割込制御装置からの割込信号はそのプログラムされる優先順位に従い中央割込制御ユニット２２０を介して送られ、受信側の処理ユニット２０２−１から２０２−ｍからの肯定応答信号が中央割込制御ユニット２２０を介し割込制御装置２１６へ送り返される。これは、処理ユニット２０２の１つが中央割込制御ユニット２２０とバッファ２１９とに接続されるのを示す図１６に示される。ＩＳＡ割込が８２５９割込制御装置２１６の割込入力で受取られると、その割込は、中央割込制御ユニット２２０を介して送られ、プログラムされる優先順位レベルと他の中央制御経路に従って、指定される処理ユニット２０２に送られる。指定される処理ユニット２０２がサイクルを確認すると、割込肯定応答信号ＩＮＴＡが中央割込制御ユニット２２０を介して送られて８２５９割込制御装置２１６の割込肯定応答ラインで受取られる。割込制御装置２１６はＸバス２１０（または任意の他のバス）上で割込ベクトルを応答して駆動し、その割込ベクトルはバッファ２１９を介して処理ユニット２０２に送られる。バッファ２１９はバスブリッジ２０８内に組込まれてもよいことが注目される。したがって、８２５９カスケードモードでは、中央割込制御ユニット２２０は、受信側処理ユニット２０２の割込肯定応答サイクルに直接応答せず、その代わりにベクトル情報が８２５９割込制御装置２１６から与えられるようにする。上述のような８２５９カスケードモードを設けることにより、システムタイマ８３４と実時間クロック８３５とを含む８２Ｃ２０６型集積回路のような集積化された割込ソースの使用が可能となることがさらに注目される。
【００８４】
図２を再び参照すると、多重処理システム２００は、その中に組込まれる１つ以上のバスをわたって転送される特別に定義されるサイクルを用いて、様々なインタフェースをわたる割込情報の転送を可能にするようさらに構成されてもよい。これは図１７を参照すると最もよく理解される。図１７は、第２のＩ／Ｏブリッジ２８２に結合される付加的なＩ／Ｏ装置２８０を有する、図２で一般的な形で示される多重処理システムのブロック図である。第２のＩ／Ｏバス２８２はバスブリッジ２８４を介してＩ／Ｏバス２１０に結合される。バスブリッジ２８４は、たとえば、Ｉ／Ｏ装置２８０によって表わされるようなポータブルコンピュータを多重処理システムに結合するためのドッキングステーションを示す。図１７のシステムの場合、Ｉ／Ｏ装置２８０はバスブリッジ２８４に割込信号を与えるだろう。しかしながら、バスブリッジ２８４を中央割込制御ユニット２２０に結合する専用割込ピンのコストおよびそれが利用できない可能性のため、バスブリッジ２８４は中央割込制御ユニット２２０によって受取られる割込信号を専用ラインでアサートするよう構成されないかもしれない。その代わりに、Ｉ／Ｏ装置２８０による割込のアサーションに応答して、バスブリッジ２８４は、中央割込制御ユニット２２０の特定の割込チャネルが応答する専用サイクルまたは専用メモリ位置へのメモリサイクルもしくはＩ／Ｏサイクルを実行してもよい。図１８は、バスブリッジ２８４によって実行されるような割込サイクルをデコードし、対応する割込チャネル内の対応する割込信号をアサートするよう構成されるハードウェアを含む割込チャネルを示す。図１８に示されるように、割込チャネルモードがＩ／Ｏバスモードとして指定される場合には、制御ユニット２９０は、制御レジスタ５０４ＡのＣＭフィールドに応答し、割込チャネルモードがＩ／Ｏバスとして指定されていれば割込サイクルデコーダ２９２を応答して可能化する。制御ユニット２９０が割込サイクルデコーダ２９２を可能化すると、バスブリッジ２８４によって発生される専用割込サイクルが割込サイクルデコーダ２９２によって検知され、それは割込入力プロセッサ５０２のＩＮＴＲ入力で割込信号をアサートする。Ｉ／Ｏバス２１０がＰＣＩ規格構成バスである場合には、ＰＣＩバスのサイクル定義ビットの予め特定されるコード化によって、特定の割込サイクルが定義されてもよいことが注目される。代替的に、システムのメモリ空間またはＩ／Ｏ空間のいずれかにある予め定められるアドレスに対するサイクルとして、特定の割込サイクルが定義されてもよい。
【００８５】
中央制御装置３０２による割込の優先順位づけについて次に考察する。図１９は、Ｉ／Ｏ割込制御装置３０４と中央制御装置３０２とプロセッサ割込発生器３０６とを含む、中央割込制御ユニット２２０の一部を示すブロック図である。特定の割込をその割込ベクトルに依って固定される優先順位と自動的に関連づけるのではなく、中央割込制御ユニット２２０は各割込が独立したプログラマブル割込ベクトルと独立した優先順位とを有するようにさせる。優先順位は割込チャネルのための関連する制御レジスタ５０４ＡのＰＬフィールド内にストアされる。既に述べたように、システム初期化で、各割込チャネルに対するベクトルが設定される。加えて、各割込チャネルに対する優先順位レベルも設定される。一旦特定の割込要求がＩ／Ｏ割込制御装置３０４によって受付けられると、割込ベクトルおよび優先順位データは中央制御装置３０２の割込スケジューラ３０５によって処理され、それは応答してプロセッサ割込発生器３０６の指定されるＣＰＵチャネルの保留割込待ち行列６５２（図１０）内の各割込に対し割込ベクトルと優先順位データとを与える。割込は、割込制御レジスタにより示される優先順位レベルに基づき、および利用可能な処理ユニットの現在のタスク優先順位に基づいて、優先順位づけされる態様で、ＣＰＵチャネルの様々な割込待ち行列に与えられる。図１９は、Ｉ／Ｏバス２１０上の指定されるＩ／Ｏまたはメモリサイクルを介して各割込に対するベクトル情報と優先順位情報とを独立してプログラミングすることを可能にするＩ／Ｏバスインタフェースユニット３０８内のデコーダユニット３０９を示す。１つの単純な構成では、保留中の割込要求は、ＣＰＵチャネルの割込待ち行列に、それらの優先順位づけされた順序で与えられる。
【００８６】
図２を再び参照すると、既に述べたように、タイマティック割込のような選択される割込は、各処理ユニット２０２−１から２０２−ｍへブロードキャスト態様で与えられる必要があるかもしれない。特定の割込信号のためのデリバリモードがブロードキャストモード（つまり、割込のための制御レジスタ５０４ＡのＤＭフィールド）として指定される場合、中央割込装置３０２は図２０の流れ図に示されるようなオートチェイニング技術に従って動作する。図２０に示されるように、ブロードキャストとして指定される割込のための割込要求信号がステップ４７０の間に決定されるようにアサートされると、割込はステップ４７２で最も低い現在のタスク優先順位レベル（そのＣＰＵチャネルのための現在のタスク優先レジスタ６５０Ａによって示される）を有する処理ユニット２０２−１から２０２−ｍに与えられる。ステップ４７４で、指定される処理ユニットは割込を処理して割込の終わり（ＥＯＩ）コマンドを中央制御装置３０２に返す。処理ユニット２０２−１から２０２−ｍのすべてが割込を受取ってはいない場合には（ステップ４７６）、割込は、それをまだ受取ってはおらずかつ（この割込をまだ受取っていない残りの処理ユニットのうちで）最も低い現在のタスク優先順位値を有する次の処理ユニット２０２−１から２０２−ｍに与えられる。この、次の処理ユニットは次いで、割込を処理して割込の終わりコマンドを中央制御装置３０２へ返す。このプロセスは、各処理ユニット２０２−１から２０２−ｍが割込を処理するまで繰返される。すべての処理ユニットが割込を受取って処理しているときには、割込のためのビジービット（つまり、割込チャネルのための制御レジスタ５０４ＡのＳＴフィールドのアイドル状態）はクリアされる（ステップ４７８）。すべての処理ユニットではなく、処理ユニットの指定される組が特定の割込を受取らなければならない場合には、同様のオートチェイニング手順が実行されてもよいことが理解される。タイマティック割込のような割込が処理ユニットの２つ以上に与えられる上述のオートチェイニング技術に従うと、中央割込装置３０２は、示される最も低い現在のタスク優先順位レベルを有する処理ユニットに割込を知的に選択的に送る。割込は、前の処理ユニットが割込の処理を完了するまで、次の処理ユニットには送られない。この結果、相対的に高いタスク優先順位を有する処理ユニットに割込む前に、相対的に最も低い現在のタスク優先順位値を有する処理ユニットに割込むことによって、バス競合が最小限に抑えられてシステム性能を最大限なものにする。
【００８７】
中央割込制御ユニット２２０は、不正割込の発生を防ぐようさらに構成される。既に述べたように、レベルトリガされる割込が指定される処理ユニットによって処理中であるとき、Ｉ／Ｏコマンドは典型的には、実行されると割込ソースに割込信号をデアサートさせる割込処理ルーチンに関連する。続いて、割込の終わり（ＥＯＩ）コマンドが実行されて、割込処理が完了したことを中央割込制御ユニット２２０に知らせる。不正割込は、処理ユニットが（割込ソースに割込信号をデアサートさせる）Ｉ／Ｏコマンドを実行する時間と、割込信号がデアサートされる時間との間に有意な待ち時間が導入される場合に生ずるかもしれない。このような待ち時間はたとえば、Ｉ／Ｏ装置がいくつかのバスインタフェースユニットを介してリモートバス上にある場合に生ずるかもしれない。集中割込制御装置が割込の終わりコマンドに応答する前に、割込ソースが割込信号をデアサートしない場合には、割込の継続されるアサーションが中央割込制御ユニット２２０によって検知され、したがって、割込を意図せずして再開させるかもしれない。
【００８８】
図２１を参照すると、中央制御ユニット２２０は、デコーダユニット５９６を介してＩ／Ｏバス２１０に結合されるプログラマブル待ち時間タイマ５９５に有利に関連する。プログラマブル待ち時間タイマ５９５は、中央制御装置３０２が割込の終わりコマンドを受取る時間と、中央制御装置３０２が特定の割込チャネルの制御レジスタ５０４Ａのステータス（ＳＴ）フィールドをリセットする時間との間に、プログラム可能な時間遅延を設定するよう、システムユーザによってプログラムされてもよい。割込は処理中か、中央インタフェース制御ユニット２２０から特定の処理ユニットへディスパッチされてしまったか、または中央制御装置３０２で待ち行列に入っていることをステータスが示す場合には、Ｉ／Ｏ割込制御装置３０４は指定される割込信号がモニタされないように構成されるということは評価される。一旦中央制御装置３０２が特定の割込信号のためにステータスをアイドルにリセットすると、Ｉ／Ｏ割込制御装置３０４は次のアサーションのために特定の割込信号をモニタし続ける。プログラマブルタイマ５９５は特定の割込チャネルのための制御レジスタのＳＴフィールドのリセットを遅延させるので、不正割込が防がれるであろうことに注目されたい。プログラマブルタイマ５９５は、その割込のチャネル制御レジスタ５０４ＡのＥＯＩフィールドを介して各割込に対して選択的に可能化されてもよいことがさらに注目される。デコーダ５９６はＩ／Ｏバスインタフェースユニット３０８と一体となった部分として実施されてもよいことがさらに注目される。
【００８９】
最後に図２２および図２３を参照して、図２の対称多重処理システムへのシステム管理割込の統合を次に考察する。一般に公知であるように、システム管理割込はたとえばシステム電力管理の実現において広く用いられる。しかしながら、対称多重処理システムの場合、ＳＭＩ割込は典型的には、正規割込およびＮＭＩ（マスク不可割込）が処理されるのと同じようには処理することはできない。したがって、図２２の中央割込制御ユニット２２０は、電力管理ユニット９９０のようなシステム管理ソースから受取られるであろうシステム管理割込を最適に処理するよう構成される。中央割込制御ユニット２２０の中央制御装置３０２は、処理ユニット２０２−１から２０２−ｍのうちの１つをマスタＳＭＭ（システム管理モード）ハンドラとして指定することによって、システム管理割込を管理する。マスタＳＭＭ処理ユニットはシステム構成を介して指定されてもよい。すべてのＳＭＭ割込要求（つまり、電力管理ユニット９９０からのＳＭＩ信号）は、マスタＳＭＭ処理ユニットに送られる。残りの処理ユニット２０２−１から２０２−ｍはスレーブ処理ユニットと呼ばれる。図２２は、マスタＳＭＭ処理ユニットおよびスレーブＳＭＭ処理ユニットの動作を示す流れ図である。
【００９０】
システム管理モードにある１つの処理ユニットと、正規コードを実行する他の処理ユニットとを有することは、たとえば周辺装置にアクセスしている活性状態の処理ユニットがＳＭＭマスタ処理ユニットによってオフにされてしまうといったシステムの問題を引起こし得る。マスタＳＭＭ処理ユニットはその動作がシステムの他のプロセッサに影響を与えると判断すると、マスタ処理ユニットは中央制御装置３０２にＳＭＩをシステムの他のすべてのＣＰＵへアサートさせるコマンドを発する。各ＣＰＵチャネル６０６のための制御レジスタ６５０Ｄ（またはＣＰＵレジスタユニット６５０の個々のレジスタ）のフィールドは、１つの処理ユニットにつき各スレーブＳＭＭ処理ユニットのためのＳＭＭコード／フラグ値をホールドして与えられる。はじめは、このフラグは各スレーブＳＭＭ処理ユニットに「ＨＯＬＤ」を示す。ＳＭＭがエントリし、レジスタにＨＯＬＤコードを見ると、各スレーブＳＭＭ処理ユニットはその対応するＳＭＭコード／フラグフィールドをそれが変化するまで休止し、ポーリングする。マスタＳＭＭ処理ユニットはシステム管理のために要求される動作（たとえば周辺装置のパワーダウン）を処理すると、それは他の処理ユニットのＳＭＭコードフラグのステータスを特別のコマンドでもって変更し（つまり、通常は１つの処理ユニットは他の処理ユニットチャネルレジスタに影響し得ないことに注目されたい）、それによってそれらはＳＭＭコード実行を継続することができる。中央制御装置３０２は、マスタ処理ユニットがシステム管理モードの間に他の処理ユニットＣＰＵチャネルレジスタのＳＭＭコードフラグを書込むことができるよう構成されることが注目される。可能なフラグ値は、「ＲＥＴＵＲＮ（復帰）」、「ＣＯＮＦＩＧ ＣＨＡＮＧＥ（構成変更）」、「ＳＨＵＴＤＯＷＮ（遮断）」などであってもよい。スレーブＳＭＭ処理ユニットは次いで、新しいコードフラグ値に正しく応答するために、可能な最も適当な動作を決定することができる。マスタＳＭＭ処理ユニットとスレーブＳＭＭ処理ユニットとは同じＳＭＭコード空間を共有することができることに注目されたい。したがって、ＳＭＭコードはソフトウェア制御を介してマスタ／スレーブステータスを識別しなければならない。
【００９１】
図２１および図２２を併せて参照すると、電力管理ユニット９９０がシステム管理割込をアサートすると、中央割込制御ユニット２２０の中央制御装置３０２（図３）はこのシステムのために指定されるＳＭＭマスタである処理ユニット２０２−１のＳＭＩ入力をアサートする。これによって、処理ユニット２０２−１はステップ３３２でＳＭＭ処理ルーチンの実行を開始する。ステップ３３３で、処理ユニット２０２−１は（システムプログラマによって与えられる特定のＳＭＭコードに従って）要求される動作を決定し、ステップ３３４で、要求される動作がシステムの他の処理ユニットに影響を及ぼすかどうかを判断する。要求される動作が他のどの処理ユニットにも影響しなければ、ＳＭＩ処理ルーチンはステップ３３５で完了され、処理ユニット２０２−１はこの後正規動作に戻る。
【００９２】
もし逆にシステム管理処理ルーチン中に要求される動作が他の処理ユニットの動作に関して影響するかもしれない場合には、処理ユニット２０２−１は、他の処理ユニットはホールドすべきであることを各他のＣＰＵチャネル内のコード／フラグレジスタに示させる（ステップ３３６）。各スレーブ処理ユニットのためのコード／フラグレジスタ（またはフィールド）は、各ＣＰＵチャネル６０６のＣＰＵチャネルレジスタユニット６５０内に実施されてもよいことが注目される。次いで、処理ユニット２０２−１は、ステップ３３７で中央制御装置３０２にＳＭＩを各スレーブ処理ユニット２０２−２から２０２−ｍへ与えさせる。処理ユニット２０２−１はこの後、その要求されるシステム管理モード動作を完了し（ステップ３３９）、システム構成に変化が生じたことをスレーブ処理ユニット２０２−２から２０２−ｍのコード／フラグレジスタに示させる（ステップ３３９）。処理ユニット２０２−１のためのシステム管理割込ルーチンはここで完了し、処理ユニット２０２−１は正規動作に戻る。
【００９３】
中央制御装置３０２がスレーブ処理ユニット２０２−２から２０２−ｍにＳＭＩ信号をアサートすると、処理ユニット２０２−２から２０２−ｍの各々はステップ３４０でＳＭＩ処理ルーチンの実行を開始する。ＳＭＩ処理ルーチンの実行中（ステップ３４１）、処理ユニット２０２−２から２０２−ｍの各々はそれら自身をスレーブとして識別し、この結果、ＣＰＵ ＩＤレジスタ９０２−２から９０２−ｍをそれぞれ用いて、各ＣＰＵチャネルの構成レジスタ６５０にアクセスするための既に記載した態様で、それらのそれぞれのコード／フラグレジスタを読出す。それぞれの処理ユニットがホールドすべきであることをコード／フラグレジスタが示す場合には、コードレジスタが他の何らかのステータスを示すまで処理ユニットは効果的にアイドルのままである。たとえば、処理ユニット２０２−２から２０２−ｍのコードレジスタは、それぞれの処理ユニットがこれ以上の動作を必要とすることなくそれらの正規実行に復帰すべきであると示すかもしれない（ステップ３４３）。同様に、コード／フラグレジスタはそれぞれの処理ユニットに遮断するよう命令するかもしれない（ステップ３４４）。マスタ処理ユニット２０２−１または中央制御装置３０２は、特定の処理ユニットのコード／フラグレジスタが「復帰」または「遮断」を示すよう予めセットするかもしれないことが注目される。システム内の構成パラメータが変化したことをコード／フラグレジスタが示す場合には（ステップ３４５）、それぞれの処理ユニットのためのＩ／Ｏ許可マップはシステムの変更を反映するよう再構成される。各処理ユニットのためのＩ／Ｏ許可マップの再構成は従来の態様で達成されることが注目される。
【００９４】
上に記載した対称多重処理システムに従うと、システム割込の効率的な管理を達成しながら広い互換性が維持される。割込管理は集中割込制御ユニットによって達成される。割込制御ユニットはそれをカスケードモードに設定することによって各割込ピンの展開を有利に可能にする。さらに、中央制御ユニットは、専用割込ラインを必要とすることなくＩ／Ｏ装置および／またはバスブリッジ装置に割込を開始させることを可能にする専用割込サイクルに応答する。中央割込制御ユニットはさらに、各割込がその関連するベクトルＩＤとは無関係に優先順位づけされることを可能にし、中央割込制御ユニットが割込の終わり（ＥＯＩ）命令に対するその応答を遅延させるプログラマブル待ち時間タイマを備えることによって不正割込の発生を防ぐ。オートチェイニング技術は様々な処理ユニットにそれらの現在のタスク優先順位値に基づいてブロードキャスト割込を順次与えるために、中央割込制御ユニットによってさらに実現される。最後に、中央割込制御ユニットはさらに、電力管理ユニットのようなソースからのシステム管理割込（ＳＭＩ）を処理し、たとえ要求されるシステム管理機能が他の処理ユニットによって実行されている動作に影響するような場合でも適当なシステム動作を確実にする。
【００９５】
上述の開示が十分に理解されれば、数多くの変形および修正が当業者にとって明らかとなる。前掲の特許請求の範囲はそのようなすべての変形および修正を包含するよう解釈されることが意図されるものである。
【図面の簡単な説明】
【図１】複数の処理ユニットを含む典型的な対称多重処理システムのブロック図である。
【図２】この発明の１つの実施例に従う集中割込制御装置機構を含む対称多重処理システムのブロック図である。
【図３】中央割込制御ユニットのブロック図である。
【図４】Ｉ／Ｏ割込制御装置のブロック図である。
【図５】割込チャネルを示すブロック図である。
【図６】割込チャネル制御レジスタおよびその関連フィールドの図である。
【図７】割込入力プロセッサの１つのカスケードモード中の対称多重処理システムに関連するハードウェアを示すブロック図である。
【図８】対称多重処理システムの別のカスケードモードに関連するハードウェアを示すブロック図である。
【図９】プロセッサ割込発生器のブロック図である。
【図１０】プロセッサチャネルを示すブロック図である。
【図１１】（ａ）はＣＰＵチャネル制御レジスタをその関連フィールドとともに示す図である。（ｂ）はプロセッサ間割込レジスタをその関連フィールドとともに示す図である。
【図１２】システムリセットでのブート処理ユニットの動作を示す流れ図である。
【図１３】各ＣＰＵチャネルのＣＰＵチャネルレジスタユニットを可能にするハードウェアを示す図である。
【図１４】中央割込制御ユニット内に実施される回路を示すブロック図である。
【図１５】各スレーブ処理ユニットのための初期化シーケンスを示す流れ図である。
【図１６】中央割込制御ユニットに結合される処理ユニットの１つを示すブロック図である。
【図１７】割込を開始するための特別に定義される割込サイクルを備える多重処理システムのブロック図である。
【図１８】割込サイクルをデコードするよう構成されるハードウェアを含む割込チャネルを示すブロック図であ。
【図１９】中央制御装置の内部部分を含む中央割込制御ユニットの一部を示すブロック図である。
【図２０】ブロードキャストモード中の割込のデリバリを示す流れ図である。
【図２１】プログラマブル待ち時間タイマを含む中央制御ユニットのブロック図である。
【図２２】システム管理割込をアサートすることのできる電力管理ユニットを含む対称多重処理システムのブロック図である。
【図２３】システム管理割込がアサートされたときの対称多重処理システムの動作を示す流れ図である。
【符号の説明】
２００ 対称多重処理システム
２０２−１ 処理ユニット
２０２−２ 処理ユニット
２０２−ｍ 処理ユニット
２０７ ＣＰＵローカルバス
２０８ バスブリッジ
２１０ Ｉ／Ｏバス
２１２−１ Ｉ／Ｏ装置
２１２−ｎ Ｉ／Ｏ装置
２１４ Ｉ／Ｏ装置
２２０ 中央割込制御ユニット
【発明の背景】
１．発明の分野
この発明はコンピュータシステムに関する。より特定的にはこの発明は、対称多重処理システム内において用いられる割込制御アーキテクチャおよびスキームに関する。
【０００２】
２．関連技術の説明
多重処理ユニットを用いるコンピュータシステムは、現在の単一のプロセッサに基づくシステムの動作能力を超える、経済的に見合う動作能力を約束する。多重処理を行なう環境内では、１つのアプリケーションのためのすべての処理を単一のプロセッサに集中させるよりもむしろ、タスクは別個のプロセッサによって処理可能なグループまたは「スレッド」に分けられる。それにより、全体の処理ロードはいくつかのプロセッサ間に分散され、分散されたタスクは並列して同時処理されるだろう。オペレーティングシステムソフトウェアは、プログラムコードの様々な部分を別々に実行可能なスレッドに分け、典型的には各スレッドに優先順位レベルを割当てる。
【０００３】
図１は、複数の処理ユニット１２Ａ−１２Ｃを含む、いわゆる対称多重処理システム１０のブロック図である。各処理ユニット１２Ａ−１２Ｃは、処理コア１４Ａ−１４Ｃとキャッシュメモリ１６Ａ−１６Ｃとバスインタフェース１８Ａ−１８Ｃとをそれぞれ含む。処理ユニット１２Ａ−１２Ｃはシステムバス２２を介して主メモリ２０に結合される。Ｉ／Ｏ装置２４および２６の組はシステムバス２２にさらに結合される。
【０００４】
図１の多重処理システム１０は、すべての処理ユニット１２Ａ−１２Ｃが同じメモリ空間（つまり主メモリ２０）を共有し、同じアドレスマッピングを用いてメモリ空間にアクセスするという点で対称である。多重処理システム１０はさらに、すべての処理ユニット１２Ａ−１２Ｃが同じＩ／Ｏサブシステムへ等しいアクセスを共有するという点において対称である。
【０００５】
一般に、オペレーティングシステムソフトウェアの１つのコピーおよび各ユーザアプリケーションファイルの１つのコピーは主メモリ２０内にストアされる。各処理ユニット１２Ａ−１２Ｃは、オペレーティングシステムおよびユーザアプリケーションファイルのこれらの１つのコピーから実行する。処理コア１４Ａ−１４Ｃはコードを同時に実行するだろうが、処理ユニット１２Ａ−１２Ｃのうちの１つだけが所与の時間にシステムバス２２のマスタシップをとってもよいことに注目されたい。したがって、予め定められる調停アルゴリズムに基づいて、２つ以上の処理ユニットの同時バス要求を調停し、処理ユニットの１つにマスタシップを許可するために、バス調停機構（図示せず）が設けられる。様々なバス調停技術が周知となっている。
【０００６】
各処理ユニット１２Ａ−１２Ｃの高速キャッシュメモリ１６Ａ−１６Ｃは、それぞれの処理ユニットによって最も最近アクセスされたデータを、その関連データが対応する主メモリアドレスを示すアドレスタグとともにそれぞれストアする。プログラムはコードの同じセクションを実行し同じデータ構造に繰返してアクセスする傾向があるため、キャッシュが十分に大きいものであれば、アクセスされる位置の多くは既にキャッシュにストアされている。
【０００７】
キャッシュ機構には２つの大きな利点がある。第１に、キャッシュは高速メモリでもって実現されバス調停およびバッファ遅延なしにアクセス可能であるため、それぞれのキャッシュにストアされる位置へのアクセスは主メモリアクセスよりもはるかに高速である。第２に、それぞれのキャッシュにストアされる位置へのアクセスはシステムバスへのアクセスを必要としないため、各プロセッサのバス利用は大きく低減される。システムバスはゆえに他の要求されるトランザクションを処理するのに使用できる。典型的には、「ヒット率」が高ければ高いほど、全体のシステム性能はより向上する。ヒット率は、特定の処理コアによる、キャッシュに既にストアされる位置へのアクセスの割合である。適度に大きなキャッシュを有して適当に設計されるシステムは、９０％を超えるヒット率を達成することができる。
【０００８】
キャッシュメモリを用いる多重処理システムに関して考慮しなければならない重要な点はデータの一貫性である。主メモリ２０によってストアされるデータ（および命令）の複数のコピーがキャッシュメモリ１６Ａ−１６Ｃのうちの１つ以上に同時に存在するかもしれないため、専用の機構を用いて、メモリサブシステムのうちの１つが更新された（つまり新しいデータを書込まれた）場合のデータの保全性を維持しなければならない。たとえば、データの特定のセクションが処理コア１４Ａによってキャッシュメモリ１６Ａ内で更新され、主メモリ２０の対応するセクション内では更新されないという状況を考えられたい。処理コア１４Ｂがこの後コードの同じセクションにアクセスするならば、どのセクションが最新のものでありどのセクションがもはや有効でないかということを把握するための何らかの信頼性のある機構を設けて、処理コア１４Ｂが適当なデータに確実にアクセスするようにしなければならない。それゆえ、キャッシュの一貫性を効率的に維持するという目的で、いわゆるライトスルーおよびライトバック技術に基づく技術を含む様々な技術が開発されてきた。様々なキャッシュ一貫性技術は既知の先行技術の多くの刊行物に記載されており、ここではこれ以上は論じない。
【０００９】
対称多重処理システムに関して考慮しなければならない別の重要な点は、様々なシステム資源により発生される割込の処理および分散である。たとえば、図１のシステムでは、Ｉ／Ｏ装置２４および２６は、特定の事象の発生（または非発生）に基づいて、それぞれの割込信号を各々アサートするかもしれない。当業者には理解されるように、割込は、特にキーボード装置、プリンタ、およびタイマのようなシステム資源によって、ルーチンに従って発生される。多くのシステムは、割込がソフトウェアコマンドに応答してアサートされてもよいソフトウェア割込にさらに対処する。システム内で生じるであろう異なる割込の数のため、最適なシステム性能およびバス利用を達成するよう割込を効率的に管理および分散する機構を設けることが望ましい。
【００１０】
割込を処理するための１つの技術は、複数の割込を受取りそれらを優先順位づけして様々な処理ユニット間で分散させることのできる集中割込制御装置を用いる。集中割込制御技術に関連する問題は、対処可能な割込の総数が、典型的には集中割込制御装置に設けられる入力ピンの数によって制限されるという点である。言い換えれば、たとえば、集中割込制御装置が全部で１６の割込入力ピンを含むとすると、１６より多い割込発生装置は典型的にはシステム内で対処できない。このことはシステムの柔軟性に制限を与える。さらに、そのようなシステム内では、専用の割込ラインが各割込ソースに接続されなければならない。このような専用割込ラインは、コンピュータシステムに１つ以上の周辺装置を接続するリモートケーブルネットワークでは利用できないかもしれない。ここでも、システムの柔軟性は結果的に制限されるだろう。
【００１１】
対称多重処理システム内の割込管理に関連して遭遇するであろう別の問題は、無効または「不正」割込の発生である。一般に知られるように、レベルトリガされる割込が指定される処理ユニットによって処理中である場合、Ｉ／Ｏコマンドは典型的には、実行されると割込ソースに割込信号をデアサートさせる割込処理ルーチンに関連する。次いで、割込の終わり（ＥＯＩ）コマンドが実行されて、割込処理が完了したことを割込制御装置に知らせる。不正割込は、（割込ソースに割込信号をデアサートさせるよう）処理ユニットがＩ／Ｏコマンドを実行する時間と、割込信号が実際にデアサートされる時間との間に、有意な待ち時間が導入される場合に起こるかもしれない。このような待ち時間はたとえば、Ｉ／Ｏ装置がいくつかのバスブリッジユニットを介してリモートバス上にある場合に発生するかもしれない。集中割込制御装置が割込の終わりコマンドに応答する前に割込ソースが割込信号をデアサートしない場合には、割込の連続するアサーションが割込制御装置によって検知され、したがって割込が意図せずして再開されるかもしれない。
【００１２】
タイマティック割込の管理は、対称多重処理システム内に別の問題を投ずる。一般に知られるように、多重処理システムでは、すべての処理ユニットによってブロードキャスト態様で処理される必要がある割込がいくつかある。たとえば、多くの多重処理システムがタイマティック割込を用いて、タイムスライスの終わりを信号送信ししたがって各処理ユニットにタスクスイッチを実行させる。このことは典型的には、タイマティック割込をすべての処理ユニットに同時に送るか、またはタイマティック割込を第１の処理ユニットに連鎖で送りそれを他の処理ユニットにプロセッサ間割込（ＩＰＩ）を介して送ることのいずかによって達成される。しかしながら、これらのスキームの両方には欠点がある。すべての処理ユニットが同時に割込まれる場合、それらは同時に、同じ共有される割込ハンドラコードにアクセスしようとして、共有されるシステム資源をロックする。これにより、大変な競合が引起こされるかもしれず、処理ユニットのいくつかは必要とされる資源が利用可能となるまで待機することを必要とされるかもしれない。タイマティック割込が第１の処理ユニットに連鎖で与えられ、他の処理ユニットにプロセッサ間割込を用いて送られる場合には、ソフトウェアオーバーヘッドおよびバス利用の増加が引起こされる。
【００１３】
対称多重処理システム内での割込管理に関連するさらなる問題には、システム管理割込（ＳＭＩ）の統合と、割込の優先順位づけとが含まれる。システム内でのＳＭＩ割込の効率的な統合および柔軟性のある割込優先順位づけの両方を可能にする機構を、対称多重処理システム内に設けることが望ましい。
【００１４】
【発明の概要】
上述の問題は、この発明に従う対称多重処理システムにより大部分解決される。１つの実施例では、集中割込制御ユニットを含む対称多重処理システムが設けられる。割込制御ユニットは、複数の処理ユニットと複数の割込ソースとに結合される。割込制御ユニットは、それをカスケードモードに設定することによって、各割込ピンの展開を有利に可能にする。さらに、中央制御ユニットは、専用割込ラインを必要とすることなしにＩ／Ｏ装置および／またはバスブリッジ装置が割込を開始することを可能にする専用割込サイクルに応答する。中央割込制御ユニットはさらに、各割込がその関連のベクトルＩＤから独立して優先順位づけされることを可能にし、中央割込制御ユニットに割込の終わり（ＥＯＩ）命令に対して応答することを遅延させるプログラマブル待ち時間タイマを設けることによって不正割込の発生を防ぐ。現在のタスク優先順位値に基づいて様々な処理ユニットにブロードキャスト割込を順次与えるために、中央割込制御ユニットによってオート−チェイニング技術がさらに実現される。最後に、中央割込制御ユニットはさらに、電力管理ユニットのようなソースからのシステム管理割込（ＳＭＩ）を処理し、要求されるシステム管理機能が他の処理ユニットによって実行中の動作に影響するような場合でも適当なシステム動作を確実にする。
【００１５】
広く言うとこの発明は、複数の処理ユニットと、各処理ユニットに結合されるＣＰＵローカルバスと、Ｉ／Ｏバスとを含む対称多重処理システムの提供を目的とする。対称多重処理システムはさらに、ＣＰＵローカルバスおよびＩ／Ｏバスと、Ｉ／Ｏバスに結合される複数のＩ／Ｏ装置と、Ｉ／Ｏバスに結合される中央割込制御ユニットとの間にインタフェースを与えるためのバスブリッジを含み、中央割込制御ユニットは、複数のＩ／Ｏ装置から割込信号を受取ってそれらを指定される処理ユニットに分散させることができる。
【００１６】
この発明の別の目的は、複数の処理ユニットと、複数のＩ／Ｏ装置と、複数のＩ／Ｏ装置から割込信号を受取ってそれらを指定される処理ユニットに分散させることのできる中央割込制御ユニットとを含む対称多重処理システムを提供することであり、割込制御装置は複数の割込入力端子を含む。対称多重処理システムは、複数のＩ／Ｏ装置と中央制御装置の割込端子のうちの１つとに結合されるリモート割込ハンドラをさらに含み、リモート割込ハンドラは、複数のＩ／Ｏ装置から与えられる複数の割込信号のステータスを示す直列信号を、中央割込制御ユニットの割込端子に送信することができる。
【００１７】
この発明のさらに別の目的は、複数の割込入力端子と、前記入力端子に結合され、割込信号を優先順位づけしてそれらを少なくとも１つの処理ユニットに与えるための中央制御装置と、中央制御装置に結合され、特定の割込信号がアイドル状態であるかどうかを示す情報をストアするためのステータスレジスタとを含む、割込制御装置を提供することであり、中央制御装置は、処理ユニットにディスパッチされる割込信号と、処理ユニットによって実行される命令の終わりコマンドとに従って、ステータスレジスタのステータスを制御する。割込制御装置は、中央制御装置に結合されるプログラマブル待ち時間タイマをさらに含み、プログラマブル待ち時間タイマ内の値は、中央制御装置が命令の終わりコマンドに応答としてステータスレジスタを更新する時間を制御する。
【００１８】
この発明のさらに別の目的は、Ｉ／Ｏ装置から割込信号を受取るための複数の割込チャネルと、割込チャネルに結合される中央制御装置と、中央制御装置に結合され、選択される割込信号を選択される処理ユニットに与えるための複数のＣＰＵチャネルとを含む、対称多重処理システムのための割込制御装置を提供することである。割込制御装置はさらに、割込チャネルの少なくとも１つに結合され、Ｉ／Ｏバス上で実行される割込サイクルに応答して割込信号を割込チャネルに与えることのできる、割込サイクルデコーダを含む。
【００１９】
この発明のさらに別の目的は、中央制御ユニットで割込信号を受取るステップと、複数の処理ユニットの相対的なタスク優先順位を判断するステップと、最も低い現在のタスク優先順位を有する指定される処理ユニットに割込むステップとを含む、複数の処理ユニットを備える対称多重処理システム内で割込信号をブロードキャストする方法を提供することを目的とする。この方法は、指定される処理ユニットが割込処理を完了するのを待って、別の処理ユニットに割込むステップをさらに含む。
【００２０】
この発明のさらに別の目的は、ＳＭＩソースからのシステム管理割込を中央割込装置で受取るステップと、対応するＳＭＩ信号をマスタ処理ユニットに与えるステップと、ＳＭＩに応答して実行されるシステム管理コードの動作が対称多重処理システム内の他の処理ユニットの動作に影響するかどうかを判断するステップとを含む、対称多重処理システム内でシステム管理割込を処理する方法を提供することである。前記方法はさらに、システム管理コードによる動作が他の処理ユニットの動作に影響する場合にはＳＭＩ信号をスレーブ処理ユニットに与えるステップと、マスタ処理ユニットがＳＭＭコードの実行を完了するまで前記スレーブ処理ユニットを遷移状態にホールドするステップと、スレーブ処理ユニットにそれぞれのＩ／Ｏ許可マップを再構成させるステップとをさらに含む。
【００２１】
この発明の他の目的および利点は、以下の詳細な説明を読み、添付の図面を参照するとより明らかとなる。
【００２２】
この発明は様々な修正および代替形式が可能であるが、その特定の実施例を図面の例によって示しここに詳細に記載する。しかしながら、図面およびその詳細な説明はこの発明を開示される特定の形式に限定することを意図するものではなく、逆に、この発明は前掲の特許請求の範囲に定義されるようなこの発明の精神および範囲内に入るすべての修正物、均等物および代替物を包含することを意図するものであることが理解されるはずである。
【００２３】
【実施例の詳細な説明】
図２を参照すると、集中割込制御装置機構を含む対称多重処理システム２００のブロック図が示される。システム２００は、主メモリ２０４にＣＰＵローカルバス２０６を介して結合される複数の処理ユニット２０２−１から２０２−ｍを含む。各処理ユニット２０２−１から２０２−ｍは、それぞれの処理コア２０４−１から２０４−ｍと、それぞれのキャッシュメモリ２０５−１から２０５−ｍと、それぞれのバスインタフェース２０６−１から２０６−ｍとを含む。バスブリッジ２０８はＣＰＵローカルバス２０７をＩ／Ｏバス２１０に結合する。複数のＩ／Ｏ周辺装置２１２−１から２１２−ｎはＩ／Ｏバス２１０に結合される。付加的なＩ／Ｏ装置２１４および割込制御装置２１６はＩ／Ｏバス２１０にさらに結合される。Ｉ／Ｏ装置２１２−１から２１２−ｎは中央割込制御ユニット２２０に結合される。Ｉ／Ｏ装置２１２−１から２１２−ｎおよび２１４は、処理ユニット２０２−１から２０２−ｍの各々によりバスブリッジ２０８を介してアクセス可能である。
【００２４】
中央割込制御ユニット２２０は、Ｉ／Ｏ装置２１２−１から２１２−ｎと割込制御装置２１６とから受取った割込を管理し、その割込を処理ユニット２０２−１から２０２−ｍの間に分散させるために設けられる。中央割込制御ユニット２２０は、処理ユニット２０２−１から２０２−ｍによって発生されるプロセッサ間割込およびソフトウェア割込をさらに管理する。その好ましい形式においては、中央割込制御ユニット２２０は、最適なシステムの柔軟性を提供するために、以下に論じられるような様々なプログラマブルな特徴を有して実現される。
【００２５】
Ｉ／Ｏバス２１０は、ＣＤ−ＲＯＭユニット、ローカルエリアネットワーク（ＬＡＮ）装置、およびプリンタのような周辺装置をコンピュータシステム２００に結合するための任意の好適なバスであってもよい。例示の周辺バス規格は、ＩＳＡ（業界標準アーキテクチャ）バスと、ＥＩＳＡ（拡張業界標準アーキテクチャ）バスと、ＰＣＩ（周辺構成要素相互接続）バスとを含む。バスブリッジ２０８は、Ｉ／Ｏバス２１０とＣＰＵローカルバス２０７との間にインタフェースを与える。
【００２６】
処理コア２０４−１から２０４−ｍは、予め定められる命令セットに従って動作するデータ処理ユニットである。例示の処理ユニットは、８０４８６型処理ユニットと、ペンティアム（Pentium ）コンパチブル処理ユニットと、パワーＰＣ（PowerPC ）処理ユニットとを含む。しかしながら、処理ユニット２０２−１から２０２−ｍはさらに他の命令セットに従って動作してもよいことが理解される。
【００２７】
キャッシュメモリ２０５−１から２０５−ｍは高速メモリ素子を用いて実現される。各キャッシュメモリ２０５−１から２０５−ｍは、関連する処理コア２０４−１から２０４−ｍと、関連するキャッシュメモリ２０５−１から２０５−ｍと、ＣＰＵローカルバス２０７との間でのデータの転送を調整し管理するキャッシュ制御装置（図では別途には図示せず）に関連する。好ましい形式においては、各処理ユニットのキャッシュ制御装置は、最大の支持動作を提供するために、関連の処理コアと同時並列で動作する。
【００２８】
ＣＰＵローカルバス２０７は、予め定められるビット幅を有し、コンピュータシステムの主バスである。主メモリ２０４は、予め定められるサイズの物理的メモリであり、ＤＲＡＭ（ダイナミックランダムアクセスメモリ）でもって実現されてもよい。メモリ制御装置（別途には図示されず）は、主メモリ２０４に関連して、ＣＰＵローカルバス２０７と主メモリ２０４との間で通信するデータ、アドレス、および制御信号の転送を制御し調整する。
【００２９】
割込制御装置２１６は、たとえばＩ／Ｏ装置２１４のような様々な割込ソースから引出される割込信号を分類し管理するために設けられる。割込制御装置２１６は、たとえば、アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド（Advanced Micro Devices, Inc.）製造の、８２５９Ａ型シリーズのプログラマブル割込制御装置を示す。８２５９Ａプログラマブル割込制御装置については、刊行物「ＭＯＳマイクロプロセッサおよび周辺装置（MOS Microprocessors and Peripherals ）」、３−３７１頁から３−３８８頁（アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド １９８７）に記載されている。
【００３０】
中央割込制御ユニット２２０の詳細な議論に進む前に、様々な構成レジスタが中央割込制御ユニット２２０内に組み込みまれることにまず注目されたい。これらの構成レジスタはＩ／Ｏバス２１０を介してプログラムされアクセスされてもよい。したがって、中央割込制御装置２２０は、ＣＰＵローカルバス２０７のタイプからは独立し、したがって異なるタイプの処理ユニットを用いる様々なシステム内で用いられてもよい。この結果、中央割込制御ユニット２２０は、様々な多重処理システムとともに使用されてもよく、それらのシステムと互換性もある。
【００３１】
次に図３を参照して、中央割込制御ユニット２２０についての詳細を次に考察する。図３は、Ｉ／Ｏ割込制御装置３０４とプロセッサ割込発生器３０６とに結合される中央制御装置３０２を含む中央制御ユニット２２０の１つの実施例のブロック図である。Ｉ／Ｏバスインタフェースユニット３０８は、中央制御装置３０２に結合されてさらに図示される。
【００３２】
Ｉ／Ｏバスインタフェースユニット３０８は、後により詳細に説明されるように、中央制御ユニット２２０のプログラミングを可能にし、かつ中央制御ユニット２２０の他の機能を提供するために、Ｉ／Ｏバス２１０と中央制御装置３０２との間にインタフェースを与える。プログラミングおよび他の機能のために、中央割込制御ユニット２２０は、ＣＰＵローカルバス２０７を中央制御ユニット２２０に結合するためのＣＰＵバスインタフェースユニットを代替的にまたは付加的に含んでもよいことが理解される。
【００３３】
既に説明したように、中央割込制御ユニット２２０は様々な異なるＩ／Ｏ装置からの割込を受付けることができる。これらの割込は、ＩＮＴＲ１−ＩＮＴＲｎとラベルづけされる複数の割込ピンで受取られてＩ／Ｏ割込制御装置３０４に与えられる。中央割込制御ユニット２２０は、各割込ＩＮＴＲ１−ＩＮＴＲｎが割込の特定のタイプを指定し、特定のデリバリモードを特定し、それの優先順位レベルを示すように個々にプログラムされ得るよう構成される。加えて、特定のピンで受取られて識別され得る割込信号の数を増やすために、各割込ピンがカスケードモードで用いられることもできる。これについては後にさらに説明する。
【００３４】
中央制御装置３０２は、様々な割込信号に優先順位をつけてそれらをプロセッサ割込発生器３０６に送り、プロセッサ割込発生器３０６はそれに応答し、特に各割込に対するデリバリモードと各処理ユニットの現在のタスク優先順位とに基づいて割込信号を処理ユニット２０２−１から２０２−ｍのうちの１つ以上に送る。中央制御装置３０２は、システムのための割込スタックおよび装置テーブルを維持し、さらにすべての処理ユニットの現在のタスク優先順位を維持する。中央制御装置３０２は最後に、すべてのプロセッサによってブロードキャスト態様で処理される必要のある選択された割込を分散させるための機構を含む。この分散機構については後により詳細に説明する。
【００３５】
既に述べたように、プロセッサ割込発生器３０６は様々な割込を１つの（または複数の）指定される宛先処理ユニットに送る。この実施例では、中央割込制御ユニット２２０は最大２５６の処理ユニット間に割込を分散するよう構成される。システム内に設けられる処理ユニットの数は、後の説明から理解されるように、システム初期設定でプログラムされる。
【００３６】
図４はＩ／Ｏ割込制御装置３０４のブロック図である。Ｉ／Ｏ割込制御装置３０４はＩ／Ｏ装置からピンＩＮＴＲ１、ＩＮＴＲ２、…ＩＮＴＲｎを介して割込を受取る。Ｉ／Ｏ割込制御装置３０４は、ピンＩＮＴＲ１−ＩＮＴＲｎにそれぞれ結合される複数の割込チャネル４０２−１から４０２−ｎを含む。中央制御装置インタフェース４０４は割込チャネル４０２−１から４０２−ｎの各々に結合される。割込チャネル４０２−１から４０２−ｎは、関連のピンＩＮＴＲ１−ＩＮＴＲｎでそれぞれ受取られた割込がそれを介して処理されるところの専用チャネルを与える。１つの実施例では、Ｉ／Ｏ割込制御装置３０４は合計１６の割込入力ピンを含み、それらの各々は最大２５６の独自な割込ベクトルをサポートするために１６の割込信号とカスケードされることが可能である。
【００３７】
各割込チャネル４０２−１から４０２−ｎ内には、各入来割込の処理を制御するために複数のレジスタ（図４には示さず）が設けられる。これらのレジスタは、システムのメモリ空間またはＩ／Ｏ空間内のいずれかにマッピングされる。割込チャネル４０２−１から４０２−ｎの内部レジスタについてのさらなる詳細は後に記載する。
【００３８】
各割込チャネル４０２−１から４０２−ｎは、その関連する入力ピンＩＮＴＲ１−ＩＮＴＲｎでの割込信号のアサーションを検知しその割込信号を処理して、割込が処理ユニットにディスパッチされるべきかどうかをベリファイする。割込特性は個別にプログラム可能であり、暗示される位置従属は割込チャネル４０２−１から４０２−ｎのいずれにも付加されない。
【００３９】
図５は割込チャネル４０２−１から４０２−ｎの各々を示すブロック図である。図５の割込チャネル４０２は、レジスタユニット５０４に結合される割込入力プロセッサ５０２と割込受入ユニット５０６とを含む。割込入力プロセッサ５０２は、ＩＮＴＲピン上の割込信号（カスケードモードがプログラムされる場合は、複数の割込信号）を処理し、カスケードされる割込に対する転送のモードを判断する。ピンがカスケードされるピンであるようにプログラムされる場合には、現在のカスケードされる割込のインデックスはカスケード割込アドレス（ＣＩＡ）レジスタで判断されストアされる。割込チャネル４０２がカスケードモードで動作される場合には、レジスタユニット５０４の数と割込受入ユニット５０６の数とは効果的に１５回重複されて、別個の割込サブチャネルが各可能なカスケードされる割込信号に対して設けられることが注目される。これらのサブチャネルは図５内に非常に細い線で示される。
【００４０】
各割込信号は、プログラマブル制御レジスタ５０４Ａと、宛先ＣＰＵレジスタ５０４Ｂと、アフィニティＣＰＵレジスタ５０４Ｃと、ＩＤ（ベクトル）レジスタ５０４Ｄとに関連する。制御レジスタ５０４Ａ内の情報に基づいて、割込受入ユニット５０６はＩＮＴＲピン上の信号を処理する。割込が純粋な、可能化された、かつ受容可能な信号である場合には、それは、処理ユニットの１つ以上に送られるよう、（図４の）中央制御装置インタフェース４０４に送られる。
【００４１】
既に述べたように、各ＩＮＴＲピンは、１６の異なる割込を表わすカスケードされた信号を割込ピンが受取ってもよいカスケードモードでプログラムされることが可能である。ピンがカスケードされるようにプログラムされる場合は、図５の非常に細い線で示されるように、レジスタユニットおよび割込受入ユニットの１６の個々の組は割込チャネルと関連する。中央制御ユニット２２０のカスケードモードについては後により詳細に説明する。
【００４２】
各割込チャネル（またはサブチャネル）の様々なレジスタを次に考察する。既に述べたように、レジスタの個々のセットは各可能な割込信号の各々に対して設けられる。これらのレジスタは、制御レジスタ５０４Ａ、宛先ＣＰＵレジスタ５０４Ｂ、アフィニティＣＰＵレジスタ５０４Ｃ、およびＩＤレジスタ５０４Ｄとラベルづけされる。これらのレジスタは、ソフトウェアにとって可視であり、メモリがマッピングされるまたはＩ／Ｏがマッピングされるシステム空間のいずれかに位置する。個々の制御レジスタ５０４Ａは、各割込信号に対して設けられ、プログラマブルである。各割込信号のための制御レジスタ５０４Ａは各ＩＮＴＲピンの機能性を定義して司り、各々は３２ビットレジスタで実施されてもよい。図６は制御レジスタ５０４Ａに関連するフィールドを示し、表１は制御レジスタ５０４Ａの様々なフィールドを記載する。表２はカスケードモード符号化を示し、表３はデリバリモード符号化を示し、表４はステータスビット符号化を示す。表１−表４に示されるように、制御レジスタ５０４Ａは、チャネルに与えられる割込信号のタイプ、割込ピンのモード（つまり正規モードまたはカスケードモード）、割込信号が現在マスクされているか否か、割込に関連する優先順位レベル、デリバリモード、および割込に関連する他のパラメータを定義する様々な情報をストアする。
【００４３】
【表１】
【表２】
【表３】
【表４】
図５を再び参照すると、宛先ＣＰＵレジスタ５０４Ｂの定義は、関連する割込信号のデリバリモードと現在のステータスとに依存する。割込が処理中でない場合には、宛先ＣＰＵレジスタ５０４Ｂは、割込が向けられる処理ユニットまたは処理ユニットのグループのＩＤを有する。割込が処理中である場合には、宛先ＣＰＵレジスタ５０４Ｂは割込を処理中の処理ユニットのＩＤを有する。デリバリモードがブロードキャストかまたは最下位優先順位である場合には、このレジスタは関連の意味を全く伝えない。
【００４８】
アフィニティＣＰＵレジスタ５０４Ｃは、最も最近に割込を処理した処理ユニット２０２−１から２０２−ｍ（図２）のＩＤをホールドする。ＩＤレジスタ５０４Ｄは割込のＩＤ（またはベクトル）を含む。
【００４９】
割込は、中央制御装置インタフェース４０４を介して中央制御装置３０２に送られる前に、それぞれの割込受入ユニット５０６によって処理される。割込が可能化され（ＩＣＲのＥＮ）かつマスクされない場合には（ＩＣＲのＭＳＫ）、それはデリバリモード、宛先処理ユニット（もしあれば）、優先順位レベル、および割込ＩＤについての情報とともに中央制御装置３０２に送られる。
【００５０】
上述したように、このアーキテクチャは、中央割込制御ユニット２２０の各割込ピンＩＮＴＲ１−ＩＮＴＲｎが直接割込またはカスケードされる割込のいずれとしてもプログラムされることを可能にする。制御レジスタ５０４Ａ内のカスケードビットがセットされる場合は、関連する割込チャネルは合計１５のさらなる拡張割込に対処する。これらの拡張割込の各々は、図５の非常に細い線で示されるように、専用割込制御レジスタ（ＩＣＲ）５０４Ａ、宛先ＣＰＵ５０４Ｂ、アフィニティＣＰＵレジスタ５０４Ｃ、およびＩＤレジスタ５０４Ｄに関連する。拡張割込制御レジスタのＣＳＤ、ＣＭおよびＩＳＡフィールドは定義されないという事実を除いて、これらのレジスタは表１−表４で定義されるものと同一である。
【００５１】
ＣＭフィールドは、カスケードモードで１６の割込のうちの１つにアクセスするのに用いられる方法を判断する。１６の割込のうちの１つのインデックスは、割込入力プロセッサに位置するＣＩＡレジスタによって判断される。ＣＭモードはＣＩＡを計算する機構を判断する。
【００５２】
図７および図８は、特定のピンをカスケードするためのハードウェア構成を示す。中央割込制御ユニット２２０は、３つの異なるカスケードモードを介して割込拡張をサポートすることが注目される。はじめの２つのモードでは、単一の物理的な割込ピンＩＮＴＲ１−ＩＮＴＲｎは多重Ｉ／Ｏ装置の割込を選択される割込サブチャネルに送る。第３のモードは、コンピュータシステム内に従来の８２５９型割込制御装置を集積することを可能にする。これにより伝統的なＰＣハードウェアおよびソフトウェアの互換性が与えられる。
【００５３】
まず図７を参照すると、「直列コード化」モードと呼ばれるもののためのハードウェア構成を示す。図７は、特定の割込チャネルが直列コード化カスケードモードに設定されると活性化される、割込入力プロセッサ５０２の内部部分を示すブロック図である。図７に示されるように、割込入力プロセッサ５０２は、シフタ制御５７２と直列デコード回路５７４とに結合される制御ユニット５７０を含む。制御ユニット５７０は、対応する制御レジスタ５０４ＡのＣＳＤおよびＣＭフィールドに応答する。現在のモードが直列コード化カスケードモードであることをＣＭフィールド（つまりカスケードモードフィールド）が示す場合には、特定の割込信号のアクティビティを識別するために、対応する割込ピンＩＮＴＲにある直列に送信される符号化されたデータがデコードされるよう、制御ユニット５７０はシフタ制御５７２と直列デコード回路５７４とを活性化する。割込入力プロセッサ５０２は、シフトレジスタ５８４と並列割込検知回路５８６とに結合される割込データエンコーダを含むリモート割込ハンドラ５８０に結合されて図示される。
【００５４】
複数の割込信号０ないし１５は並列割込検知回路５８６に与えられる。リモート割込ハンドラ５８０は、装置割込を集めて、各割込信号のステータスを中央割込制御ユニットへコード化された直列メッセージを介し関連する割込チャネルのＩＮＴＲライン上で通信する。並列割込検知回路５８６は、リモート割込ハンドラ５８０に与えられる割込信号をモニタする。割込信号のいずれかで遷移が起こると、割込データエンコーダ５８２は符号化された直列メッセージがシフトレジスタ５８４を介して割込入力プロセッサ５０２にブロードキャストされるようにする。直列データは、割込チャネルのＩＮＴＲラインに与えられる直列コード化メッセージライン上で送信される。シフトレジスタ５８４は、各直列コード化メッセージが送信される際に、同期するシフトクロックを割込入力プロセッサ５０２に与える。
【００５５】
１つの実施例では、符号化されるメッセージは６ビット形式の、カスケードされる割込信号番号および割込状態からなる。可能な符号化スキームは次のとおりである。
【００５６】
ビット５：４ 割込状態
００ 割込ローへ遷移
０１ 割込ハイへ遷移
１０ 予約
１１ 予約
ビット３：０ ０ないし１５と番号づけられるカスケードされた割込入力信号のための割込番号
たとえば、割込信号３がローからハイへ遷移する状況を考えられたい。この遷移は並列割込検知回路５８６によって検知される。割込データエンコーダ５８０は、生じた遷移のタイプとその遷移を起こした特定の割込信号とを示す符号化された値を応答して発生する。たとえば、上述のコード化スキームが用いられたとすると、符号化された値「０１０１１１」は割込信号７（「０１１１」）におけるハイ（「０１」）への遷移を表わすことになる。符号化された値は次いでシフトレジスタ５８４に与えられ、それはシフト制御ユニット５７２によって受取られる直列送信を開始する。直列デコーダユニット５７４は次いで、割込データエンコーダ５８２のコード化スキームに従って受取ったメッセージをデコードして、そのメッセージを指定される割込サブチャネルの割込受入ユニット５０６に与える。割込が可能化され（制御レジスタのＥＮ）かつマスクされない場合には（制御レジスタのＭＳＫ）、対応する割込信号のための割込受入ユニット５０６は次いで割込を中央制御装置３０２上に送る。既に説明したのと同様に、割込受入ユニット５０６が割込を中央制御装置３０２に送るとき、その割込は割込信号のためのデリバリモードと宛先ＣＰＵ（もしあれば）と優先順位レベルと割込ＩＤとに関する情報とともに送られる。
【００５７】
図６の直列コード化カスケード構成に従うと、直列チャネルは、アクティビティが１つ以上の割込信号ライン上で生じたときのみ活性状態となり、したがって低電力および電気的に相当な拡張技術を提供する。さらに、メッセージの付加的なタイプに対処するために、符号化スキームは予約される値を与える。
【００５８】
図８は代替的なカスケード構成のブロック図である。図７の回路部分に対応する回路部分は同一の参照番号を付与される。この構成では、特定の割込信号のアクティビティを示す値を符号化するのではなく、並列割込検知回路５８６の状態が割込入力プロセッサ５０２にシフトレジスタ５８４を介して絶えずかつ直接通信される。したがって、シフトレジスタ５８４は並列割込検知回路５８６の状態を示す直列信号を継続して発生し、シフト制御ユニット５７２は直列送信を並列データに変換する。並列データは次いでメッセージデコーダ５９０によってデコードされ、メッセージデコーダ５９０は検知された割込信号送信を、対応するレジスタユニット５０４内にある関連の制御およびベクトル情報とともに、対応する割込受入ユニット５０６へ送る。
【００５９】
この構成では、割込入力プロセッサはリモート割込シフトレジスタ５８４を継続的にクロックする。それは次いで、現在のデータがどの割込に属するかを把握して、それを適当なチャネルに送らなければならない。データは単純な「割込ハイ」かまたは「割込ロー」である。中央制御装置（または割込受入ユニット５０６）は次いで、データが割込状態における変化を表わすかどうか、およびしたがってもし何らかの変化があった場合にはどのような動作がとられるべきかを判断しなければならない。
【００６０】
図２の中央割込制御ユニット２２０のさらなる局面を次に考察する。図９を参照すると、プロセッサ割込発生器３０６を示すブロック図が示される。既に述べたように、プロセッサ割込発生器３０６は、中央制御装置３０２から割込情報を受取って、処理ユニットに送られるべき、ＩＮＴ１−ＩＮＴｍとラベルづけされるプロセッサ割込信号を発生する。図に示されるように、プロセッサ割込発生器３０６は、中央制御装置インタフェース６０２と、プロセッサ間割込（ＩＰＩ）およびソフトウェア割込レジスタセット６０４と、ＣＰＵチャネル６０６−１から６０６−ｍの組とを含む。システムの各処理ユニットは、プロセッサ割込発生器３０６の関連するＣＰＵチャネル６０６−１から６０６−ｍから割込を受取る。ＣＰＵチャネル６０６−１から６０６−ｍは、中央制御装置３０２（図３）から中央制御装置インタフェース６０２を介して割込を受取って、それらを適当な処理ユニット（または複数の処理ユニット）にディスパッチする。
【００６１】
図１０はプロセッサチャネル６０６−１から６０６−ｍの各々を示すブロック図である。図１０のＣＰＵチャネル６０６は、割込ディスパッチ制御ユニット６５４に結合されるＣＰＵチャネルレジスタユニット６５０と割込待ち行列６５２とを含む。割込ディスパッチ制御ユニット６５４は対応する処理ユニットに保留割込をディスパッチする。
【００６２】
ＣＰＵチャネルレジスタユニット６５０は、現在のタスク優先レジスタ６５０Ａと、現在の割込ＩＤレジスタ６０５Ｂと、プロセッサＩＤレジスタ６５０Ｃと、制御レジスタ６５０Ｄとを含む。これらのレジスタの各々の機能およびビット定義を次に記載する。
【００６３】
システム内の各処理ユニットは、中央割込制御ユニット２２０によって見られるような機能性を司るために、専用の制御レジスタ６５０Ｄを割当てられる。これらは、システムのＩ／Ｏ空間またはメモリ空間内のいずれかにマッピングされる３２ビットプログラマブルレジスタである。図１１（ａ）は、ＣＰＵチャネル制御（ＣＩＧ）レジスタ６５０Ｄをその関連するフィールドとともに示し、表５から表７にかけては制御レジスタ内の各フィールドを記載する。
【００６４】
【表５】
【表６】
【表７】
プロセッサＩＤレジスタ６５０Ｃは、特定のチャネルに関連する処理ユニット２０２−１から２０２−ｍのＩＤを含む。現在の割込ＩＤレジスタ６５０Ｂは、チャネルに接続される処理ユニットによって処理中の割込のＩＤ（ベクトル）をストアするために設けられる。割込が処理中であることを制御レジスタのステータスフィールドが示す場合にのみ、現在の割込ＩＤレジスタ６５０Ｂは有効である。現在のタスク優先レジスタ６５０Ａは、チャネルに関連する処理ユニットによって実行中のタスクの優先順位を反映する。
【００６８】
図９を参照すると、プロセッサ間割込およびソフトウェア割込レジスタセット６０４は、論理上はすべてのＣＰＵチャネルから同じ位置にアクセス可能なレジスタのセットを備える。このレジスタセットの空間はプロセッサＩＤをインデックスとして用いることによって各ＣＰＵチャネルに対して独自のレジスタビューを備える。したがって、同じ論理位置でマッピングされるこれらのレジスタに２つのプロセッサが読出／書込サイクルを発生すると、それらは実際には別個の物理上のレジスタにアクセスするだろう。処理ユニットはこれらのレジスタに書込を行なって、プロセッサ間割込を開始するかまたはソフトウェア割込をスケジュールする。
【００６９】
図１１（ｂ）は、プロセッサ間割込（ＩＰＩ）レジスタフォーマットおよびそのフィールドを示す。すべてのＩＰＩレジスタはソフトウェアにシステムのＩ／Ｏ位置またはメモリ位置のいずれかにおいてアクセス可能である。処理ユニットのＩＤは、どのレジスタがアクセスされているかを判断するためにインデックスとして用いられる。表８から表１１にかけては、各ＩＰＩレジスタ内の様々なフィールドの説明である。
【００７０】
【表８】
【表９】
【表１０】
【表１１】
処理ユニットはそれがプロセッサ間割込をスケジュールされるとそのＩＰＩレジスタに書込を行なう。処理ユニットが重複するプロセッサ間割込をスケジュールできる場合には、それはＩＰＩレジスタのＳＴ（ステータス）フィールドをモニタすべきである。このフィールドがアイドル状態であれば、処理ユニットはシステムにプロセッサ間割込を行なうことができる。ＩＰＩレジスタのステータスをチェックすることなく処理ユニットがプロセッサ間割込を行ない、かつＳＴフィールドがアイドル状態でない場合には、現在のプロセッサ間割込および任意の既にスケジュールされたプロセッサ間割込の必然性は判断されない。プロセッサ間割込レジスタのために特定されるフォーマットと同一のフォーマットを有する、各プロセッサチャネルのためのソフトウェア割込レジスタがさらに設けられてもよいことが注目される。しかしながらソフトウェア割込の場合には、要求される割込は割込要求中の処理ユニットにのみ送られる。
【００７５】
図２を再び参照して、コンピュータシステム２００のスタートアップ、および中央割込制御ユニット２２０内の様々な構成レジスタの初期化についての詳細を次に考察する。システム構成中、処理ユニット２０２−１から２０２−ｍのうちの１つは「ブート」処理ユニットとして指定される。以下の議論では、処理ユニット２０２−１がブート処理ユニットとして指定されたと仮定する。図１２は、システムリセットでのブート処理ユニットの動作を示す流れ図である。ステップ８５２で、処理ユニット２０２−１はパワーオン自己診断手順と初期化手順とを開始する。はじめは他の処理ユニット２０２−２から２０２−ｍは中央制御ユニット２２０によってリセットに保持されることが注目される。ステップ８５４で、処理ユニット２０２−１は各割込チャネルのレジスタユニット５０４（つまり、制御レジスタ５０４ＡおよびＩＤ（ベクトル）レジスタ５０４Ｄ）を初期化する。既に述べたように、各割込チャネルのレジスタユニット５０４は、コンピュータシステムのＩ／Ｏ空間またはメモリ空間内にマッピングされる。各割込チャネルの各レジスタは、予め定められかつ独自のアドレスでもって指定される。各割込チャネルのレジスタユニット５０４に与えられる初期化データは、典型的には主メモリ２０４のＢＩＯＳコード内にストアされる。したがって、各割込チャネルのレジスタユニット５０４を初期化するためのＢＩＯＳコードは、特定のシステム構成（つまり、割込発生資源の数およびタイプ）に依存し、システムプログラマによって与えられなければならない。
【００７６】
処理ユニット２０２−１に接続する中央割込処理ユニット２２０のＣＰＵチャネル６０６−１も初期化される。しかしながら、特定のＣＰＵチャネル６０６−１から６０６−ｍのための現在のタスク優先レジスタ６５０Ａと現在の割込ＩＤレジスタ６０５ＢとプロセッサＩＤレジスタ６５０Ｃと制御レジスタ６５０Ｄとは、他のＣＰＵチャネルのための対応するレジスタとして、同じシステムアドレス位置（Ｉ／Ｏ空間またはメモリ空間のいずれか）にあり、そこでマッピングされる。つまり、現在のタスク優先レジスタ６５０Ａのアドレスは各ＣＰＵチャネル６０６−１から６０６−ｍに対して同一である。同様に、各ＣＰＵチャネルのための現在の割込ＩＤレジスタ６５０Ｂのアドレスも同一であり、各ＣＰＵチャネルのプロセッサＩＤレジスタ６０５Ｃおよび制御レジスタ６５０Ｄのためのアドレス値もそうである。処理ユニットのＩＤ値はしたがって、各ＣＰＵチャネル６０６−１から６０６−ｍのＣＰＵチャネルレジスタユニット６５０を初期化または更新するための指定されるコマンド内に組込まれる各処理ユニット２０２−１から２０２−ｍに関連する。これについては後でより詳細に説明する。
【００７７】
図１３は、各ＣＰＵチャネル６０６−１から６０６−ｍのＣＰＵチャネルレジスタユニット６５０が正規実行の間に初期化され更新されることを可能にするハードウェアをより詳細に示す図である。図１３は、処理ユニット２０２−１に関連するＩＤレジスタ９０２−１を示す。同一のＩＤレジスタ９０２−２から９０２−ｍは処理ユニット２０２−２から２０２−ｍにさらに関連する。各ＩＤレジスタ９０２−１から９０２−ｍは、特定の処理ユニットを独自に識別する値を含む。各処理ユニットのＩＤ値は、ハードワイヤ値でもよく、またはシステム構成中に与えられてもよい。たとえば、１５の処理ユニットがシステム内で接続されたとすると、ＩＤレジスタ９０２−１から９０２−１６内のＩＤ値はそれぞれ０から１５までの範囲となるであろう。各ＩＤレジスタ９０２−１から９０２−ｍは、ソフトウェア命令を通し各処理ユニットの関連する制御デコーダ９０４−１から９０４−ｍを介してアクセスされてもよい。ＩＤレジスタはメモリ空間またはＩ／Ｏ空間内のいずれかでマッピングされてもよい。しかしながら、各処理ユニットはその対応するＩＤレジスタ９０２に同じアドレス値を介してアクセスすることが注目される。たとえば、各処理ユニット２０２−１から２０２−ｍのＩＤレジスタ９０２は、メモリ位置２０００：Ｈでマッピングされてもよい。したがって、指定される処理コア２０４−１から２０４−ｍがメモリ位置２０００：Ｈに読出サイクルを実行すると、その処理ユニットのための対応するＩＤレジスタ９０２内にある値がプロセッサコアに与えられる。各処理コアはこれらの状況で独自の値を読むことになる。
【００７８】
図１４は、各ＣＰＵチャネル６０６−１から６０６−ｍのそれぞれのＣＰＵチャネルレジスタユニット６５０からデータが書込まれる（または読出される）のを可能にする、中央割込制御ユニット２２０内に実施される回路を示す。この例では、合計１６の処理ユニットがシステム内に接続されるであろうと仮定されるが、この回路は代替的にたとえば２５６の独自の処理ユニットに対処するよう構成されてもよいことが理解される。図１４は、別個の１６のＣＰＵチャネルのためのＣＰＵチャネルレジスタユニット６５０−１から６５０−１６を示す。既に述べたように、各ＣＰＵチャネルレジスタユニット６５０−１から６５０−１６は、現在のタスク優先レジスタ６５０Ａと、現在の割込ＩＤレジスタ６５０Ｂと、プロセッサＩＤレジスタ６５０Ｃと、制御レジスタ６５０Ｄとを含む。これらのレジスタの各々は、ＣＰＵローカルバス２０７のデータラインからデータを受取るよう（または与えるよう）結合される。さらに４ないし１６デコーダ回路９２０が、その入力をＣＰＵローカルバス２０７の選択されるデータラインに結合される。４ないし１６デコーダ回路９２０の出力は、ＣＰＵチャネルレジスタユニット６５０−１から６５０−１６のそれぞれの選択ラインに結合される。各ＣＰＵチャネルレジスタユニット６５０−１から６５０−１６はデコーダ回路９２０から別個の選択信号を受取ることが注目される。さらにアドレスデコーダ９２２は、その入力がＣＰＵローカルバス２０７のアドレスラインに結合される。４つのラッチ可能化ラインはアドレスデコーダ９２２の出力に設けられる。アドレスデコーダ可能化ラインは、ＣＰＵチャネルレジスタユニット６５０−１から６５０−１６の各現在のタスク優先レジスタ６５０Ａのラッチング可能化入力に結合され、同様にアドレスデコーダ可能化ラインは、各現在のＩＤレジスタ６５０Ｂと、各プロセッサＩＤレジスタ６５０Ｃと、各制御レジスタ６５０Ｄとにさらに接続される。
【００７９】
図１３および図１４に示されるハードウェア実現例に従うと、指定されるＣＰＵチャネル６０６−１から６０６−ｍのＣＰＵチャネルレジスタユニット６５０が初期化または更新されなければならない場合、指定されるＩＤレジスタ９０２内のプロセッサＩＤ値が、付加されるデータを正しいＣＰＵチャネルレジスタユニット６５０に向けるためのインデックスとして組込まれるよう、オペレーティングシステムプログラマは実行コードを構成してもよい。たとえば、各処理ユニット２０２−１から２０２−ｍのＩＤレジスタ９０２はメモリ位置２０００：Ｈでマッピングされ、各ＣＰＵチャネル６０６−１から６０６−ｍの制御レジスタ６５０Ｄは３０００：ＨのＩ／Ｏアドレスでマッピングされる状況を考えられたい。オペレーティングシステムが特定の処理ユニットのために制御レジスタ６５０Ｄ内の構成情報を更新しなければならないとすると、プログラマは、その特定の処理ユニットのＩＤレジスタ内の値を読出すために、まず指定される処理ユニットにメモリ位置２０００：Ｈへのメモリ読出サイクルを実行させるだろう。プログラマは次いで、関連の制御レジスタ６５０Ｄ内にストアされるべき構成データにそのＩＤ値を付加するための命令を呼出すだろう。続いて、アドレス位置３０００：ＨへのＩ／Ｏ書込コマンドが、その組合された情報（つまり、構成データおよびプロセッサＩＤ値）を書込むために実行される。このＩ／Ｏサイクルはアドレスデコーダ９２２によってデコーダされ、それは応答して各ＣＰＵチャネルレジスタユニット６５０−１から６５０−１６の制御レジスタ６５０Ｄを可能化させる。構成データに付加されたプロセッサＩＤ値は次いで４ないし１６デコーダ９２０によってデコードされ、それはＣＰＵチャネルレジスタユニット６５０−１から６５０−１６のうちの選択される１つに選択信号を与える。これにより、構成データは選択されかつ可能化されるレジスタにのみストアされる。それにより、各ＣＰＵチャネルの構成レジスタのための別個の専用アドレス位置を必要とすることなく、構成データは指定されるＣＰＵチャネル６０６−１から６０６−ｍに与えられる。各ＣＰＵチャネルのレジスタを更新するためのサイクル、および読出サイクルは、同じようにして達成される。必要なプロセッサＩＤ読出動作を実行する例示のコード、およびＩＤを構成データに付加し構成データを指定されるＣＰＵチャネルに書込むためのコードは次のとおりである。
【００８０】
【表１２】
図１２を再び参照すると、ブート処理ユニットは中央割込制御ユニット２２０にあるＩ／Ｏチャネルを初期化した後（各Ｉ／Ｏチャネルの構成レジスタは、他のＩ／Ｏチャネルからの構成レジスタからとは別々に、専用位置にマッピングされる）、ブート処理ユニット２０２−１はＣＰＵチャネル６０６−１を初期化しなければならない。これは、図１３および図１４に関連して上記の方法を用いて達成される。したがって、ステップ８５６で、処理ユニット２０２−１はその対応するＩＤレジスタ９０２を読出す。ステップ８５８で、処理ユニット２０２は、そのＩＤレジスタ値を、ＣＰＵチャネルレジスタユニット６５０の指定されるレジスタ内にストアされなければならない所望の構成データに付加する。処理ユニット２０２−１は次いで、その組合されたデータをＣＰＵチャネルレジスタユニット６５０の選択されるレジスタに書込むためのサイクルを実行する。このサイクルの間に、図１４の４ないし１６デコーダ９２０が、ＣＰＵチャネル９０６−１のレジスタユニット６５０−１を選択するのに用いられることが注目される。同様の動作を開始して、ＣＰＵチャネル６０６−１のＣＰＵチャネルレジスタユニット６５０の他のレジスタにさらなる初期化データを書込んでもよい。１つの実現例の場合、現在のタスク優先レジスタ６５０Ａと制御レジスタ６５０Ｄとが、初期化シーケンスの間に処理ユニット２０２−１によって初期化データを書込まれる。処理ユニット２０２−１がそのＣＰＵチャネル６０６−１を初期化した後、処理ユニット２０２−１は中央割込制御ユニット２２０に残りの処理ユニット２０２−２から２０２−ｍをリセットから解放させる命令を中央割込制御ユニット２２０に与える（ステップ８６２）。続いて（ステップ８６４）、ブート処理ユニット２０２−１は、図１５に示されるようなスレーブ初期化シーケンスが完了するのを待つ。これで初期化シーケンスは完了する。
【００８２】
図１５は、各スレーブ処理ユニット２０２−２から２０２−ｍの初期化シーケンスを示す流れ図である。マスタ処理ユニット２０２−１によって中央割込制御ユニット２２０が残りの処理ユニットをリセットから解放すると、各処理ユニット２０２−２から２０２−ｍは、ステップ８７０で関連のＩＤレジスタ９０２−２から９０２−ｍをそれぞれ読出し、そのＩＤ値を制御レジスタ６５０Ｄ内にストアされるべき構成データに付加して（ステップ８７２）、その組合されたデータをＣＰＵチャネルレジスタユニット６５０に書込む（ステップ８７４）。図１４のデコーダ回路９２０はこれらのサイクルの間、各特定のサイクル中に識別されるプロセッサＩＤに従って適当なＣＰＵチャネルレジスタユニット６５０−１から６５０−１６を選択するために活性状態にある。同様の動作を繰返して、各ＣＰＵチャネルのタスク優先レジスタ６５０Ａを初期化してもよい（ステップ８７６）。ＩＤレジスタ９０２−２から９０２−ｍの各々にある独自のＩＤ値はＣＰＵチャネルレジスタユニット６５０の各レジスタに書込まれるデータに付加えられるため、各処理ユニット２０２−２から２０２−ｍはそれ自身のＣＰＵチャネル構成を実現することが、ここでも注目される。
【００８３】
再び図２と図４とを参照すると、既に述べたように、各指定される割込チャネル４０２−１から４０２−ｎは「８２５９」モードと呼ばれるモードにプログラムされてもよい。これにより、特定の割込チャネルが（関連の制御レジスタ５０４ＡのＣＭフィールドに示されるように）８２５９モードでプログラムされた場合には、割込制御装置２１６のようなプログラマブル割込制御装置は中央割込制御ユニット２２０に接続されることが可能となる。動作の８２５９モードでは、８２５９割込制御装置からの割込信号はそのプログラムされる優先順位に従い中央割込制御ユニット２２０を介して送られ、受信側の処理ユニット２０２−１から２０２−ｍからの肯定応答信号が中央割込制御ユニット２２０を介し割込制御装置２１６へ送り返される。これは、処理ユニット２０２の１つが中央割込制御ユニット２２０とバッファ２１９とに接続されるのを示す図１６に示される。ＩＳＡ割込が８２５９割込制御装置２１６の割込入力で受取られると、その割込は、中央割込制御ユニット２２０を介して送られ、プログラムされる優先順位レベルと他の中央制御経路に従って、指定される処理ユニット２０２に送られる。指定される処理ユニット２０２がサイクルを確認すると、割込肯定応答信号ＩＮＴＡが中央割込制御ユニット２２０を介して送られて８２５９割込制御装置２１６の割込肯定応答ラインで受取られる。割込制御装置２１６はＸバス２１０（または任意の他のバス）上で割込ベクトルを応答して駆動し、その割込ベクトルはバッファ２１９を介して処理ユニット２０２に送られる。バッファ２１９はバスブリッジ２０８内に組込まれてもよいことが注目される。したがって、８２５９カスケードモードでは、中央割込制御ユニット２２０は、受信側処理ユニット２０２の割込肯定応答サイクルに直接応答せず、その代わりにベクトル情報が８２５９割込制御装置２１６から与えられるようにする。上述のような８２５９カスケードモードを設けることにより、システムタイマ８３４と実時間クロック８３５とを含む８２Ｃ２０６型集積回路のような集積化された割込ソースの使用が可能となることがさらに注目される。
【００８４】
図２を再び参照すると、多重処理システム２００は、その中に組込まれる１つ以上のバスをわたって転送される特別に定義されるサイクルを用いて、様々なインタフェースをわたる割込情報の転送を可能にするようさらに構成されてもよい。これは図１７を参照すると最もよく理解される。図１７は、第２のＩ／Ｏブリッジ２８２に結合される付加的なＩ／Ｏ装置２８０を有する、図２で一般的な形で示される多重処理システムのブロック図である。第２のＩ／Ｏバス２８２はバスブリッジ２８４を介してＩ／Ｏバス２１０に結合される。バスブリッジ２８４は、たとえば、Ｉ／Ｏ装置２８０によって表わされるようなポータブルコンピュータを多重処理システムに結合するためのドッキングステーションを示す。図１７のシステムの場合、Ｉ／Ｏ装置２８０はバスブリッジ２８４に割込信号を与えるだろう。しかしながら、バスブリッジ２８４を中央割込制御ユニット２２０に結合する専用割込ピンのコストおよびそれが利用できない可能性のため、バスブリッジ２８４は中央割込制御ユニット２２０によって受取られる割込信号を専用ラインでアサートするよう構成されないかもしれない。その代わりに、Ｉ／Ｏ装置２８０による割込のアサーションに応答して、バスブリッジ２８４は、中央割込制御ユニット２２０の特定の割込チャネルが応答する専用サイクルまたは専用メモリ位置へのメモリサイクルもしくはＩ／Ｏサイクルを実行してもよい。図１８は、バスブリッジ２８４によって実行されるような割込サイクルをデコードし、対応する割込チャネル内の対応する割込信号をアサートするよう構成されるハードウェアを含む割込チャネルを示す。図１８に示されるように、割込チャネルモードがＩ／Ｏバスモードとして指定される場合には、制御ユニット２９０は、制御レジスタ５０４ＡのＣＭフィールドに応答し、割込チャネルモードがＩ／Ｏバスとして指定されていれば割込サイクルデコーダ２９２を応答して可能化する。制御ユニット２９０が割込サイクルデコーダ２９２を可能化すると、バスブリッジ２８４によって発生される専用割込サイクルが割込サイクルデコーダ２９２によって検知され、それは割込入力プロセッサ５０２のＩＮＴＲ入力で割込信号をアサートする。Ｉ／Ｏバス２１０がＰＣＩ規格構成バスである場合には、ＰＣＩバスのサイクル定義ビットの予め特定されるコード化によって、特定の割込サイクルが定義されてもよいことが注目される。代替的に、システムのメモリ空間またはＩ／Ｏ空間のいずれかにある予め定められるアドレスに対するサイクルとして、特定の割込サイクルが定義されてもよい。
【００８５】
中央制御装置３０２による割込の優先順位づけについて次に考察する。図１９は、Ｉ／Ｏ割込制御装置３０４と中央制御装置３０２とプロセッサ割込発生器３０６とを含む、中央割込制御ユニット２２０の一部を示すブロック図である。特定の割込をその割込ベクトルに依って固定される優先順位と自動的に関連づけるのではなく、中央割込制御ユニット２２０は各割込が独立したプログラマブル割込ベクトルと独立した優先順位とを有するようにさせる。優先順位は割込チャネルのための関連する制御レジスタ５０４ＡのＰＬフィールド内にストアされる。既に述べたように、システム初期化で、各割込チャネルに対するベクトルが設定される。加えて、各割込チャネルに対する優先順位レベルも設定される。一旦特定の割込要求がＩ／Ｏ割込制御装置３０４によって受付けられると、割込ベクトルおよび優先順位データは中央制御装置３０２の割込スケジューラ３０５によって処理され、それは応答してプロセッサ割込発生器３０６の指定されるＣＰＵチャネルの保留割込待ち行列６５２（図１０）内の各割込に対し割込ベクトルと優先順位データとを与える。割込は、割込制御レジスタにより示される優先順位レベルに基づき、および利用可能な処理ユニットの現在のタスク優先順位に基づいて、優先順位づけされる態様で、ＣＰＵチャネルの様々な割込待ち行列に与えられる。図１９は、Ｉ／Ｏバス２１０上の指定されるＩ／Ｏまたはメモリサイクルを介して各割込に対するベクトル情報と優先順位情報とを独立してプログラミングすることを可能にするＩ／Ｏバスインタフェースユニット３０８内のデコーダユニット３０９を示す。１つの単純な構成では、保留中の割込要求は、ＣＰＵチャネルの割込待ち行列に、それらの優先順位づけされた順序で与えられる。
【００８６】
図２を再び参照すると、既に述べたように、タイマティック割込のような選択される割込は、各処理ユニット２０２−１から２０２−ｍへブロードキャスト態様で与えられる必要があるかもしれない。特定の割込信号のためのデリバリモードがブロードキャストモード（つまり、割込のための制御レジスタ５０４ＡのＤＭフィールド）として指定される場合、中央割込装置３０２は図２０の流れ図に示されるようなオートチェイニング技術に従って動作する。図２０に示されるように、ブロードキャストとして指定される割込のための割込要求信号がステップ４７０の間に決定されるようにアサートされると、割込はステップ４７２で最も低い現在のタスク優先順位レベル（そのＣＰＵチャネルのための現在のタスク優先レジスタ６５０Ａによって示される）を有する処理ユニット２０２−１から２０２−ｍに与えられる。ステップ４７４で、指定される処理ユニットは割込を処理して割込の終わり（ＥＯＩ）コマンドを中央制御装置３０２に返す。処理ユニット２０２−１から２０２−ｍのすべてが割込を受取ってはいない場合には（ステップ４７６）、割込は、それをまだ受取ってはおらずかつ（この割込をまだ受取っていない残りの処理ユニットのうちで）最も低い現在のタスク優先順位値を有する次の処理ユニット２０２−１から２０２−ｍに与えられる。この、次の処理ユニットは次いで、割込を処理して割込の終わりコマンドを中央制御装置３０２へ返す。このプロセスは、各処理ユニット２０２−１から２０２−ｍが割込を処理するまで繰返される。すべての処理ユニットが割込を受取って処理しているときには、割込のためのビジービット（つまり、割込チャネルのための制御レジスタ５０４ＡのＳＴフィールドのアイドル状態）はクリアされる（ステップ４７８）。すべての処理ユニットではなく、処理ユニットの指定される組が特定の割込を受取らなければならない場合には、同様のオートチェイニング手順が実行されてもよいことが理解される。タイマティック割込のような割込が処理ユニットの２つ以上に与えられる上述のオートチェイニング技術に従うと、中央割込装置３０２は、示される最も低い現在のタスク優先順位レベルを有する処理ユニットに割込を知的に選択的に送る。割込は、前の処理ユニットが割込の処理を完了するまで、次の処理ユニットには送られない。この結果、相対的に高いタスク優先順位を有する処理ユニットに割込む前に、相対的に最も低い現在のタスク優先順位値を有する処理ユニットに割込むことによって、バス競合が最小限に抑えられてシステム性能を最大限なものにする。
【００８７】
中央割込制御ユニット２２０は、不正割込の発生を防ぐようさらに構成される。既に述べたように、レベルトリガされる割込が指定される処理ユニットによって処理中であるとき、Ｉ／Ｏコマンドは典型的には、実行されると割込ソースに割込信号をデアサートさせる割込処理ルーチンに関連する。続いて、割込の終わり（ＥＯＩ）コマンドが実行されて、割込処理が完了したことを中央割込制御ユニット２２０に知らせる。不正割込は、処理ユニットが（割込ソースに割込信号をデアサートさせる）Ｉ／Ｏコマンドを実行する時間と、割込信号がデアサートされる時間との間に有意な待ち時間が導入される場合に生ずるかもしれない。このような待ち時間はたとえば、Ｉ／Ｏ装置がいくつかのバスインタフェースユニットを介してリモートバス上にある場合に生ずるかもしれない。集中割込制御装置が割込の終わりコマンドに応答する前に、割込ソースが割込信号をデアサートしない場合には、割込の継続されるアサーションが中央割込制御ユニット２２０によって検知され、したがって、割込を意図せずして再開させるかもしれない。
【００８８】
図２１を参照すると、中央制御ユニット２２０は、デコーダユニット５９６を介してＩ／Ｏバス２１０に結合されるプログラマブル待ち時間タイマ５９５に有利に関連する。プログラマブル待ち時間タイマ５９５は、中央制御装置３０２が割込の終わりコマンドを受取る時間と、中央制御装置３０２が特定の割込チャネルの制御レジスタ５０４Ａのステータス（ＳＴ）フィールドをリセットする時間との間に、プログラム可能な時間遅延を設定するよう、システムユーザによってプログラムされてもよい。割込は処理中か、中央インタフェース制御ユニット２２０から特定の処理ユニットへディスパッチされてしまったか、または中央制御装置３０２で待ち行列に入っていることをステータスが示す場合には、Ｉ／Ｏ割込制御装置３０４は指定される割込信号がモニタされないように構成されるということは評価される。一旦中央制御装置３０２が特定の割込信号のためにステータスをアイドルにリセットすると、Ｉ／Ｏ割込制御装置３０４は次のアサーションのために特定の割込信号をモニタし続ける。プログラマブルタイマ５９５は特定の割込チャネルのための制御レジスタのＳＴフィールドのリセットを遅延させるので、不正割込が防がれるであろうことに注目されたい。プログラマブルタイマ５９５は、その割込のチャネル制御レジスタ５０４ＡのＥＯＩフィールドを介して各割込に対して選択的に可能化されてもよいことがさらに注目される。デコーダ５９６はＩ／Ｏバスインタフェースユニット３０８と一体となった部分として実施されてもよいことがさらに注目される。
【００８９】
最後に図２２および図２３を参照して、図２の対称多重処理システムへのシステム管理割込の統合を次に考察する。一般に公知であるように、システム管理割込はたとえばシステム電力管理の実現において広く用いられる。しかしながら、対称多重処理システムの場合、ＳＭＩ割込は典型的には、正規割込およびＮＭＩ（マスク不可割込）が処理されるのと同じようには処理することはできない。したがって、図２２の中央割込制御ユニット２２０は、電力管理ユニット９９０のようなシステム管理ソースから受取られるであろうシステム管理割込を最適に処理するよう構成される。中央割込制御ユニット２２０の中央制御装置３０２は、処理ユニット２０２−１から２０２−ｍのうちの１つをマスタＳＭＭ（システム管理モード）ハンドラとして指定することによって、システム管理割込を管理する。マスタＳＭＭ処理ユニットはシステム構成を介して指定されてもよい。すべてのＳＭＭ割込要求（つまり、電力管理ユニット９９０からのＳＭＩ信号）は、マスタＳＭＭ処理ユニットに送られる。残りの処理ユニット２０２−１から２０２−ｍはスレーブ処理ユニットと呼ばれる。図２２は、マスタＳＭＭ処理ユニットおよびスレーブＳＭＭ処理ユニットの動作を示す流れ図である。
【００９０】
システム管理モードにある１つの処理ユニットと、正規コードを実行する他の処理ユニットとを有することは、たとえば周辺装置にアクセスしている活性状態の処理ユニットがＳＭＭマスタ処理ユニットによってオフにされてしまうといったシステムの問題を引起こし得る。マスタＳＭＭ処理ユニットはその動作がシステムの他のプロセッサに影響を与えると判断すると、マスタ処理ユニットは中央制御装置３０２にＳＭＩをシステムの他のすべてのＣＰＵへアサートさせるコマンドを発する。各ＣＰＵチャネル６０６のための制御レジスタ６５０Ｄ（またはＣＰＵレジスタユニット６５０の個々のレジスタ）のフィールドは、１つの処理ユニットにつき各スレーブＳＭＭ処理ユニットのためのＳＭＭコード／フラグ値をホールドして与えられる。はじめは、このフラグは各スレーブＳＭＭ処理ユニットに「ＨＯＬＤ」を示す。ＳＭＭがエントリし、レジスタにＨＯＬＤコードを見ると、各スレーブＳＭＭ処理ユニットはその対応するＳＭＭコード／フラグフィールドをそれが変化するまで休止し、ポーリングする。マスタＳＭＭ処理ユニットはシステム管理のために要求される動作（たとえば周辺装置のパワーダウン）を処理すると、それは他の処理ユニットのＳＭＭコードフラグのステータスを特別のコマンドでもって変更し（つまり、通常は１つの処理ユニットは他の処理ユニットチャネルレジスタに影響し得ないことに注目されたい）、それによってそれらはＳＭＭコード実行を継続することができる。中央制御装置３０２は、マスタ処理ユニットがシステム管理モードの間に他の処理ユニットＣＰＵチャネルレジスタのＳＭＭコードフラグを書込むことができるよう構成されることが注目される。可能なフラグ値は、「ＲＥＴＵＲＮ（復帰）」、「ＣＯＮＦＩＧ ＣＨＡＮＧＥ（構成変更）」、「ＳＨＵＴＤＯＷＮ（遮断）」などであってもよい。スレーブＳＭＭ処理ユニットは次いで、新しいコードフラグ値に正しく応答するために、可能な最も適当な動作を決定することができる。マスタＳＭＭ処理ユニットとスレーブＳＭＭ処理ユニットとは同じＳＭＭコード空間を共有することができることに注目されたい。したがって、ＳＭＭコードはソフトウェア制御を介してマスタ／スレーブステータスを識別しなければならない。
【００９１】
図２１および図２２を併せて参照すると、電力管理ユニット９９０がシステム管理割込をアサートすると、中央割込制御ユニット２２０の中央制御装置３０２（図３）はこのシステムのために指定されるＳＭＭマスタである処理ユニット２０２−１のＳＭＩ入力をアサートする。これによって、処理ユニット２０２−１はステップ３３２でＳＭＭ処理ルーチンの実行を開始する。ステップ３３３で、処理ユニット２０２−１は（システムプログラマによって与えられる特定のＳＭＭコードに従って）要求される動作を決定し、ステップ３３４で、要求される動作がシステムの他の処理ユニットに影響を及ぼすかどうかを判断する。要求される動作が他のどの処理ユニットにも影響しなければ、ＳＭＩ処理ルーチンはステップ３３５で完了され、処理ユニット２０２−１はこの後正規動作に戻る。
【００９２】
もし逆にシステム管理処理ルーチン中に要求される動作が他の処理ユニットの動作に関して影響するかもしれない場合には、処理ユニット２０２−１は、他の処理ユニットはホールドすべきであることを各他のＣＰＵチャネル内のコード／フラグレジスタに示させる（ステップ３３６）。各スレーブ処理ユニットのためのコード／フラグレジスタ（またはフィールド）は、各ＣＰＵチャネル６０６のＣＰＵチャネルレジスタユニット６５０内に実施されてもよいことが注目される。次いで、処理ユニット２０２−１は、ステップ３３７で中央制御装置３０２にＳＭＩを各スレーブ処理ユニット２０２−２から２０２−ｍへ与えさせる。処理ユニット２０２−１はこの後、その要求されるシステム管理モード動作を完了し（ステップ３３９）、システム構成に変化が生じたことをスレーブ処理ユニット２０２−２から２０２−ｍのコード／フラグレジスタに示させる（ステップ３３９）。処理ユニット２０２−１のためのシステム管理割込ルーチンはここで完了し、処理ユニット２０２−１は正規動作に戻る。
【００９３】
中央制御装置３０２がスレーブ処理ユニット２０２−２から２０２−ｍにＳＭＩ信号をアサートすると、処理ユニット２０２−２から２０２−ｍの各々はステップ３４０でＳＭＩ処理ルーチンの実行を開始する。ＳＭＩ処理ルーチンの実行中（ステップ３４１）、処理ユニット２０２−２から２０２−ｍの各々はそれら自身をスレーブとして識別し、この結果、ＣＰＵ ＩＤレジスタ９０２−２から９０２−ｍをそれぞれ用いて、各ＣＰＵチャネルの構成レジスタ６５０にアクセスするための既に記載した態様で、それらのそれぞれのコード／フラグレジスタを読出す。それぞれの処理ユニットがホールドすべきであることをコード／フラグレジスタが示す場合には、コードレジスタが他の何らかのステータスを示すまで処理ユニットは効果的にアイドルのままである。たとえば、処理ユニット２０２−２から２０２−ｍのコードレジスタは、それぞれの処理ユニットがこれ以上の動作を必要とすることなくそれらの正規実行に復帰すべきであると示すかもしれない（ステップ３４３）。同様に、コード／フラグレジスタはそれぞれの処理ユニットに遮断するよう命令するかもしれない（ステップ３４４）。マスタ処理ユニット２０２−１または中央制御装置３０２は、特定の処理ユニットのコード／フラグレジスタが「復帰」または「遮断」を示すよう予めセットするかもしれないことが注目される。システム内の構成パラメータが変化したことをコード／フラグレジスタが示す場合には（ステップ３４５）、それぞれの処理ユニットのためのＩ／Ｏ許可マップはシステムの変更を反映するよう再構成される。各処理ユニットのためのＩ／Ｏ許可マップの再構成は従来の態様で達成されることが注目される。
【００９４】
上に記載した対称多重処理システムに従うと、システム割込の効率的な管理を達成しながら広い互換性が維持される。割込管理は集中割込制御ユニットによって達成される。割込制御ユニットはそれをカスケードモードに設定することによって各割込ピンの展開を有利に可能にする。さらに、中央制御ユニットは、専用割込ラインを必要とすることなくＩ／Ｏ装置および／またはバスブリッジ装置に割込を開始させることを可能にする専用割込サイクルに応答する。中央割込制御ユニットはさらに、各割込がその関連するベクトルＩＤとは無関係に優先順位づけされることを可能にし、中央割込制御ユニットが割込の終わり（ＥＯＩ）命令に対するその応答を遅延させるプログラマブル待ち時間タイマを備えることによって不正割込の発生を防ぐ。オートチェイニング技術は様々な処理ユニットにそれらの現在のタスク優先順位値に基づいてブロードキャスト割込を順次与えるために、中央割込制御ユニットによってさらに実現される。最後に、中央割込制御ユニットはさらに、電力管理ユニットのようなソースからのシステム管理割込（ＳＭＩ）を処理し、たとえ要求されるシステム管理機能が他の処理ユニットによって実行されている動作に影響するような場合でも適当なシステム動作を確実にする。
【００９５】
上述の開示が十分に理解されれば、数多くの変形および修正が当業者にとって明らかとなる。前掲の特許請求の範囲はそのようなすべての変形および修正を包含するよう解釈されることが意図されるものである。
【図面の簡単な説明】
【図１】複数の処理ユニットを含む典型的な対称多重処理システムのブロック図である。
【図２】この発明の１つの実施例に従う集中割込制御装置機構を含む対称多重処理システムのブロック図である。
【図３】中央割込制御ユニットのブロック図である。
【図４】Ｉ／Ｏ割込制御装置のブロック図である。
【図５】割込チャネルを示すブロック図である。
【図６】割込チャネル制御レジスタおよびその関連フィールドの図である。
【図７】割込入力プロセッサの１つのカスケードモード中の対称多重処理システムに関連するハードウェアを示すブロック図である。
【図８】対称多重処理システムの別のカスケードモードに関連するハードウェアを示すブロック図である。
【図９】プロセッサ割込発生器のブロック図である。
【図１０】プロセッサチャネルを示すブロック図である。
【図１１】（ａ）はＣＰＵチャネル制御レジスタをその関連フィールドとともに示す図である。（ｂ）はプロセッサ間割込レジスタをその関連フィールドとともに示す図である。
【図１２】システムリセットでのブート処理ユニットの動作を示す流れ図である。
【図１３】各ＣＰＵチャネルのＣＰＵチャネルレジスタユニットを可能にするハードウェアを示す図である。
【図１４】中央割込制御ユニット内に実施される回路を示すブロック図である。
【図１５】各スレーブ処理ユニットのための初期化シーケンスを示す流れ図である。
【図１６】中央割込制御ユニットに結合される処理ユニットの１つを示すブロック図である。
【図１７】割込を開始するための特別に定義される割込サイクルを備える多重処理システムのブロック図である。
【図１８】割込サイクルをデコードするよう構成されるハードウェアを含む割込チャネルを示すブロック図であ。
【図１９】中央制御装置の内部部分を含む中央割込制御ユニットの一部を示すブロック図である。
【図２０】ブロードキャストモード中の割込のデリバリを示す流れ図である。
【図２１】プログラマブル待ち時間タイマを含む中央制御ユニットのブロック図である。
【図２２】システム管理割込をアサートすることのできる電力管理ユニットを含む対称多重処理システムのブロック図である。
【図２３】システム管理割込がアサートされたときの対称多重処理システムの動作を示す流れ図である。
【符号の説明】
２００ 対称多重処理システム
２０２−１ 処理ユニット
２０２−２ 処理ユニット
２０２−ｍ 処理ユニット
２０７ ＣＰＵローカルバス
２０８ バスブリッジ
２１０ Ｉ／Ｏバス
２１２−１ Ｉ／Ｏ装置
２１２−ｎ Ｉ／Ｏ装置
２１４ Ｉ／Ｏ装置
２２０ 中央割込制御ユニット
Claims (17)
- 複数の処理ユニットと、
複数の周辺装置とを含み、前記周辺装置の各々はそれぞれの割込信号を発生するよう構成され、さらに、
前記複数の処理ユニットと前記複数の周辺装置とに接続される中央割込制御ユニットを含み、前記中央割込制御ユニットは前記それぞれの割込信号を前記複数の周辺装置から受取るよう構成され、かつ対応のプロセッサ割込信号を指定された処理ユニットに与えるよう構成され、前記中央割込制御ユニットは、
前記複数の周辺装置に結合される複数の割込チャネルを含み、各割込チャネルは対応の周辺装置の割込のアサーションを検出するよう構成され、各割込チャネルは、さらに、複数の独立してアクセス可能なレジスタを含み、前記複数の独立してアクセス可能なレジスタの１つは、前記割込に関連づけられるベクトルを記憶するよう構成され、かつ前記複数の独立してアクセス可能なレジスタの他の１つは、前記対応の周辺装置の前記割込に関連づけられる優先順位値を記憶するよう構成され、前記中央割込制御ユニットはさらに、
前記複数の処理ユニットに結合される複数のＣＰＵチャネルを含み、各ＣＰＵチャネルは対応のプロセッサ割込のアサーションを制御するために割込情報を受取るよう構成され、前記割込情報は、前記周辺装置の、アサートされているいくつかの選択された割込の各々に対応する前記ベクトルおよび優先順位値を含み、前記中央割込制御ユニットはさらに、
前記複数の割込チャネルと前記複数のＣＰＵチャネルとに結合される中央制御装置を含み、前記中央制御装置はアサートされたいくつかの割込の前記各々に対応する前記割込情報を前記複数の割込チャネルのうち任意の割込チャネルから指定されたＣＰＵチャネルへ経路づけるよう構成され、前記中央制御装置は前記優先順位値に従って前記指定されたＣＰＵチャネルに与えられる、いくつかの選択された、共に保留中の割込に対し優先順位づけを行なうよう構成され、それによって、前記指定される処理ユニットは、下位優先順位の共に保留中の割込によって割込まれる前に、上位優先順位の割込によって割込まれる、多重処理システム。 - ある特定のプロセッサ割込信号のアサーションで、前記特定のプロセッサ割込信号に対応するベクトルが、前記特定のプロセッサ割込信号を受取る処理ユニッ
トに与えられる、請求項１に記載の多重処理システム。 - 前記プロセッサ割込信号に対応する前記ベクトルは、前記複数の周辺装置のうち、対応の割込信号をアサートし、それによって前記プロセッサ割込信号のアサーションを引起した周辺装置を示す、請求項２に記載の多重処理システム。
- 前記プロセッサ割込信号に対応する前記ベクトルは割込肯定応答サイクルに応答して前記特定のプロセッサ割込信号を受取る前記処理ユニットに与えられる、請求項２に記載の多重処理システム。
- 前記割込肯定応答サイクルは前記特定のプロセッサ割込信号を受取る前記処理ユニットによって実行される、請求項４に記載の多重処理システム。
- 前記中央割込制御ユニットは単一の集積回路ダイ上に形成される、請求項１に記載の多重処理システム。
- 前記対応の周辺装置の前記割込に関連づけられる前記ベクトルは割込処理ルーチンの開始アドレスを示す、請求項１に記載の多重処理システム。
- 前記対応の周辺装置の前記割込に関連づけられる前記ベクトルは前記優先順位値からは独立している、請求項７に記載の多重処理システム。
- 複数の処理ユニットと、
複数の周辺装置とを含み、前記周辺装置の各々は対応の割込処理ルーチンによって処理を必要とするときそれぞれの割込信号をアサートするよう構成され、さらに、
前記複数の処理ユニットと前記複数の周辺装置とに結合される中央割込制御ユニットを含み、前記中央割込制御ユニットは単一の集積回路ダイ上に形成され、前記単一の集積回路ダイは、
前記複数の周辺装置に結合される複数の割込チャネルを含み、各割込チャネルは対応の周辺装置の割込のアサーションを検出するよう構成され、各割込チャネルは、さらに、複数の独立してアクセス可能なレジスタを含み、前記複数の独立してアクセス可能なレジスタの１つは、前記割込に関連づけられるベクトルを記憶するよう構成され、前記複数の独立してアクセス可能なレジスタの他の１つは、前記割込に関連づけられる宛先を記憶するよう構成され、かつ前記複数の独立してアクセス可能なレジスタのさらに他の１つは、前記対応の周辺装置の前記割込に関連づけられる優先順位値を記憶するよう構成され、前記ベクトルは前記対応の周辺装置に対し処理を行なうために指定される割込処理ルーチンのアドレスを示し、前記宛先は前記処理ユニットのうち前記割込処理ルーチンを実行するよう指定される処理ユニットを示し、前記優先順位値は前記対応の周辺装置の前記割込の優先順位を示し、前記単一の周辺回路ダイはさらに、
各々、それぞれの処理ユニットに結合される複数のＣＰＵチャネルを含み、各ＣＰＵチャネルは対応のプロセッサ割込のアサーションを制御するために割込情報を受取るよう構成され、前記割込情報は、前記周辺装置の、アサートされているいくつかの選択された割込の各々に対応する前記ベクトルおよび優先順位値を含み、前記中央割込制御ユニットはさらに、
前記複数の割込チャネルと前記複数のＣＰＵチャネルとに結合される中央制御装置を含み、前記中央制御装置はアサートされたいくつかの割込の前記各々に対応する前記割込情報を前記複数の割込チャネルのうち任意の割込チャネルから指定されたＣＰＵチャネルへ前記宛先に従って経路づけるよう構成され、前記中央制御装置は前記優先順位値に従って前記指定されたＣＰＵチャネルに与えられる、いくつかの選択された、共に保留中の割込に対し優先順位づけを行なうよう構成され、それによって、前記指定される処理ユニットは、下位優先順位の共に保留中の割込によって割込まれる前に、上位優先順位の割込によって割込まれる、多重処理システム。 - ある特定のプロセッサ割込信号のアサーションで、前記特定のプロセッサ割込信号に対応するベクトルが、前記特定のプロセッサ割込信号を受取る処理ユニットに与えられる、請求項９に記載の多重処理システム。
- 前記プロセッサ割込信号に対応する前記ベクトルは、前記複数の周辺装置のうち、対応の割込信号をアサートし、それによって前記プロセッサ割込信号のア
サーションを引起した周辺装置を示す、請求項１０に記載の多重処理システム。 - 前記プロセッサ割込信号に対応する前記ベクトルは割込肯定応答サイクルに応答して前記特定のプロセッサ割込信号を受取る前記処理ユニットに与えられる、請求項１０に記載の多重処理システム。
- 前記割込肯定応答サイクルは前記特定のプロセッサ割込信号を受取る前記処理ユニットによって実行される、請求項１２に記載の多重処理システム。
- 前記対応の周辺装置の前記割込に関連づけられる前記ベクトルは割込処理ルーチンの開始アドレスを示す、請求項９に記載の多重処理システム。
- 前記対応の周辺装置の前記割込に関連づけられる前記ベクトルは前記優先順位値からは独立している、請求項１４に記載の多重処理システム。
- 各割込チャネルの前記プログラマブル記憶ユニットはソフトウェアプログラマブルである、請求項９に記載の多重処理システム。
- 複数の処理ユニットおよび複数の周辺装置を含む多重処理システムのための中央割込制御ユニットであって、
複数の割込チャネルを含み、各割込チャネルは対応の周辺装置の割込のアサーションを検出するように構成され、各割込チャネルは、さらに、複数の独立してアクセス可能なレジスタを含み、前記複数の独立してアクセス可能なレジスタの１つは、前記割込に関連づけられるベクトルを記憶するよう構成され、かつ前記複数の独立してアクセス可能なレジスタの他の１つは、前記対応の周辺装置の前記割込に関連づけられる優先順位値を記憶するよう構成され、前記中央割込制御ユニットはさらに、
複数のＣＰＵチャネルを含み、各ＣＰＵチャネルは対応のプロセッサ割込のアサーションを制御するために割込情報を受取るよう構成され、前記割込情報は、前記周辺装置の、アサートされているいくつかの選択された割込の各々に対応する前記ベクトルおよび優先順位値を含み、前記中央割込制御ユニットはさらに、
前記複数の割込チャネルと前記複数のＣＰＵチャネルとに結合される中央制御装置を含み、前記中央制御装置はアサートされたいくつかの割込の前記各々に対応する前記割込情報を前記複数の割込チャネルのうち任意の割込チャネルから指定されたＣＰＵチャネルへ経路づけるように構成され、前記中央制御装置は前記優先順位値に従って前記指定されたＣＰＵチャネルに与えられる、いくつかの選択された、共に保留中の割込に対し優先順位づけを行なうように構成され、それによって、前記指定される処理ユニットは、下位優先順位の共に保留中の割込によって割込まれる前に、上位優先順位の割込によって割込まれる、中央割込制御ユニット。
Applications Claiming Priority (12)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US25228194A | 1994-05-31 | 1994-05-31 | |
| US08/252,086 US5530891A (en) | 1994-05-31 | 1994-05-31 | System management interrupt mechanism within a symmetrical multiprocessing system |
| US08/251,850 US5613126A (en) | 1994-05-31 | 1994-05-31 | Timer tick auto-chaining technique within a symmetrical multiprocessing system |
| US251799 | 1994-05-31 | ||
| US08/251,799 US5568649A (en) | 1994-05-31 | 1994-05-31 | Interrupt cascading and priority configuration for a symmetrical multiprocessing system |
| US252281 | 1994-05-31 | ||
| US251850 | 1994-05-31 | ||
| US252086 | 1994-05-31 | ||
| US251849 | 1994-05-31 | ||
| US08/251,843 US5555430A (en) | 1994-05-31 | 1994-05-31 | Interrupt control architecture for symmetrical multiprocessing system |
| US08/251,849 US5564060A (en) | 1994-05-31 | 1994-05-31 | Interrupt handling mechanism to prevent spurious interrupts in a symmetrical multiprocessing system |
| US251843 | 1994-05-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0855038A JPH0855038A (ja) | 1996-02-27 |
| JP4250207B2 true JP4250207B2 (ja) | 2009-04-08 |
Family
ID=27559387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13189995A Expired - Fee Related JP4250207B2 (ja) | 1994-05-31 | 1995-05-30 | 対称多重処理システム、そのための割込制御ユニット、および対称多重処理システム内でプロセッサ割込信号を開始するための方法 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0685798B1 (ja) |
| JP (1) | JP4250207B2 (ja) |
| AT (1) | ATE245290T1 (ja) |
| DE (1) | DE69531270T2 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5778236A (en) * | 1996-05-17 | 1998-07-07 | Advanced Micro Devices, Inc. | Multiprocessing interrupt controller on I/O bus |
| US5944809A (en) * | 1996-08-20 | 1999-08-31 | Compaq Computer Corporation | Method and apparatus for distributing interrupts in a symmetric multiprocessor system |
| EP0827085B1 (en) * | 1996-08-20 | 2006-03-29 | Compaq Computer Corporation | Method and apparatus for distributing interrupts in a scalable symmetric multiprocessor system without changing the bus width or bus protocol |
| US6418496B2 (en) | 1997-12-10 | 2002-07-09 | Intel Corporation | System and apparatus including lowest priority logic to select a processor to receive an interrupt message |
| US6219741B1 (en) * | 1997-12-10 | 2001-04-17 | Intel Corporation | Transactions supporting interrupt destination redirection and level triggered interrupt semantics |
| US6185639B1 (en) * | 1998-06-05 | 2001-02-06 | International Business Machines Corporation | System and method to reduce a computer system's interrupt processing overhead |
| GB2396445B (en) | 2002-12-19 | 2005-12-21 | Advanced Risc Mach Ltd | An interrupt controller and interrupt controlling method for prioritizing interrupt requests generated by a plurality of interrupt sources |
| JP4609113B2 (ja) * | 2005-03-01 | 2011-01-12 | セイコーエプソン株式会社 | プロセッサ |
| JP2007188398A (ja) | 2006-01-16 | 2007-07-26 | Seiko Epson Corp | マルチプロセッサシステム、マルチプロセッサシステムの制御方法をコンピュータに実行させるためのプログラム。 |
| CN101105691B (zh) * | 2007-05-23 | 2010-12-01 | 深圳市合信自动化技术有限公司 | 输入输出扩展模块及可编程控制器系统 |
| US7849247B2 (en) | 2008-10-14 | 2010-12-07 | Freescale Semiconductor, Inc. | Interrupt controller for accelerated interrupt handling in a data processing system and method thereof |
| DE102008062692B4 (de) * | 2008-12-17 | 2013-11-14 | Texas Instruments Deutschland Gmbh | Eingebettetes Mikrocontrollersystem und Verfahren zur Konfiguration eines eingebetteten Mikrocontrollersystems mit gesteuertem Schaltmodus |
| US7996595B2 (en) | 2009-04-14 | 2011-08-09 | Lstar Technologies Llc | Interrupt arbitration for multiprocessors |
| US8321614B2 (en) | 2009-04-24 | 2012-11-27 | Empire Technology Development Llc | Dynamic scheduling interrupt controller for multiprocessors |
| US8260996B2 (en) | 2009-04-24 | 2012-09-04 | Empire Technology Development Llc | Interrupt optimization for multiprocessors |
| US8234431B2 (en) | 2009-10-13 | 2012-07-31 | Empire Technology Development Llc | Interrupt masking for multi-core processors |
| EP2511827B1 (en) | 2009-12-07 | 2015-12-02 | Fujitsu Limited | Information system |
| US9665509B2 (en) * | 2014-08-20 | 2017-05-30 | Xilinx, Inc. | Mechanism for inter-processor interrupts in a heterogeneous multiprocessor system |
| US10733141B2 (en) * | 2018-03-27 | 2020-08-04 | Analog Devices, Inc. | Distributed processor system |
| JP7034380B2 (ja) * | 2019-04-04 | 2022-03-11 | 三菱電機株式会社 | 集中管理装置、機器制御システム、および、制御方法 |
| CN113238802A (zh) * | 2021-05-28 | 2021-08-10 | 上海阵量智能科技有限公司 | 中断分发器、数据处理芯片、中断分发及数据处理方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2855298B2 (ja) * | 1990-12-21 | 1999-02-10 | インテル・コーポレーション | 割込み要求の仲裁方法およびマルチプロセッサシステム |
| DE69223303T2 (de) * | 1991-09-27 | 1998-06-18 | Sun Microsystems Inc | Verfahren und Gerät für die dynamische Zuweisung von unadressierten Unterbrechungen |
| US5367689A (en) * | 1992-10-02 | 1994-11-22 | Compaq Computer Corporation | Apparatus for strictly ordered input/output operations for interrupt system integrity |
| US5437042A (en) * | 1992-10-02 | 1995-07-25 | Compaq Computer Corporation | Arrangement of DMA, interrupt and timer functions to implement symmetrical processing in a multiprocessor computer system |
-
1995
- 1995-05-17 DE DE69531270T patent/DE69531270T2/de not_active Expired - Lifetime
- 1995-05-17 AT AT95303292T patent/ATE245290T1/de not_active IP Right Cessation
- 1995-05-17 EP EP95303292A patent/EP0685798B1/en not_active Expired - Lifetime
- 1995-05-30 JP JP13189995A patent/JP4250207B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0855038A (ja) | 1996-02-27 |
| ATE245290T1 (de) | 2003-08-15 |
| EP0685798B1 (en) | 2003-07-16 |
| EP0685798A3 (en) | 1997-05-07 |
| DE69531270T2 (de) | 2004-04-22 |
| EP0685798A2 (en) | 1995-12-06 |
| DE69531270D1 (de) | 2003-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3570810B2 (ja) | 対称多重処理システム | |
| US5555430A (en) | Interrupt control architecture for symmetrical multiprocessing system | |
| US5781187A (en) | Interrupt transmission via specialized bus cycle within a symmetrical multiprocessing system | |
| US5564060A (en) | Interrupt handling mechanism to prevent spurious interrupts in a symmetrical multiprocessing system | |
| US5568649A (en) | Interrupt cascading and priority configuration for a symmetrical multiprocessing system | |
| US5530891A (en) | System management interrupt mechanism within a symmetrical multiprocessing system | |
| JP4250207B2 (ja) | 対称多重処理システム、そのための割込制御ユニット、および対称多重処理システム内でプロセッサ割込信号を開始するための方法 | |
| US5613126A (en) | Timer tick auto-chaining technique within a symmetrical multiprocessing system | |
| US5862366A (en) | System and method for simulating a multiprocessor environment for testing a multiprocessing interrupt controller | |
| US5790871A (en) | System and method for testing and debugging a multiprocessing interrupt controller | |
| JP2855298B2 (ja) | 割込み要求の仲裁方法およびマルチプロセッサシステム | |
| US5758169A (en) | Protocol for interrupt bus arbitration in a multi-processor system | |
| KR100292660B1 (ko) | 프로세서가통합된인터럽트제어기를갖춘멀티프로세서프로그래머블인터럽트제어기시스템 | |
| US6711643B2 (en) | Method and apparatus for interrupt redirection for arm processors | |
| US5555420A (en) | Multiprocessor programmable interrupt controller system with separate interrupt bus and bus retry management | |
| US5535417A (en) | On-chip DMA controller with host computer interface employing boot sequencing and address generation schemes | |
| US6986005B2 (en) | Low latency lock for multiprocessor computer system | |
| US6249830B1 (en) | Method and apparatus for distributing interrupts in a scalable symmetric multiprocessor system without changing the bus width or bus protocol | |
| US20020199052A1 (en) | System and method for controlling bus arbitration during cache memory burst cycles | |
| JPH0250753A (ja) | コンピュータにおける割込処理装置およびその方法 | |
| TW380226B (en) | Using intelligent bridges with pico-code to improve interrupt response | |
| JPH06324996A (ja) | 集積回路およびプログラマブル・マルチ・プロセッサ割り込みコントローラ・システム | |
| JP2000010897A (ja) | コンピュ―タ・システムにおいて用いられマルチ処理を行う入出力サブシステムの間でタスクを分散させるシステム及び方法 | |
| JPH01305461A (ja) | バス使用権制御方式 | |
| JP4214521B2 (ja) | 情報処理システム及びマルチプロセッサ・システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040511 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040601 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040831 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040903 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041130 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050301 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080812 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080815 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080911 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080917 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081010 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081016 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081112 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090119 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |