TW480713B - Method for forming different thickness of field oxide in integrated circuit and the structure of the same - Google Patents

Method for forming different thickness of field oxide in integrated circuit and the structure of the same Download PDF

Info

Publication number
TW480713B
TW480713B TW087103028A TW87103028A TW480713B TW 480713 B TW480713 B TW 480713B TW 087103028 A TW087103028 A TW 087103028A TW 87103028 A TW87103028 A TW 87103028A TW 480713 B TW480713 B TW 480713B
Authority
TW
Taiwan
Prior art keywords
region
voltage
isolation
thickness
flash memory
Prior art date
Application number
TW087103028A
Other languages
English (en)
Inventor
Guo-Dung Sung
Original Assignee
Mosel Vitelic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mosel Vitelic Inc filed Critical Mosel Vitelic Inc
Priority to TW087103028A priority Critical patent/TW480713B/zh
Priority to US09/041,834 priority patent/US6121116A/en
Priority to JP10155413A priority patent/JPH11284156A/ja
Application granted granted Critical
Publication of TW480713B publication Critical patent/TW480713B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Element Separation (AREA)

Description

經濟部中央標準局員工消費合作社印製 480713 A7 _ _B7 _ 五、發明説明（1 ) 詳細說明= 發明領域： 本發明是關於半導體積體電路及其製造技術。本發明 是以製造一唯讀記憶體（ROM)做爲實施例說明，特別是 以製作一快閃式電性可程式可抹除唯讀記憶體(Flash Electrical Programmable and Erasable Read Only Memories ; Flash EEPROM)作爲說明，但本發明之技術亦 可用於其他廣泛的應®領域，例如本發明可應用@罩幕式 唯讀記憶體(Mask ROM)、微控制器、微處缉器、數位債號 處理器(DSP)、特殊功能積體電路(ASIC)等之製造。 發明背景= 唯讀記憶體(ROM)及其製作方法已爲業界所熟知，在 ROM製程中，特別是零g可程式可抹除唯讀記憶體(EEPROM) 中，常需要製作即使是電源關閉仍能儲存資料（幾乎是永 久儲存）的儲存細胞(storage cell)，這些儲存細胞通常 係儲存有大®資料，其中每一遍紲胞的狀態均對應於在儲 存細胞電晶體的樣勤閘極（floating gate)上之儲存電荷 的存在與否，具體而言，該儲存細胞包括至少二個_電 層，其一爲儲存細胞電晶體之浮動閘極，而另一爲做爲控 制細胞操作的控制閫（control gate)，該浮動閘極係形成 於一基板所覆蓋之薄氧化層上，該控制閘則位於浮動閘極 之上，而浮動閘極與控制閘係藉由一薄介電層隔開，該介 電層係一層複晶砂間氧化層（interpoly oxide)，其典型 組成爲氧化砂/氮化砂/氧北砂（oxide/nitride/oxide; __2____ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁)
480713 經濟部中央標準局員工消費合作社印製 A7 _B7 _ 五、發明説明（）） 0N0)之複層結構。 典型的EFPR0M之運作，除了一般積體電路所使甩的工 作電J_(5V，3.3V)外，尙需要一高電壓(12V以上）來提供 電子穿隧(Tunneling)所需的蓋重場。爲方便EEPR0M可以 利用單一電壓源工作，在厘邊璽路區中需要有升壓電路， 用以將一般的工作電壓提昇至所需高電壓。爲避免一場氧 化層(Field Oxide)二側之主動元件因承受高電壓而致使 該場氧化層下方形成通道而導通，EEPR0M的製程上便需要 有較厚的撮氧化層，方能形成良好的區域阻隔，以保障元 件良好的運作。 在習知EEPR0M的製程中，特別是快閃式電性可程式可 抹除唯讀記憶體(Flash EEPR0M)僅以一道熱氧化步驟來形 成場氧化層。爲了在Flash EEPR0M上形成良&的區域阻 隔，其場氧化層便必須較其他積體電路的場氯化層來的 ¥，以因應所述高電壓的使用。請參考圖一，圖中顯示：R 閃記憶體(Flash memory)元件中的區域隔離結構，係以區 化法(Local Oxidation of Silicon Process; L0C0S) 形成隔離區13、15、21之場氧化層，其中隔離區13係表示 形成於核心記憶體區旁，而隔離區15係表示形成於高壓區 旁，由於高壓區雳要較厚的廬離區以提供良好動攝，故隔 離區15的場氧化層厚度需大於隔離區13的場氧化層。 在形成隔離區的氧化步驟中，無可避免的會產生鳥嘴 效應(Bird’s Beak)，所形成的場氧化層會深入主動元件 區，見圖一之隔離區13外側邊緣處鳥嘴]7，使得主動元 __3__ 本紙張尺度適用中國國家標準（CNS )八4規格（2l〇X297公釐） (請先閱讀背面之注意事項再填寫本頁) .裝_
、1T 線 經濟部中央標準局員工消費合作社印製 480713 A7 B7___ 五、發明説明（3 ) 件區面積縮小。當欲形成較蓖的嘬離區時，通常以增加熱 氧化反應時間達此目的，然而所形成的場氧化層越厚，其 所衍生的鳥嘴效應也越嚴重，而使得主動元件區所損失的 面積也越多，圖一中顯示隔離區15的鳥嘴延伸至隔離區21 的鳥嘴，而造成較厚的氧化層19，使得主動元件無法順利 地形成於其上，爲使後續製程順利進行，在原始設計及電 路佈局時便必須將主動元件的面積加大，但如此便會增加 每一積體電路的面積，使單一積體重路的成本增加。 綜合以上所述，積體電路元件的製程技術是急需改進 的。 發明之概述： 本發明係提供一種製造積體電路元件的技術，其中包 含製造方法及元件結構。於實施例中，本發明提供一種在 積體電路中，如快閃記憶體中，隔離相鄰元件的技術。 在一特定實施例中，本發明提供一種在積體電路快閃 記憶體元件中形成隔離區域的方法，其步驟包含：首先， 提供一具有核心記憶體區（例如：快閃記憶體細胞區及高 壓區（例如：高壓M0S元件區）的矽基板，接著，定義一 氧化層（例如：二氧化矽(封〇2)或氧化氮化矽（silicon oxynitride))於該砍基板上，隨後形成一層氮化矽罩幕 層於所述氧化層上，接著，定義第一隔離區於高壓區旁， 以熱氧化步驟形成具有第一高度二氧化矽層之第=隔離結 構’然後，再定義上述氮化矽罩幕層形成位於核心記憶體 區旁的第二區離區，接下來以熱氧化法於第二隔離區域中 4 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公董） (請先閲讀背面之注意事項再填寫本頁)
480713 經濟部中夬標隼局員工消費合作社印製 A7 B7 五、發明説明（斗） 形成第二隔離結構，並同時對於第一隔離結構裏皇It，形 成具有大於上述第一厚度之第二厚度二氧化矽層，此第二 厚度的隔離結構可提供高壓元件區隔離之用。 在另一實施例中，本發明提供一具有隔離區域之快閃 記憶體元性的構造，包括：一具有核心記憶體區（例如： 快閃記憶體細胞區)及高壓區（例如：高壓MOS元件區）的 矽基板；一定義於該矽基板上的氧化層（例如：二氧化矽 或氧化氮化矽一層氮化矽罩幕層覆蓋於所述核心記憶 體區及高壓區之氧化層之上；定義所述氮化矽罩幕層而於 高祖區旁形成第一隔離區，該第一隔離區具有可轉變爲第 二厚度之第一厚度的第一隔離結構，其形成步驟可使用熱 氧化法，而該第二厚度係大於第一厚度；以及定義所述氮 化矽罩幕層而於核心記憶體區旁形成第二隔離區，該第二 隔薦區具有第三厚度之第二隔離結構，而該第三厚度係小 於所述第二厚度。 本發明較習知技術更具多項優點，在各實施例中，發 明提供了一新穎的氮化矽罩幕層，可形成具有第二厚度的 第一隔離區及具有第三厚度的第二隔攤區，該第二厚度係 大於第三厚度，並且該罩幕層之製作及其定義隔離區域之 應f均相當簡易。此外，本發胆提露形成鼠離區域之多次 氧化步驟，均可採甩習知的氧化技術，例如：蒸氣氧化或 瀑氧化。除了上述優點，其他各項優點亦將詳述於本說明 書中。 圖式簡要說明： 5 本紙張尺度適用中國國家標準（CNS ) Μ規格（21〇X297公釐） (請先閱讀背面之注意事項再填寫本頁) -裝· 訂 480713 A7 B7 五、發明説明（5 ) 圖一係習知技術中隔離結構之剖面示意圖。 圖二至圖五係本發明實施例中形成積體電路中隔離區 域的方法示意圖。 圚六至圖十係本發明實施例中快閃記憶體元件之剖面 不意圖。 經濟部中央標隼局員工消費合作社印製 圖號說明 13 • • 隔離區 15 隔離區 17 鳥嘴 19 氧化層 21 隔離區 201 矽基板 203 氧化層 205 氮化矽層 209 第一隔離區(第一厚度） 210 半導體記憶細胞 212 基板 214 汲極 216 源極 218 通道 220 第一絕緣層 222 浮動閘極 225 第二絕緣層 < 229 控制閘極 303 局壓兀件區 311記憶元件 313 場效電晶體 315 汲極 319 源極 323 控制閘極 326 浮動閘極 327 程式化和抹除佈植區 331 接觸窗 333 半導體基板 337 場氧化隔離區 339 通道（ 341 通道 501 第一隔離區(第二厚度) 503 核心記憶體區 4 1000快閃記憶細胞 1001 基板 1005井區 (請先閲讀背面之注意事項再填寫本頁) -裝·
，1T 線 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇X 297公釐） 480713 A7 B7 1009源極 1013介電層 1023側壁子 1027分離閘極 1033控制閘 五、發明説明（厶） 1007汲極 1011通道 1021選擇閘極 1025絕緣層 1031介電層 1035金屬接觸 發明詳細說明： 本發明係提供一種製造積體電路元件的技術，其中包 含製造方法及元件結構。於實施例中，本發明提供一在積 體電路中，如快閃記憶體中，隔離粗鄰元件的技術 圖二至圖五爲本發明實施例中形成積體電路中隔離區 域的方法之示意圚，這些圖僅爲實施例說明，不應侷限於 所揭露的具體實施例，故應可暸解在本發明之原則和範圍 下所做任何細節上之變化與修正，都應是爲本發明的進一 步實施例。請參考圖二，本實施例所揭露的方法，始於提 供一半導體基板郄1，該基板通常是摻雜少量P型雜質例如 硼（Boron)的矽基板，或者是一多層基板（Multilayer substrate)如紙緣基板上有矽薄層（Silicon-On -Insulator) ° 於基板201的上表面形成一薄氫化置2D3，該薄氧化層 203通常是選甩高品質的氧化矽，且不能有針孔等瑕疵在 其上。在大部份的實施例中，該薄氧化層係以熱處理或蒸 (¾氧化步驟定義之。於某些快閃(Flash)元件中，通常該 氧化層的厚度係介於50-300埃之間。接著，一罩幕層205 (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部中央標隼局員工消費合作社印製 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中央標準局員工消費合作社印製 480713 A7 B7 五、發明説明（Y ) 形成於該氧化層2G3之上，在此特定實施例中，此罩幕層 205係氮化矽，可採用多種不同技術沉積此層，例如：熱 處理法，或化學氣相沉積法(CVD)(通常使用電漿沉積技 術）。於某些快閃元件中，該氮化矽的厚度係介於1QQ-500 埃之間。當然，其精確厚度得視應用情況而定。 定義一罩幕層（未標示）於氮化矽層205之上以形成一 將做爲第一隔離區的第一暴露區207，該罩幕層係以習知 微影技術形成，此微影技術通常包括旋塗（spin coating)，曝光（exposing)，顯影(developing)及其他等 步驟，而用以定義該第一暴露區207的方法係蝕刻技術， 該蝕刻技術可使用濕蝕刻或電漿蝕刻，其中電漿蝕刻是較 適用於某些應用中的，此外，通常該蝕刻技術對氧化層 203與氮化矽層205是有選擇性的，而氮化矽層205之上的 罩幕層則可採用傳統技術剝除。 接下來的步驟是形成該第一暴露區207所對應的第一隔 離區。請參閱圖三，以回火(Annealing)步驟形成了第一 隔離區209，由於氮砍罩幕層可避免其下方區域被氧 化，故僅第一暴露區207處被氧化而長成第一隔離區209， 而該第一隔離區209係相鄰於高壓元件區303。在大部份的 實施例中，其氧化環境的溫度係介於85(H050°C之間，通 常用以形成第一隔離區209的氣體是氧氣及水蒸氣，而該. 第一隔離區2Π9的中心處較其外側邊緣處211厚許多。 請參閱圖四，一罩幕層（未標示）覆蓋於圖三錯構的 上表面，該罩幕層係以習知微影技術形成，此微影技術通 本紙張尺度適用中國國家樣準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁)
480713 經濟部中央標隼局員工消費合作社印製 A7 £7____ 五、發明説明（f ) 常包括旋塗，曝光，顯影及其他等歩驟，接著以蝕刻技術 定義一第二暴露區213，該蝕刻技術可使用濕蝕刻或電漿 蝕刻，其中電漿蝕刻是較適用於某些應用中的，此外，通 常蝕刻技術對氧化夏203與氮化矽層2Π5是有選擇性的，而 氮化矽層205之上的罩幕層則可採用傳統技術剝除。 請參閱圖五，接下來的步驟是形成該第二暴露區213所 對應的第二隔離區，再次以火步驟形成了第二膈離區 215，由於氮化砂罩幕層可避免其下方區域被氧化，故僅 暴露區處被氧化而長成歷雕區501及215，該第一 隔離區501係相鄰於高壓元件區303，而該第二隔離區215 係相鄰於低壓或核心記憶體區507。在大部份的實施例 中，其氧化環境的溫度係介於850-1050°(：之間，通常用以 形成隔離區501及215的氣體是氧氣及水蒸氣，而該第二隔 離區215的中心處較其外側邊緣處503厚許多。 以上步驟可形成二個不同厚度的隔離區，此二不同厚 度的隔離區可應用於隔離一高壓1Ϊ與一低壓區，該高壓區 之局電壓係超過低壓區的切換電壓（switching voltage)，於本發明實施例中，通常該高電壓與該切換電 壓的比例範圍係大於1. 5、或者太於3、或者大於6。 隔離區501的厚度大於隔離區215的厚度許多，根據上 述，隔離區5pl是被應用於區隔高壓元件區與其他積體電 路中的單位，例如記憶體細胞區(memory cell region)。 對於尺寸大於1·〇微米之電晶體設計而言，隔離區5〇1的厚 度α之範圍係介於3G00_8000埃，對於尺寸小於1.0微米之 9 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） (請先閱讀背面之注意事項再填寫本頁) -裝· 訂 線 480713 經濟部中央標準局員工消費合作社印製 A7 __B7_ 五、發明説明（ί ) 電晶體設計而言，隔離區215的厚度彡之範圍係介於1000-3000埃，於本發明實施例中，通常該二厚度之比例（α/沒） 係大於L 5、或大於3、或大於6。 圚六至圚十爲本發明中快閃記憶體元件之實施例說明 示意圖，這些快閃記憶體元件係形成於積體電路中的核心 記憶體區。首先，請參閱圖六，這是一個非揮發的電性可 改變之半導體記憶細胞210。該細胞210包含一半導體碁板 212例如矽，所述半導體基板2! 2通常係一電阻率大約介於 5-50 Ω-cm的Ρ型半導體矽晶圓。 在該半導體基板212上定義一源極216、一汲極214及 其間之一通道218，在所述源極216，汲極214和通道218上 方則有一層厚度大小約爲70_200埃之間的第一絕緣層220。 在所述第一絕緣層220之上是浮動閘極222，該浮動閘極 222是覆蓋於一部份的通道218區域和一部份的汲極214， 而浮動閘極222的材料可爲複晶矽或重新結晶的複晶矽。 在所述浮動閘極222表面則是第二絕緣層225，此第二 絕緣層225包含直接覆蓋於浮動閘極222的第一區域224和 緊貼著浮動閘極222側面的第二區域226。此第二絕緣層 225之第一區域224(頂面224)的材料可爲氧化矽、氮化矽 或是氮氧化矽等絕緣物質，其厚度大約介於200_1500埃之 間，此第二絕緣層225之第二區域226(側壁226)的材料可 爲氧化矽、氮化矽或是氮氧化矽等絕緣物質，其厚度大約 介於200-500埃之間。而控制閘229包含兩個部分：第一區 域228是直接覆蓋著第二絕緣層225的頂面224，第二區域 10 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） (請先閲讀背面之注意事項再填寫本頁) 480713 經濟部中央標準局員工消費合作社印裝 五、發明説明（θ) 230是緊貼著第二絕緣層225側面的第二區域226，此外， 控制閘229的第二區域230也覆蓋著一部份的通道218區域 和一部份的源_216。 一隔離區2】5區隔了快閃記憶細胞(Flash cell)與基 板上的另一區域，而厚度大於隔離區215的隔離區^01則區 隔了高壓主動元件區303與基板上的另一區域，此二隔離 區20、501的製程已詳述於前。 此細胞210时實際尺寸係根據所使用的製程而定，因 此，圚示中的第一絕緣層220、側壁226和頂面224尺寸並 不代表實際的尺寸大小。通常而言，細胞210的實際尺寸 可以使電子在感應到一個突然的電位降時由源極216穿隧 到浮動閘極222，再者，細胞210的實際尺寸也可以使藉由 F-N(Fowler-Nordheim)穿隧機制穿過第二絕緣層225到控 制閘229的電荷，自浮動閘極222中移走。 此細胞21G的操作詳述如下：最初，當想要抹除細胞 210時，源極216和汲極214同時接地，而一個數量級大小 約爲+15V的高正電壓偏壓在控制閘229。在浮動閘極222中 的電荷藉由F-N穿隧機制，穿過第二絕緣層225而抵達控制 閘229，造成了浮動閛極222被正偏壓。 當被選定之細胞210欲程式化時，源極216接地，一個 與M0S啓始電壓(舉例而言，其數量級大小約爲+1V)相近的 正電壓偏壓在控制閘229，而另一個數量級大小約爲+12V 的高正電壓則偏壓在汲極214。在源極216中所產生的電子 經由一微弱反向偏壓的通道218流向汲極214。這些電子抵 ____η_ , 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)
經濟部中央標準局員工消費合作社印製 480713 A7 _ B7__ 五、發明説明（丨/ ) 達控制閘229和側壁226接觸時，會感覺到一個大小約爲汲 極電壓的陡峭電位降在側壁226的兩側。於是，這些電子 將會加速而溫度升高，造成一部份的電子被射入且穿過第 一絕緣層220而抵達浮動閘極222。 這些電子將會持續地射入浮動閘極222，直到被充電 的浮動閘極222底下不再能承受高電位差爲止，此時，堆 積在浮動閘極222中的電子或負電荷，會阻止電子繼續由 源極216流向浮動閘極222。 最後，在讀取狀態時，源極216接地，一個與傳統電 晶體的讀取電壓(例如，+2V和+5V)分別偏壓在汲極214和 控制閘極229。若是浮動閘極222是帶正電的話(即浮動閘 極處於放電狀態），則直接位於浮動閘極222下方的通道區 218就會被開啓，當控制閘229被提昇至讀取電位時，直接 位於第二區域230下方的通道區218也會被開啓。於是，整 個通道區218都被開啓，造成電流自汲極214中流向源極 216，也就是邏輯”1”的狀態。. 相對而言，若是浮動閘極222是帶負電的話，則直接 位於浮動閘極222下方的通道區218就會處在微弱的開啓狀 態或是整個被關閉，即使是當控制閘229和汲極214被提昇 至讀取電位時，直接位於第二區域230下方的通道區218也 只有很少或甚至沒有電流通過。於是，整個通道區218只 有存在相對於邏輯”1”狀態而言的極小電流或甚至沒有電 流，細胞210即被程式化而處於邏輯”G”狀態。 接著，要舉另一具體實例來說明一個利用本發明的製 ____12_ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐1 (請先閱讀背面之注意事項再填寫本頁)
、1T 線 480713 經濟部中央標隼局員工消費合作社印裂 A7 B7 五、發明説明（|V) 程方式所形成的記憶體細胞(memory, cell)。首先，請參 閱圖七，爲利用本發明的製程方式所形成的記憶體細胞其 電路示意圖。記憶體細胞包含有一個記憶元件311和一個 場效電晶體313，此場效電晶體313可以選擇記憶元件311 之用。此場效電晶體313的汲極315經由一金屬接觸331與 一讀取線(read line)329相連接，選擇電晶體313的源極 與記憶元件311的汲極在節點317處串聯在一起，而記憶元 件311的源極319又與一接地的共同源極線相連接，所述選 擇電晶體313的閘極323與字元選擇線相連接，此記憶元件 311的控制閘極323則與程式化和抹除感應線相連接。圖七 中的記憶元件311也包含有一個與基板相隔著薄氧化層的 浮動閘極326(虛線表示），另有一程式化和抹除佈植區327 緊鄰著節點317。此一程式化和抹除佈植區327搭配著薄氧 化層的設計可提供此記憶元件311快速抹除的能力，僅需 在若干千方之一秒內就可以達成電性抹除，而不必像傳統 有著厚氧化層的設計一般，需要二十分鐘左右才可以藉由 紫外光抹除，此一程式也和抹除佈植區327的設計也可以 提供此記憶元件311快速再程式化的能力。在以下的敘述 中，我們也可以發現，根據本發明實施例的電路佈局圖以 及製程方式，也可以提供此記憶元件311較小的元件尺 寸。 請參閱圖八及圖九，圖八爲圖七記憶體細胞之上視 圖，圚九則是沿著圖八303-303剖開的截面圚。圖八及圖 九的記憶體細胞是在一面有著主動記憶區335的半導體基 _____13_ ^纸張尺度適用中國國家標隼（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 480713 A7 B7 經濟部中央標隼局員工消費合作社印製 五、發明説明（（j ) 板333上所形成。在非主動記憶區的半導體基板333上均形 成場氧化隔離區337，三個分別位於主動記憶區335內的離 子佈植區315、317、319，其間由兩個通道區339、341相 連接，離子佈植區315構成了圖七中的場效電晶體313之汲 極，離子佈植區317構成了圖七中同時作爲選擇電晶體313 源極與記憶元件311汲極的節點，而離子佈植區319構成了 記憶元件311的源極。所述半導體基板333通常是P型的， 而離子佈植區315、317、319則是N型的。 另一個程式化和抹除佈植區327也存在於主動記憶區 的半導體基板333內，，此程式化和抹除佈植區327與部份的 節點離子佈植區317相重疊，並延伸至位於離子佈植區 317、319之間的通道區341，所述程式化和抹除佈植區327 通常是離子植入N型的雜質如磷(P)或砷(As)離子再經過擴 散所形成，其步驟以下會加以詳述。而一薄氧化層325形 成於離子佈植區317、319之間的通道區341表面，並與部 份的程式化和抹除佈植區327相重疊，再延伸至主動區域 335的通道區341。通常而言，所述薄氧化層325的厚度係 介於70-150埃之間。在介於場氧化層337之間其餘的主動 區域335有著另一層氧化層322覆蓋著，所述氧化層322的 厚度會比薄氧化層325來得厚，其厚度大約介於300-500埃 之間。 ' 一複晶矽浮動閘極326形成於薄氧化層325表面，並延 伸至位於薄氧化層325下方之部份的程式化和抹消佈植區 327表面。一複晶矽層間氧化層324形成於浮動閛極326表 ___14___ . 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐) "" — (請先閲讀背面之注意事項再填寫本頁) 裝
、1T 480713 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（〖if ) 面，而後，一複晶矽感應(sense)閜極323形成於複晶矽層 間氧化層324表面。—複晶矽控制閘極321形成在介於離子 佈植區315、317之間的通道區337表面。再形成一絕緣層 339於整個半導體基板333表面，並在其間形成接觸窗 331。最後，形成一金屬導線層329於絕緣層340表面。 除了前面所提到的場氧化隔離區337之外，尙有一個 厚度較厚的場氧化隔離區501。此較厚的場氧化隔離區501 係用來隔離高電壓的主動區域303，也是利用前述之方法 所形成。 接下來，將要再舉一具體實施例來說明一個利用本發 明的製程方式所形成的快閃記憶體(flash memory)。首 先，請參閱圖十，快閃記憶體細胞1000在一具有平坦上表 面1003之半導體基板1001定義出，一個井區1005也在所述 半導體基板1001定義出，所述井區1005含有一個源極1009 和一個汲極1007。在某些實施例中，此汲極1007是被其他 細胞所分享的共同汲極，同樣地'，在某些實施例中，此源 極1009是被其他細胞所奋享的共同源極。在源極1009和汲 極1007之間是通道區1011 〇所述源極和汲極通常是利用離 子佈植技術所形成，其他的摻雜方式如電漿浸泡(plasma i匪ersion)離子佈植技術亦可。一層包含閘介電層1〇15和 隧道介電層1017的介電層1013形成覆蓋在所逾通道區1011 上方。此介電層1013可以是一般的介電材料如氧化矽、氮 化矽或是氮氧化矽等絕緣物質。就本發明的實施例而言， 閘介電層1015和隧道介電層1017是選用高品質的氧化矽， _15________ $紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）~— " (請先閱讀背面之注意事項再填寫本頁)
480713 Α7 Β7 經濟部中央標隼局員工消費合作社印製 五、發明説明（丨<) 籲 所述隧道介電層1017必須是厚度非常均勻而且不能有針孔 等瑕疵在其上，此外，必須能承受多次的程式化和抹除週 期。 快閃記憶體細胞1000包含有一獨特的閘極結構1019， 閘極結構1019係包含有一個材質爲第一複晶矽(polyl)的 選擇閘極1021。第一複晶矽通常可爲摻有N型雜質的複晶 矽或是同步摻雜的複晶矽，雜質的摻雜方式可以爲離籬子 佈植或是擴散P〇Cl3之類的物質進入複晶矽，第一複晶矽或 者也可以是先形成非晶矽後再重新結晶的複晶矽，一般而 言，非晶矽具有較爲平坦的表面。所述選擇閘極係覆蓋在 閘介電層表面並延伸至汲極區域上方，側壁子1023和絕緣 層1025隨後形成在所述選擇閘極表面，這些側壁子1023和 絕緣層1025的作用是將選擇閘極與其他電性元件如控制閘 或浮動閜極隔離開，所述選擇閘極下方有一個長度介於 0. 2μιη或以下至L Ομιη或以下的通道區，此外，所述選擇閘 極的厚度大約介於500或以下到3500埃或以下之間。 此閘極結構1019另外也包含有一個分離閘極1027。所 述分離閘極1027係覆蓋在半導體基板平坦上表面1003以及 一部份的選擇閘極表面。也就是說，所述分離閘極1027是 覆蓋在選擇閘極之上的絕緣層1G25表面，所述分離閘極的 同時也覆蓋著一部份位在選擇閘極某一側的齒壁子1023表 面。所述分離閘極的一邊1029是向上伸展，同時另一邊是 也覆蓋著一部份的隧道介電層1017表面並延伸至源極區域 1009上方。綜上所述，所述分離閘極至少包含有三部分， ____16____ 本紙張尺度適用中國國家樣準（CNS ) Α4規格（210Χ297公釐） (請先閱讀背面之注意事項再填寫本頁) 480713 經濟部中央標隼局員工消费合作社印製 A7 ____B7 五、發明説明ht) 覆蓋著平坦上表面10G3(隧道介電層和源極區域)的下緣水 平區域1027A，覆蓋著選擇閜極某一側側壁子1023表面的 垂直區域1027B，覆蓋著選擇閘上表面的上緣水平區域 1027C。即下緣水平區域1027A、垂直區域1027B和上緣水 平區域1027C組成了分離閘極結構。 所述分離閘極1027的材質亦可是複晶矽，在此稱爲第 二複晶矽(P〇ly2)。第二複晶矽通常可爲前述之摻有N型 雜質的複晶矽或是同步摻雜的複晶矽，雜質的摻雜方式可 以爲離子佈植磷離子之類的物質或是擴散P0C13之類的物質 進入複晶矽，第二複晶矽或者也可以是先形成非晶矽後再 重新結晶的複晶矽，也由前面的敘述得知，非晶矽具有較 爲平坦的表面。 之後，一介電層1031形成於所述浮動閘極的表面。所 述介電層1031係由位於所述選擇閘極上的浮動閘極一側延 伸至另一側，也就是說，所述介電層1031覆蓋著所述浮動 閘極結構的下緣水平區域1027A、垂直區域1027B和上緣水 平區域1G27C。當然，所述介電層1031的材質選取係深受 著其下之選擇閘極和浮動閘極的尺寸及形狀所影響。一般 而言，此介電層1031通常是利用化學氣相沈積或是熱處理 所形成的氧化矽/氮化矽/氧化矽(ΟΝΟ)複層結構，但是也 可以是氧化矽或氮化矽的單層結構。所述介*層的功用是 隔絕浮動閘極和控制閘1033。 一控制閘1033形成於所述介電層1031的表面，即所述 介電層1031被夾在所述浮動閘極和控制閘之間。所述控制 __17____ ^紙張尺度適用中國國家標準（€~5)八4規格（210'/297公釐) (請先閱讀背面之注意事項再填寫本頁) ▼裝· 480713 經濟部中央樣準局員工消費合作社印製 A7 B7 _ 五、發明説明（I〗） 閘1033也是由浮動閛極一側1029延伸至另一側，也就是 說，所述控制閘1033仍是覆蓋著所述浮動閘極結構的下緣 水平區域、垂直區域和上緣水平區域。所述控制閘1033的 材質亦可是複晶矽，在此稱爲第三複晶矽(P〇ly3)。第三 複晶矽通常可爲前述之摻有N型雜質的複晶矽，或是同步 摻雜的複晶矽，雜質的摻雜方式可以爲離子佈植磷離子之 類的物質或是擴散P0C13之類的物質進入複晶矽，第三複晶 矽或者也可以是先形成非晶矽後再重新結晶的複晶矽，也 由前面的敘述得知，非晶矽具有較爲平坦的表面。 最後，金屬接觸(contact)1035被定義在所述汲極表 面，自然，選擇閘極、控制閛和源極的金屬接觸也需形成 (未標示）。至於如何形成金屬接觸屬於習知技藝的範疇， 在此不加以贅述。 一隔離區215隔離了快閃記憶體細胞1000，而厚度大 於隔離區215的隔離區501則隔_了高壓主動元件區303， 該高壓主動元件區303的電壓係高於快閃記憶體細胞1000 的電壓，而此二隔離區215、501的製程已詳述於前。 根據上述之結構，此記憶細胞的閘極a結合比例(GCR) 可藉由增加浮動閘極電容效應所結合之控制閘相對應於浮 動閘極電容效應所結合之隨道氧化層的面積(C1{)31/Cim)而 提高。圖示中可看出，浮動閘極和控制閘結合之接面自側 壁1029的邊緣經過上緣水平區域1Q27C延伸至垂直區域 1027B，另一方面，浮動閘極和隧道氧化層結合之接面是 在下緣水平區域1027A。由此觀之，本發明之記憶細胞結 _____18_ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 480713 A7 B7 經濟部中央標準局員工消費合作社印裝 五、發明説明（β) 構的浮動閘極/控制閘結合接面較習知結構至少增加了兩 個表面的面積。理想的狀況下，本發明之記憶細胞結構的 閘極結合比例(GCR)應趨近於1，然而，實際的閘極結合比 例(GCR)大概是大於〇· 3、或是大於0. 5、或是大於0. 6、或 是大於0· 8等各種數值，端視不同的設計而得到不同的 值。 在這個實施例中，記憶細胞可以藉由加電壓於選擇閘 極結構來進行程式化或抹除的動作。在程式化浮動閘極 (即電子進入浮動閘極)時，選定的偏壓被施加在闌極結構 以及源/汲極區域上，電子遷移的路徑是從源極出發經由 通道後射入隧道氧化層再堆積在浮動閜極之中。反之，在 抹除浮動閘極(即電子自浮動閘極移出)時，選定的偏壓同 樣地施加在閘極結構以及源/汲極區域上，電子遷移的路 徑則是從浮動閘極出發經由隧道氧化層後，射入通道最後 再由汲極流出。 在本發明所舉的這些實施例，僅僅是快閃記憶元件的 一些範例，以使審査委員對於本發明有一個較爲具體的認 知。在一個晶片上面會包含有著成千上萬個這些記憶元 件，現今的製程技術，4M、16M、64M、256M或甚至1G位元 的記憶元件都已被製造出來，通道區的長度也僅僅是在 0.4μπι到0.25μηι之間或更小。快閃記憶元件可以直接構成 單一晶片，也可以與微處理器、微電腦、數位信號處理 器、特殊功能積體電路(ASIC)等微電子元件相結合。 本發明係透過幾個實施例加以敘述，說明本發明的原 ____19__ ^纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) -裝·
、1T 480713 A7 B7 五、發明説明（（？） 則和精神，應可瞭解本發明並不侷限於所揭露具體實施例 之特殊製程條件或材質，舉例而言，基板可以是絕緣體上 有半導體(semiconductor-on-insulator)型基板’或是除 了矽基板之外的基板。本發明亦可能隨所選擇的材料與製 程的不同，而適用於其他種類的基板與材質，因此’凡是 在本發明之精神、原則和範圍底下所作任何相關細節上之 變化，都應視爲本發明的進一步實施’而不脫離本發明 的範圍。 經濟部中夾樣準局員工消費合作社印糞 適 標 A4

Claims (1)

  1. 480713 A8 B8 C8 D8 六、申請專利範圍 (請先閲讀背面之注意事項再填寫本頁) I 1· 一種在快閃記憶體元件中形成隔離區域的方法，其步驟 包括= (a) 提供一具有核心記憶體區（core memory region)及高 壓區（high voltage region)，並已覆蓋一氧化層的基 置； (b) 在所述氧化層上形成一層氮化矽罩幕層，並圖案化該 氮化矽層與所述氧化層，以定義出位於高壓區旁时第 一隔離區之位置； (c) 對該第一隔離區進行熱氧化步驟，以形成具有第一厚 基的第一隔離結構； (d) 圖案化該上述麗化逆贗與該上述述氧化層，以定義出 位於區旁的第二MM區之位置； (e) 對該第二隔離區和簠二MHHii行Mfii»驟，形成 具有箏二厚度的第一ffi離區和具有第三厚度的第二隔 ggHII結構，其中該第二厚度大於第三厚度。 經濟部中央標隼局員工消費合作社印製 2·如申請專利範圍第1項所述之在快閃記憶體元件中形成 隔離區域的方法，其中所述氧化層係二氧化矽(Si02)或 氧化氮化砍(silicon oxynitride)。 3·如申請專利範圍第1項所述之在快閃記憶體元件中形成 隔離區域的方法，其中所述核心記憶體區係包含一快閃 記憶體細胞（flash memory cell)。 4·如申請專利範圍第1項所述之在快閃記憶體元件中形成 隔離區域的方法，其中所述高壓區係包含一高壓元件。 ---2L_____ 本紙張尺度適用中國國家揉準（CNS ) Α4規格（210X297公釐) 經濟部中央標準局員工消費合作社印製 480713 A8 B8 C8 D8 六、申請專利範圍 5·如申請專利範圍第1項所述之在快閃記憶體元件中形成 隔離區域的方法，其中所述第二厚度係介於3GGG-8000 埃之間。 6·如申請專利範圍第1項所述之在快閃記憶體元件中形成 隔離區域的方法，其中所述高壓區之電壓爲高電壓，其 中所述核心記憶體區之電壓爲切換電壓（switching voltage)，而該高電壓與該切換電壓之比例係大於 1·5〇 7·如申請專利範圍第1項所述之在快閃記憶體元件中形成 隔離區域的方法，其中所述高壓區之電壓爲高電壓，其 中所述核心記憶體區之電壓爲切換電壓（switching voltage) ’而該高電壓需大於該切換電壓至少百分之五 十。 8.如申請專利範圍第1項所述之在快閃記憶體元件中形成 隔離區域的方法，其中所述第三厚度係介於1000-3000 埃之間。 ， $ 9. —種具有隔離區域之快閃記憶體元件之結構，包括： 一具有核心記憶體區及高壓區，並已覆蓋一層氧北層的 基板； 一氮化矽罩幕層覆蓋於所述核心記憶體區及高壓區之氧 化層之上； 所述氮化矽罩幕層上定義出位於高壓區旁的第二1« 區，該第一隔離區具有可轉變爲第二厚度之第一厚度的 第一隔離結構，該第二厚度係大於第一厚度； (請先閱讀背面之注意事項再填寫本頁) -裝- 、tr 本紙張又度適用中國國家標準（CNS ) A4規格（210X297公釐） 480713 經濟部中央標隼局員工消費合作社印裝 A8 B8 C8 D8__ 六、申請專利範圍 所述氮化矽罩幕層上定義出位於核心記憶體區旁的第G 隔離區，該第二隔離區處形成第三厚度之第二隔離結 構，該第三厚度係小於所述第二厚度。 10·如申請專利範圍第9項所述之一種具有隔離區域之快閃 記憶體元件之結構，其中所述氧化層係二氧化矽或氧 化氮化矽。 11-如申請專利範圍第9項所述之一種具有隔離區域之快閃 記憶體元件之結構，其中所述核心記憶體區係包含一 快閃記憶體細胞（flash memory cell)。 12. 如申請專利範圍第9項所述之一種具有隔離區域之快閃 記憶體元件之結構，其中所述高壓區係包含一高壓元 件。 13. 如申請專利範圍第9項所述之一種具有隔離區域之快閃 記憶體元件之結構，其中所述第二厚度係大於第三厚 度至少百分之五十。 14. 如申請專利範圍第9項所述之一種具有隔離區域之快閃 記憶體元件之結構，其中所述高壓區之電壓爲高電 壓，其中所述核心記憶體區之電壓爲低電壓（low voltage)，而該高電壓與該低電壓之比例係大於1. 5。 15. 如申請專利範圍第9項所述之一種具有隔離區域之快閃 記憶體元件之結構，其中所述高壓區之電壓爲高電 壓，其中所述核心記憶體區之電壓爲切換電壓 (switching voltage)，而該高電壓與該切換電壓之比 例係大於1. 5。 (請先聞讀背面之注意事項再填寫本頁) 本纸浪尺度適用中國國家標準（CNS ) A4規格（210X297公釐）
TW087103028A 1998-03-03 1998-03-03 Method for forming different thickness of field oxide in integrated circuit and the structure of the same TW480713B (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW087103028A TW480713B (en) 1998-03-03 1998-03-03 Method for forming different thickness of field oxide in integrated circuit and the structure of the same
US09/041,834 US6121116A (en) 1998-03-03 1998-03-12 Flash memory device isolation method and structure
JP10155413A JPH11284156A (ja) 1998-03-03 1998-05-21 集積回路中に異なる厚さのフィールド酸化膜を形成する方法とその構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW087103028A TW480713B (en) 1998-03-03 1998-03-03 Method for forming different thickness of field oxide in integrated circuit and the structure of the same

Publications (1)

Publication Number Publication Date
TW480713B true TW480713B (en) 2002-03-21

Family

ID=21629602

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087103028A TW480713B (en) 1998-03-03 1998-03-03 Method for forming different thickness of field oxide in integrated circuit and the structure of the same

Country Status (3)

Country Link
US (1) US6121116A (zh)
JP (1) JPH11284156A (zh)
TW (1) TW480713B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU735045B2 (en) * 1997-10-30 2001-06-28 Texas Instruments Incorporated A process flow to integrate high and low voltage peripheral transistors with a floating gate array
US6362049B1 (en) * 1998-12-04 2002-03-26 Advanced Micro Devices, Inc. High yield performance semiconductor process flow for NAND flash memory products
US6268266B1 (en) * 1999-10-22 2001-07-31 United Microelectronics Corp. Method for forming enhanced FOX region of low voltage device in high voltage process
US6509604B1 (en) * 2000-01-26 2003-01-21 Advanced Micro Devices, Inc. Nitridation barriers for nitridated tunnel oxide for circuitry for flash technology and for LOCOS/STI isolation
JP4859290B2 (ja) * 2001-06-21 2012-01-25 富士通セミコンダクター株式会社 半導体集積回路装置の製造方法
US6830959B2 (en) * 2002-01-22 2004-12-14 Fairchild Semiconductor Corporation Semiconductor die package with semiconductor die having side electrical connection
US8283263B2 (en) * 2006-07-05 2012-10-09 Globalfoundries Singapore Pte. Ltd. Integrated circuit system including nitride layer technology
JP5413407B2 (ja) * 2011-06-03 2014-02-12 株式会社デンソー 電子装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US35094A (en) * 1862-04-29 Faucet
US4574465A (en) * 1982-04-13 1986-03-11 Texas Instruments Incorporated Differing field oxide thicknesses in dynamic memory device
US5061654A (en) * 1987-07-01 1991-10-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit having oxide regions with different thickness
JPH01274457A (ja) * 1988-04-26 1989-11-02 Seiko Instr Inc 半導体装置の製造方法
US5066992A (en) * 1989-06-23 1991-11-19 Atmel Corporation Programmable and erasable MOS memory device
JP2512216B2 (ja) * 1989-08-01 1996-07-03 松下電器産業株式会社 半導体装置の製造方法
US5202850A (en) * 1990-01-22 1993-04-13 Silicon Storage Technology, Inc. Single transistor non-volatile electrically alterable semiconductor memory device with a re-crystallized floating gate
US5110756A (en) * 1991-07-03 1992-05-05 At&T Bell Laboratories Method of semiconductor integrated circuit manufacturing which includes processing for reducing defect density
CN1046168C (zh) * 1993-07-29 1999-11-03 爱特梅尔股份有限公司 用于微控制器的可遥控改编程序的程序存储器
US5440159A (en) * 1993-09-20 1995-08-08 Atmel Corporation Single layer polysilicon EEPROM having uniform thickness gate oxide/capacitor dielectric layer
US5374586A (en) * 1993-09-27 1994-12-20 United Microelectronics Corporation Multi-LOCOS (local oxidation of silicon) isolation process
EP0757835A1 (en) * 1994-04-29 1997-02-12 Atmel Corporation High-speed, non-volatile electrically programmable and erasable cell and method
US5606532A (en) * 1995-03-17 1997-02-25 Atmel Corporation EEPROM array with flash-like core
US5587951A (en) * 1995-08-04 1996-12-24 Atmel Corporation High speed, low voltage non-volatile memory

Also Published As

Publication number Publication date
JPH11284156A (ja) 1999-10-15
US6121116A (en) 2000-09-19

Similar Documents

Publication Publication Date Title
TW494573B (en) Non-volatile memory device having a metal-oxide-nitride-oxide-semiconductor gate structure and fabrication method thereof
JP2828951B2 (ja) フラッシュｅｅｐｒｏｍの製造方法
KR100217532B1 (ko) 플래시 메모리를 위한 향상된 팩킹 밀도
US6040216A (en) Method (and device) for producing tunnel silicon oxynitride layer
JP5220983B2 (ja) 自己整列スプリットゲート型の不揮発性半導体メモリ素子、及びその製造方法
US6809966B2 (en) Non-volatile semiconductor memory device and fabricating method thereof
US8470669B2 (en) System and method for EEPROM architecture
JPH0677438A (ja) ストレージセルアレイと周辺回路をもつ不揮発性半導体メモリー装置の製造方法及びその構造
US5729496A (en) Nonvolatile semiconductor memory element and method for fabricating the same
TW382801B (en) Method of forming two transistors having different threshold voltage in integrated circuit
JPH03209766A (ja) 不揮発性メモリ及びその製造方法
TW480713B (en) Method for forming different thickness of field oxide in integrated circuit and the structure of the same
US8648406B2 (en) Single poly EEPROM having a tunnel oxide layer
TW437077B (en) A flash memory process using polysilicon spacers
TW503513B (en) A device with differential field isolation thicknesses and related methods
US6268247B1 (en) Memory cell of the EEPROM type having its threshold set by implantation, and fabrication method
JPH0846067A (ja) 不揮発性半導体メモリ装置
US6251727B1 (en) Method of making select gate self-aligned to floating for split gate flash memory structure
CN101399204B (zh) 栅极结构、快闪存储器及其制作方法
TW406424B (en) Manufacture of the flash memory
TW424328B (en) EEPROM with high capacitance coupling ratio
US6989319B1 (en) Methods for forming nitrogen-rich regions in non-volatile semiconductor memory devices
TW517375B (en) Nonvolatile semiconductor device and its manufacturing method
US7705393B2 (en) Nonvolatile semiconductor storage device having silicide in control gate electrode
KR100685880B1 (ko) 플래쉬 이이피롬 셀 및 그 제조방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees