TW479344B - Core located input/output circuits - Google Patents

Description

^44

N發明說明（ 經濟部智慧財產局員工消費合作社印製 發明領域 本舍明係關於積體電路，且特別關於用於積體電路之 外部連線的輸入/輸出電路。 技術之描沭 在半導體積體電路（ic)中的輪入/輸出電路普通包括 緩衝器、驅動器、及連接於外部墊塊的靜電放電（ESD)電 路。由於各種原因，1C設置包括在1C晶片周圍之外部墊塊 的輸入/輸出（I/O)電路。把;[/〇電路放置在IC晶片之周圍簡 化I/O電路與1C核心邏輯單元的隔離，並減少與ESD和鎖住 相關聯的問題。再者，使墊塊在晶片之周圍在打線把IC晶 片之外部墊塊連接至一導線架時減少配線長度。把這些配 線長度最小化減少積體電路中配線之電感性效應和雜訊。 在有些情況下，把I/O電路放置在IC晶片之周圍具有缺 點。例如’適於圍繞一 I c晶片之周圍的打線塾塊之數目可 能限制在一高插腳數IC中可用的1/()墊塊之數目。相反地， 保持核心邏輯與在晶片周圍的J/0電路分離可導致未使用 的石夕區。另外，把I/O信號回溯到1(：周圍之墊塊限制1(：設 計，可能導致效率低的電路佈局。再者，保持墊塊接近導 線架來把打線長度最小化與許多型式之封裝體無關。特別 疋’諸如倒裝晶片和晶片尺度封裝體的一些積體電路封裝 體不使用打線到導線架。而是，此等封裝體具有供外部電 氣連線用的焊球，且把I/O墊塊放置在IC晶片之周圍使封裝 體程序複雜化。 例如一倒裝晶片封裝體典型包括把在晶片周圍之1/0 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） 4 丨<it--------IT—------- (請先閱讀背面之注意事項再填寫本頁) 479344 A7 B7 五 # # 經濟部智慧財產局員工消費合作社印製 、發明說明（2) 塾塊連接至橫越封裝體表面分佈的焊球之一傳導性圖型。 此金屬圖型一般要求圍繞絕緣層越過已完成積體電路而形 成。更特別地，典型上由如聚酰亞胺的聚合物構成的第一 絕緣層位在1C晶片之保護層下方，並具有使在⑴晶片之周 圍的I/O塾塊露出的開口。形成在第一絕緣層上的金屬圖型 使I/O墊塊透過第一絕緣層露出來焊接形成在金屬層上中 的墊塊。該金屬圖型典型上銅覆有一障壁層及在銅皮和K 晶片之I/O塾塊間的—黏接層。_第二障壁層和—第二黏接 層也可加在銅皮圖型之頂上來改善在焊接墊塊上的焊球之 黏σ。一第一絕緣層係在有使焊接墊塊露出的開口之金屬 層上。據此，金屬圖型之形成來重新分佈用來封裝體的墊 塊增加複雜度及製造一已封裝體積體電路的成本。 本發明之槪.晷 依據本發m面模組式輸人/輸出（I/O)電路可 位在-積體電路（1C)之核心邏輯單元間並仍提供對抗靜電 放電和鎖住的保護。另外’與_個1/0電路聯結的—接觸塾 塊可自該I/O電路偏開’同時仍維持核心邏輯單元所需之保 護。據此’ 1(：之（1/0)塾塊可在_IC晶片上的任意位置，並 可針對諸如晶片尺度封裝體或倒裝晶片封裝體㈣封裝體 中消除墊塊重新配置的需要。再者，各1/0電路可鄰近經由 該I/O電路與外部電路通信的相關核心邏輯單元。 在本發明之-實施例中，一冗包括形成在一半導體晶 片中的核心邏輯單元和形成其上的—1/0電路。此核心邏輯 單元實施積體電路之功能。在核心邏輯單元和外部 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） --------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 479344 Λ7 —---------___ 五、發明說明（3 ) (-先閱讀背面之注意事項再填寫本頁) 傳送信號的I/O電路係在核心邏輯單元間並與晶片之周圍 隔開。特別是，-些核心邏輯單元可在P◦電路和晶片之周 圍間。1/0電路可與在1/0電路上方的一I/O塾塊聯結，或一 I/O墊塊自包含該I/O電路的區域偏開。 一般上，晶片包含一組1/0電路和一組1/0墊塊。1/0墊 塊之配置匹配在包含晶片的封裝體中焊球之期望配置。I / 〇 電路典型上設置來幫助對相關核心邏輯單元之連線。係部 伤之積體電路晶片的線跡把1/0電路連接至1/0墊塊，其係 自1/0電路偏開。為了縮減為隔離所需的面積，I/O電路可 _、、且在起並仍保持接近相關的核心邏輯單元。用於1/〇 電路之隔離依據實施例而包圍1/()電路、個別I/C)電路、或 I/O電路群組之特定組件。 描述 第ΙΑ、1B、和1C圖係依據本發明之一例示實施例包括 設於核心的輸入/輸出電路的積體電路晶片之正視圖。 第2圖係依據本發明之一實施例的輸入/輸出電路之方 塊圖。 經濟部智慧財產局員工消費合作社印- 第3、4、5、6和7圖係針對在第2圖中說明的保護電路、 接收器、控制電路、預驅動器、及驅動器之個別電路圖。 在不同圖式中使用相同參考標號指出相似或相同項 目° 毯^實施例之詳細描述 依據本發明之一層面，一積體電路（IC)包括不在晶片 之周圍的輸入/輸出（I/O)電路。而是，I/O電路可在核心邏 6 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 479344 A7

請 先 閱 讀 背 之 注 意 事 項 再 填 寫 本 頁 k 丁 經濟部智慧財產局員工消費合作社印^^ A7 --------E___ 五、發明說明（5 ) 塊來配置I/O電路110，而I/O墊塊丨20具有為封裝體中的焊 球所需的配置。傳導性線跡130把1/()墊塊12〇連接於對應的 I/O電路110。傳導性線跡130係1(：晶片而非封裝體（未顯示） 之部份。因此，傳導性線跡13〇之材料和形狀與習知封裝體 包括的重新配置層不同。特別是，線跡13〇受IC之保護層保 護並典型由與墊塊層相同的材料（典型為鋁）構成。針對線 跡130之絕緣無需絕緣聚酰亞胺層。 諸如第1B和1C圖中說明的設於核心之〖/ο電路的優點 係設計上和相關於I/O電路之I/O塾塊的設置上之彈性。特 別是’ I/O墊塊可設置來縮減封裝體成本，同時1/〇電路被 設置來有效率並縮減1C面積。 成群配置I/O電路11 〇之優點係在為隔離1/〇電路丨丨〇所 需的1C面積量上的縮減。例如，如第⑺或lc圖中圍繞一 1/〇 電路110方塊的戒護帶比第1A圖中圍繞個別1/〇電路11〇的 戒護帶需要較小1C面積。第1B圖之1C晶片160包含鄰近I/O 電路110的列。第1C圖之1C晶片170包含鄰近I/O電路11 〇的 兩維度陣列。本發明之替換實施例可使用I/O電路11 〇之任 何配置或配置組合。 第2圖係依據本發明之一實施例的雙向輸入/輸出（〖/ο) 電路110之方塊圖。I/O電路110可以使用進一步描述於下的 程序之一CMOS積體電路來實施。依據本發明之一層面， I/O電路110和一聯結1/0墊塊120可在積體電路中包括積體 電路之核心邏輯單元間的任何位置。如上的，I/O塾塊12〇 無需直接位在包含I/O電路11 〇的積體電路面積上方。例 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） L-----^--------^--------- (請先閱讀背面之注意事項再填寫本頁) 479344 A7 B7 五、發明說明（6 〇 <1 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 如，I/O電路11 〇可根據它與核心邏輯單元的關係來方便設 置，且I/O墊塊120可設置來簡化在例如倒裝晶片封裝體中 焊球之位置處的封裝體。 在第2圖之實施例中，I/O電路丨丨〇包括一保護電路 220、一接收器230、一驅動器240、一預驅動器250、及一 控制電路260。保護電路220連接至I/O墊塊12〇並限制1/〇塾 塊120上的電壓來防止來自靜電放電的損壞。保護電路22() 也提供指出I/O墊塊120上的電壓之PIN和NIN信號。接收器 23 0接收PIN和NIN信號並把一信號〇輸出到積體電路核心 來指出透過I/O墊塊120輸入的數位值。驅動器240連接至 I/O墊塊120並在I/O電路π〇輸出一信號時驅動！/〇墊塊 120。控制電路260接收要輸出的一資訊信號及來自積體電 路核心的一輸出-致能信號0EN，並產生供預驅動器24〇用 的NCA、NCAN、PCA、PCAN信號。若一信號要自1/〇墊 塊120輸出，則預驅動器240產生使驅動器230驅動1/〇墊塊 120的PD和ND信號。否則，驅動器230不影響1/0墊塊12〇 上的電壓。 第3圖係保護電路220之一實施例的電路圖。保護電路 220包括逆向偏壓的二極體3丨〇和32〇，其係串聯連接在一供 應電壓Vdd和接地點間。I/O墊塊120連接於-二極體31〇和 320間的一節點315。若I/O墊塊120上的電壓上升超過供應 電壓Vdd或低於積體電路之接地點，則二極體31〇或32〇導 通並把墊塊電壓拉下到最大電壓位準（Vdd)或上到最小電 壓位準（接地點）。電阻器330和340或350係在I/O墊塊丨2〇和 ^--------^---------線 (請先閱讀背面之注意事項再填寫本頁)

479344 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（7 ) 用於PIN或NIN信號的端子間。電阻器330、340、和350限 制來自I/O墊塊120之電流，並與PIN和NIN信號上的負載電 容形成一 RC延遲。本發明之替換實施例可使用如N通道鉗 位器或SCR(矽控整流器）的其他型式之ESD保護電路。 第4圖係接收器230之一實施例的電路圖。接收器230 包括P通道電晶體410和420及N通道電晶體430和440。P通 道電晶體410和N通道電晶體430串聯連接於供應電壓Vdd 和接地點間。P通道電晶體410之閘極接收PIN信號，且N通 道電晶體430之閘極接收NIN信號。電晶體420和440也串聯 連接在供應電壓Vdd和接地點間，但電晶體420和440勹閘 極耦合於電晶體410和430間的節點450。電晶體420和440 間的節點460供應輸出到積體電路核心的信號〇。當PIN和 NIN信號低得足以導通電晶體410並戴止電晶體430時，電 晶體410把節點450拉到供應電壓Vdd，載止電晶體420並導 通電晶體440。響應上，電晶體440把節點460和信號〇接 地。當PIN和NIN信號高得足以戴止電晶體410並導通電晶 體430時，電晶體430把節點450接地，導通電晶體420並截 止電晶體440。響應上，電晶體420把節點460和信號〇拉到 供應電壓Vdd。 第5圖係控制電路260之一實施例的電路圖。在此實施 例中，控制電路260包括用於來自積體電路之核心邏輯單元 的I和OEN信號之輸入緩衝器510和560。控制電路260包括 用來產生互補信號NCA和NCAN的一回授電路520、一致能 電路530、一輸出反相器540、及一輸入反相器550。輸入反 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 10 --------—:丨 裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 479344 A7

經濟部智慧財產局員工消費合作社印

相器550接收來自預驅動器25〇的信號pD，且緩衝器$ 接 收來自核心邏輯單元之信號Ϊ。回授電路52〇接收來自緩衝 器510的輸出信號S1並作用為一反相器（除非信號pD接近 接地電位（低））。係低的信號PD指出1/〇電路11〇正驅動ι/〇 墊塊120，且在響應上，回授電路52〇強迫其信號s2變低， 其係對應於為低的NC A和ND信號之電壓狀態。致能電路 530接收信號S2並作用為一反相器（除非來自緩衝器56〇的 致能信號OEN為低來解除信號輸出作用）。係低的輸出致能 k ^OEN把來自致能電路53〇之輸出信號S3迫使到供應電 壓vdd (高）。據此，若輸出致能信號〇EN和信號pD為高， 則各個電路520、530、和540作用為一反相器，且信號nca 之邏輯狀怨為信號I之互補。若輸出致能信號〇EN和信號 PD為低，則不管信號〗之值為何，來自反相器54〇的信號 NCA都為低。（信自反相器之輸入並係對信號 NCA之互補）。 為了產生PC A和PC AN信號，控制電路包括一回授和致 能電路570、產生信號pCA的一輸出反相器58〇、及分別用 於來自核心邏輯的信號〇EN*來自預驅動器25〇的信號nd 之輸入緩衝器560和590。若輸出致能信號0EN致能來自1/() 電路的輸出且信號ND為低，則電路5 70作用為把來自緩衝 态510之一經反相樣式1B的信號I反相之一反相器，且來自 反相器580的信號pCA具有對應於信號〗之互補的一電壓狀 悲。若信號OEN為低（解除來自"ο電路n〇之信號輸出的作 用）或信號ND為高，則電路570把它的輸出信號強迫為低， 11 裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國豕準（CNS)A4規格（210 X 297公爱） A7 B7 五 '發明說明（ 且信號PCA為高。 第6圖係接收來自控制電路260的PCA、PCAN、NCA、 和NCAN信號的預驅動器25〇之一實施例的電路圖。為了產 生L號PD第6圖之預驅動器250包括一位準改變器6 1 〇和 一轉換率控制方塊620。位準改變器61〇接收互補信號pCA 和PCAN並依賴互補信號pc A和pc AN之值把節點6丨5拉高 或拉低。當信號PCA為高時，位準改變器61〇把節點615上 的電壓拉低，且具有耦合至節點6丨5之閘極的一 ;？通道拉上 電晶體623把信號PD拉高到供應電壓vdd。 當信號PCA為低時，位準改變器61〇把節點615上的電 壓拉向，拉上電晶體623截止，且一 ]^通道拉下電晶體622 導通。然而，信號PD之位準依賴一外部電路是否把17〇墊 塊驅動到低。拉下電晶體622連接於供信號pD用的端子。 、左由串％連接的電阻器626、627、和628。P通道電晶體624 和625串聯連接於供應電壓Vdd和電晶體626和627間的一 即點之間。來自保護電路22〇之信號piN係在電晶體625之 閘極上。透過電阻器628的信號pD係在電晶體624之閘極 上。電晶體624和一輸出驅動器電晶體71〇與電晶體625有效 形成一電流鏡，並根據墊塊120上的電壓來修正流過電晶體 624之電流。轉換率控制方塊62〇因此控制在信號？1)之位準 上的改變率。 為了產生信號ND，第6圖之預驅動器250包括一位準改 k器630和一轉換率控制方塊64〇。位準改變器63〇接收來自 控制電路260的互補性信號NCA* Nc AN並依據互補性信 本紙張尺度適用中關家標準（CNS)A4規格（21G X 297公爱 479344

經濟部智慧財產局員工消費合作社印製 五、發明說明（i〇 ) 號NCA和NCAN之值把節點 63 5拉高或拉低。當信號NCA為 低時，位準改變器630把節點635上的電壓拉高，且轉換率 控制方塊640把信號ND拉低。當信號NCA為高時，位準改 變器630把節點635上的電壓拉低，且轉換率控制方塊640 把信號ND拉高。轉換率控制方塊640控制信號ND之位準上 的改變率。 第7圖係接收來自預驅動器250的PD和ND信號之驅動 丨 器240的一實施例之電路圖。在第7圖之實施例中，驅動器 240包括有包括P通道電晶體的一 P驅動器7 10和包括幾組N 通道電晶體的一N驅動器730。在各驅動器710和730中的電 晶體平行來操作並具有搞合在一起的閘極。據此，各驅動 器710和73 0作用為具有高電流容量的單一電晶體。驅動器 710和730串聯連接在供應電壓Vdd和接地點間。介於墊塊 120和N驅動器730間的N通道共閘極電晶體720具有耦合至 供應電壓Vdd的閘極。共閘極電晶體720提供額外ESD保 ，護。在P驅動器710中的P通道電晶體之閘極和在N驅動器 730中的N通道電晶體之閘極接收來自預驅動器250的個別 信號PD和ND。當PD和ND兩信號具有相同電壓位準（都高 或都低）時，驅動器240作用為一反相器且依據PD和ND信號 之值把I/O墊塊120驅動至供應電壓Vdd或接地。若PD和ND 信號之電壓位準分別為高和低，則驅動器240不驅動I/O墊 塊120,且I/O墊塊120可接收來自積體電路外部的一輸入信號。 據此，當信號OEN致能信號輸出時，NCA和PCA信號 都為信號I之互補。預驅動器250把PD和ND兩信號驅動至與 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） 13 -------------裝--------訂---------線 (請先閒讀背面之注意事項再填寫本頁) 479344 A7 B7 五、發明說明（11 ) 仏號I互補的位準，且驅動器240把輸出信號PAD驅動於與 信號I對應的電壓位準。 若信號OEN解除信號輸出作用，則來自控制電路26〇 的k號NCA和信號PCA分別為低和高。回應上，預驅動器 250把ND和PD信號分別驅動低和高。據此，驅動器24〇中 的兩組電晶體710和730都截止，且驅動器24〇不影響1/〇墊 塊120上的電壓。 第2至7圖之I/O電路只是可實施在一積體電路之核心 避輯單元間的一雙向I/O電路之一例。其他型式之設於核心 的I/O電路包括用於只輸入、只輸出、激勵、和接地的電路。 此等I/O電路可使用傳統電路設計來實施。 經濟部智慧財產局員工消費合作社印製 針對設於核心的邏輯單元之一考量係ESD和高電流可 能出現在核心邏輯單元上的效應及積體電路中潛在的鎖 住。程序參數和積體電路結構可被選擇來提出這些考量。 依據本發明之一例示實施例，用於含有設於核心之邏輯單 元的IC之一 CM〇S製造程序以具有介於約3 Q -cm和約8 Ω-cm之電阻的例如一p型整塊基體之一低電阻基體而開 始。此低電阻基體改善針對鎖住的保護。為了進一步保護 對抗鎖住，本發明之例示實施例使用一雙重戒護帶結構。 一戒護帶結構圍繞整個I/O晶胞，且另一戒護帶圍繞1/()晶 胞内的電路方塊。各戒護帶包括一基體連結及一仿真集 極。基體連結係在p型基體中的一 P +摻雜區並直接連接至 接地墊塊，而不干預主動電路。仿真集極係直接連接至有 供應電壓Vdd的一電源墊塊之一 >1井。基體連結和仿真 Φ. 經濟部智慧財產局員工消費合作社印製 479344 A7 -----------B7 ___ 五、發明說明（12 ) 收集可能射入基體的迷散電荷，並藉此防止鎖住及1/0晶胞 可旎圍繞核心邏輯單元之效應。不然，積體電路可使用諸 如淺溝隔離和N井之形成針對如p驅動器71〇的p通道裝置 之傳統隔離技術。 I/O ΒΘ胞之佈局也應考慮在1/〇墊塊上的高電壓或流過 其中的電流之可能性。在1/〇墊塊位於1/〇晶胞下方的本發 月之貝％例中’塾塊特別位於相關聯Esd保護電路上方， 其可處理在I/O墊塊上的可能電壓極限。在1/〇墊塊自1/〇晶 胞偏開的實施例中，1/0墊塊及1/〇墊塊和1/〇晶胞間的線跡 係ic之上金屬層。例如，1/〇墊塊12〇形成在晶片之頂（最上） 金屬層η，而把1/0電路連接至1/〇墊塊12〇的線跡係形成在 緊鄰頂金屬層下面的頂層或金屬層㈤）。這把在塾塊或線 跡上和位於其下的核心邏輯單元的極限電壓間的隔距最小 化。另外，從墊塊到諸如驅動器和接收器的相關聯電路之 路徑和在晶胞内相似路徑的阻抗被平衡，以避免對損壞高 度敏感的一低阻抗路徑。 雖然本發明已參考特定實施例而描述，此描述僅為發 明應用之-例而不應取為限制。特別是，即使前述者大多 指向能夠輸入和輸出外部信號的積體和1/〇電路，本發明之 替換實施例仍包括能夠只輸入或只輸出外部信號的電路。 因此’本發明之實施例包括用於雙向信號傳送和用於單向 傳送的輸w輸出電路。所揭露實施例之特徵的各種其他調 適和組合係在如由下面巾請專利範圍界定的本發明之範嘴 内。

本纸張尺度適用中國國冢標準（CNS)A4規格（2ii 479344 ____ B7_ 五、發明說明（13 ) 經濟部智慧財產局員工消費合作社印製 元件標號對照 100、160、170·.·積體電路 410 、 420 、 624 、 625 (1C)晶片 ...P通道電晶體 110…輸入/輸出（I/O)電路 430、440...N通道電晶體 120... I/O 墊塊 510、560、590···輸入緩衝器 130...傳導性線跡 520...回授電路 150·..核心邏輯單元 530…致能電路 220…保護電路 540、580···輸出反相器 230…接收器 5 5 0…輸入反相器 240...驅動器 5 7 0…回授和致能電路 2 5 0…預驅動器 610、630…位準改變器 260…控制電路 620、640···轉換率控制方塊 310、320··.二極體 622···拉下電晶體 315、450、460、615 、635 623…拉上電晶體 ...節點 710··. P驅動器 330、340、350、626 628 720·..共閘極電晶體 …電阻器 730...N驅動器

----5丨UP裝--------訂--------- (請先間讀背面之注意事項再填寫本頁)

Claims (1)

1. A8 B8 C8

   種 六、申請專利範圍 電路，包含有 一晶片； 核心邏輯單元，形成在該晶片中和該晶片上，該 核心邏輯單元實施該積體電路之一功能；及 一第一個輸入/輸出（1/0)電路，形成在該晶片中和 該晶片上，該第一個1/0電路在該核心邏輯單元和外部 電路間傳送^號，其中該第一個〗/〇電路係在該核心邏 輯單元間並偏離該晶片之一周邊。 2·依據申請專利範圍第丨項的積體電路，其更包含有·· 耦合於該I/O電路的一個1/〇墊塊；及 在該I/O墊塊上的一焊球。 3·依據申請專利範圍第2項的積體電路，其中該ι/〇墊塊位 於該I/O電路上方。 4 ·依據申請專利範圍第3項的積體電路，其中該㈤塾塊係 自該1/0電路偏開，且該積體電路更包含把該I/O塾塊連 接至該I/O電路的一線跡。 5.依據申請專利範圍第丨項的積體電路，其更包含·· 一封裝體，其具有橫越該封裝體之一表面分佈的一 些焊球； 多個I/O電路，包括該第一個1/〇電路；及 夕個I/O墊塊，其中各1/0墊塊係連接於一對應"〇 電路和一對應焊球，使該對應焊球位在該1/0墊塊上。 6·依據申請專利範圍第5項的積體電路，其中各個該等I/O 墊塊位於該對應I/O電路上方。 1 Ί M I---------^ (請先閱讀背面之注意事項再填寫本頁) r<v濟部智慧財產局員工消費合作社印

   本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） 17 479344 A8 B8 C8 D8 申請專利範圍 7.依據申請專利範圍第5項的積體電路，其更包含把該等 I/O塾塊連接至該等對應1/0電路的金屬線跡。 8 ·依據申請專利範圍第1項的積體電路，其更包含： 一群組之一或更多1/0電路，其包括該第一個1/〇電 路，該等I/O電路位在該晶片之毗連區域上；及 一隔離結構，其把該群組之1/〇電路與該核心邏輯 單元隔離，其中該隔離結構包圍該群組之1/〇電路。 9· 一種I/O電路，包含： 一主動電路； 一保護結構，其把該主動電路隔離以設置在一積體 電路之核心邏輯單元間；及 一個I/O墊塊，連接於該主動電路。 10·依據申請專利範圍第9項的I/O電路，其更包含自該主動 電路延伸到該I/O墊塊的一傳導性線跡，其中該1/〇墊塊 係自該主動電路偏開。 (請先閱讀背面之注意事項再填寫本頁) 裝 訂· :線 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公爱） 18