TW471160B - Method for making integrated circuits including features with a relatively small critical dimension - Google Patents

Description

4V1160 A7 經濟部智慧財產局員工消費合作社印製 五、發明說明（1 發日jjl圍 —本發明係有關半導體的領域，&更明確而言，係有關在 半導體晶圓上製造積體電路之方法。 #、 埜明，景 .!體電路已廣泛使用在例如電腦、細胞式電話、娛樂系 統等的電子裝置。—典型的積㈣ ^ 夕 的積屯路包括具在其間所形成 二數王動區域之-半導體基材。這些主動區域可透過在基 材上的該等層中所形成的各種不同導體或金屬線互接。因 此’-積體電路》丁包括例如數百萬4固電晶體。 當積體電路的密度持續增加時，例如—金屬線路寬度、 或-複閘極氧化物層寬度的每個特徵會持續減少。較小的 特徵允許較快的搡作、較小的功率消耗、與更複雜的執行 函數。此特徵典型是將在—半導體晶圓上的_光阻層選擇 性曝光在-所^義圖型’該圖型是從通常如光學石版術或 微影的已知一處理的罩幕或網線而顯影。該等曝光的光阻 層部份可在例如曝光在該影像而達成蝕刻阻抗。該等非曝 光邵份然後可被移除，@留下想要的光阻圖型。光阻的化 學作用亦可提供，其曝光的部份可被蝕刻，而且非曝光的 邵份可被保留。其餘的電阻部份然後典型可用來提供潛在 性積體電路部份的選擇性蝕刻。 解析度與最小的特徵尺寸是與在微㉟中所使用的光波長 有關。所謂Rayleigh解析度標準可很快定義物理限制，用 以在積體電路製造中顯影從未縮小的特徵尺寸。持續發展 允許光學石版術保持減少特徵尺寸。在丨999年7月的ieee 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐 • n n n K n »\/ I n n n n n n n n I (請先閱讀背面之注意事項再填寫本頁：> 471160 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（2 ) 頻譜文獻第35·4〇頁名稱” Ultralight lithography”中已描 述’一特定石版術所產生的壽命可被修改，直到_下—產 生技術完全改變達成爲止。換句話説，可採用各種不同的 更正措施，以幫助圖型較小的特徵，而且可受到所使用光 波長的限制。典型的更正技術包括光學鄰接更正（〇 p c ) 與相私罩幕的使用。不幸地，此相移罩幕與Q p C罩幕相 當昂貴。 一可能選擇是使用連續的顯影或曝光步驟，其中一變化 可在如Hu et al的美國專利案號5,905,020與Gardner et al.的 專利案號5,811，222中所揭露的連續曝光之間執行。特別在 Hu et al專利確認可達成的一精確嚴苛尺寸，需要調整位 置變化的大小，以説明處理因素，例如在顯影期間光阻對 比與光阻增大的程度。所述的一特定程序之補償因素可根 據嚴苛尺寸而憑經驗決定。在大部份情況中，此補償因素 是在0 · 8到1 . 8的範園内。 不幸地，當電路特徵尺寸仍然進一步減少時，重疊顯影 方法便很有用的，但是會產生錯誤的特徵。這是因爲只使 用一固足的數量補償因素。在許多應用方面，固定的數量 補償因素會產生無法接受的結果。 發明概述 鐘於如述的背景，因此，本發明之—目的是要提供用以 製造具有較小特徵尺寸的積體電路之—方法。 本發明的另一目的是要根據重疊或改變的曝光方法及當 正確產生較小的電路特徵時，可提供用以製造具有較小特 -5-

本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公益T -----------'iv裝--------訂----------線 h (請先閱讀背面之注意事項再填寫本頁) 471160 Α7 Β7 五、發明說明（3 ) 徵尺寸的積體電路之一方法。 '根據本發明的這些及其他目的 '特徵與優點可透過用以 在—半導體晶圓上製造一積體電路的方法而提供，其中積 时％路係包括具有一想要而相當小嚴苛尺寸的電路特徵。 該方法較佳地包含下列步驟：設計包括具有一嚴苛尺寸的 圖型特徵之一標度線可根據由在其間具一偏移的多數曝光 步驟所走義的重疊區域而形成對應的電路特徵，所以該等 電路特徵具有想要的相當小的嚴苛尺寸。而且，該設計步 骤較佳地係包括有關圖型特徵嚴苛尺寸及該等電路特徵的 想要嚴苛尺寸偏移之一按比例決定因素函數，而且認爲是 琢按比例決定因素函數亦是偏移的一函數。該方法較佳地 5F包括製造標度線的步驟，並且根據多數曝光步驟而在半 導體晶圓上使用該標度線製造積體電路。本發 比例決定因素不是單一數目，相反亦是根據在曝：步= 間的偏移之一非綠性函數。 決定的步驟較佳地係包含憑經驗決定按比例決定因素函 .數。該按比例、决定因t函數典型亦是在半導體晶圓上使用 標度線、工具的設定、及一光阻的微影工具函數。當然， 該光阻層可在半導體晶圓應用，而且標度線可用來^擇性 曝光該光阻層。在光阻層的曝光部份移除之後。 本發明是特別有利，其中積體電路係包括至少一些相+ 快速MOS電晶體閘極的電路特徵。此相當小的特:在】 去已使用一第二相移標度線達成。然而，本發明可除去= 第二相當昴貴相移標度線及用以使用相移標度線之額外處 -6- 適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝 -l-5JI. 經濟部智慧財產局員工消費合作社印製 471160 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（4 ) 理步.¾的需要。換句話説，積體電路可包括快速M 〇 s電 晶體與慢速MOS電晶體的電路特徵，而且其中標度線根 據本發明可用於快速與慢速Μ 〇 s電晶體。 積體電路較佳地係包括通常是矩形具有根據矩形之— 組合形狀的電路特徵。對於此特徵而言，在曝光步驟之間 的偏移較佳地是在一對角線方向。 本發明的$ —方法觀點是用以定義在半導體晶圓上具有 -想要而相當小嚴苛尺寸的電路特徵。該方法較佳地是包 含一標度線設計’該標度線包括具有一嚴苛尺寸的圖型特 徵，以便根據在·其間具-㈣的多_光步驟所定義的重 疊區域而形成對應的電路特徵，所以電路特徵具有想要而 /相(當小的.嚴苛尺寸。該設計步驟較佳地包括憑經驗決定一 定：m寒，用以説明圖型特徵與偏移的嚴苛尺 寸與電路特徵的想要嚴苛尺寸之間的關聯性，而且該按& 色亦認爲是偏移的-函數。該方法較佳地亦 包括使用-層光阻製造標度線、半.導體晶圓塗層的步驟， 及將標度線使用在其間具一偏移的多數曝光步驟。， 然而爲本發明的另一方法觀點是針對設計—標度線的方 法。該標度線係包括具有一嚴苛尺寸的圖型特徵二以便: 根據在其間具-偏移的多數曝光步驟所定義的重叠區域的 =半導體晶圓上的積體電路形成對應的電路特徵，所以該 等電路特徵具有想要而相當小的嚴苛尺寸。 此万法較佳地 包*決足-按，決定·錢的步心說明圖型特 徵與偏移的嚴苛尺寸與電路特徵的想要嚴苛尺寸之間的關 a^i n n n n n u- I « n n n «^1 n n D It n I (請先閱讀背面之注意事項再填寫本頁)

Α7

經濟部智慧財產局員工消費合作社印製 ^αΐ6〇 五、發明說明（5 ) 聯性，而且該按比職定因素函數亦是偏移的 數。 l·式之簡單説明 圖1係使用根據本發明彳查& ΑΑ μ a 尽4贫/J違成的標度線之一微影工具簡化 圖。 圖2係根據本發明而描述_方法的流程圖。 圖3係根據先前技藝的_固定按比例決定因素之具有電 路特徵的預期理論嚴苛尺寸與圖型特徵的嚴苛尺寸比較之 第一圖式；及根據本發明的非線性按比例決定因素函數 以描述電路特徵的實際嚴苛尺寸與圖型特徵的嚴苛尺寸比 較之一第二圖式。 圖4是一積體電路特徵的放大平面圖，並且根據本發明 而描述雙重曝光方法。 丝Jjj：體實施例之詳細 本發明現要更詳細描述附圖，其係顯示本發明的較佳具 體實施例示。然而’本發明能以許多不同的形式具體實 施’而且不是局限在此所發表的具體實施例。較佳地上， 故些具體實施例可提供，所以此揭露對於在技藝中的技術 將可完全傳達本發明的範圍。在圖中的相同數字表示相同 的元件。 本發明係有關用以製造積體電路之一方法，其包括相當 小電路特徵及具有一相當小的嚴苛尺寸。請即先參考圖 1 ’ 一光學石版術系統1 〇的描述可有效使用本發明的方 法。系統1 0係包括一光學來源1 2，該光學來源可照射穿 -8- 本紙張尺度涵Ti國家標準（CNS)A4規格（210 X 297公釐） -------I I I I \ I --------訂---------竣A (請先閱讀背面之注意事項再填寫本頁) 471160 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（6 ) 過所述的標度線14。標度線14包括在其上的圖型特徵， 多'虧於在技藝的技術，該標度線將可光學轉移到半導體晶 圓15的表面。圖式的一透鏡系統16是在從標度線以到^ 圓1 5的光學路徑。 在技藝中的技術多齡光學元件的其他類似與更複雜的配 置可用來將標度線14的圖型轉移到晶圓15上。雖然在技 藝中的技術多虧多重影像可同時或連續成形，但是一對應 單單積體電路的只有一單影像1 7是在具體實施例顯示。 此外，在技藝中的技術可認知到晶圓15可在一精確的移 動階段上支援。因此，該階段與晶圓的移動是與一步進方 式的入射光有關，藉此顯影或曝光晶圓的其他部份，以形 成其他的積體電路。步進特徵是在本發明使用，以便在彼 此有關的偏移位置上提供多重曝光或顯影。因此，較小的 裝置特徵尺寸將比使用一單曝光更能形成。 如上面發明背景的描述，通常想要可顯影較小與較小的 特徵。當然，如此做的方法包括減少光的波長及增加光學 元件的數値孔徑。此通常需要下一代石版術工具的發展。 其他技術亦已計晝來擴充目前石版術工具的使用。例如， 相移標度線可用於某些應用，但是典型上認爲比傳統的標 度線更昂貴。 除了較大的閘極之外，一些電路需要相當小的閘極。較 小的閘極典型是所謂快速閘極Μ 0 S電晶體，其多虧在技 藝中的技術。形成快速與慢速閘極電晶體之一方法是在慢 速閘極及其他特徵使用一傳統單曝光與標度線，而快速間 -9- 本紙張巧―中國國家標準（CNS)A4規格（210 χ 297公髮） ----------I 1 I . -----------------線 (請先閱讀背面之注意事項再填寫本頁) 471160 經濟部智慧財產局員工消費合作社印製 五、發明說明（7 ) A7 B7

極可使用一相移標度線形 丨不同標度線的多重曝光步驟使程序複雜化 W你度線是相當昴貴及使 從既有微影工具獲得比較小特徵尺寸的另一方法已在例 如Hu et al.的美國專利案號5,9〇5,020與Gardner et ^的專 利案號5,811，222描述，兩者在此僅列出供參考。這此專利 是描述連續㈣影或曝光步驟，#中一㈣可在連續的曝 光之間執行。Hu etal·專利確認需要調整製程因素的位置 偏移，例如在顯影期間的光阻對比與光阻的變大程度。然 而，Hu etal_只描述此補償的一 |量因、。當未精確足以 產生想要的小電路特徵時，滅|量因:素對於許多應用是不 足夠。 "1 請即參考圖2-4，本發明的方法現要進一步描述。本發 明的一方法是用以製造具有相當小特徵尺寸的一積體電 路，該等小特徵尺寸是低於單曝光或顯影的反吖以幼限 制。特別是，從開始（方塊4 〇 )，按|拓頁決定麗 先決定。此按^例決定因素函1數可乘以標度線嚴苛尺寸減 去偏移，以產生在光阻層上所產生的嚴苛尺寸。此函數亦 要考慮包括它的設定、光阻的屬性之所使用的微影工具， 而且亦包括蚀刻效果。 在未了解專利知識之前，按比例決定因素亦是偏移的一 函數。透過包括決定按比例決定因素函數的偏移，可獲得 相當的改良與一致性的結果。 一按比例決定因素函數的圖式是由圖3的繪圖3 6提供。 可看出圖3 6係表示電路特徵（cdw)與偏移比較的嚴苛尺 -10-

----------I .— · I-----^訂-----I---線 (請先閱讀背面之注意事項再填寫本頁) 47116°

經濟部智慧財產局員工消費合作社印製 寸之:非線性函數。使用參考數字35標示的虛線 根據標度線（C D r)之一已知巖并ρ斗主 系 j 巳知厭可尺寸而表示在偏移盥雷牧 特徵嚴苛尺寸之間的—理論計算關係，而且不認爲電 徵的嚴苛尺寸亦與偏移有關。圖36是表示根據Nlk〇n步進 器/掃描杏系統的-實際憑經驗決定的按比 數。 京函 在方塊44上’標度線的設計是考慮標度線與偏移的嚴 苛尺寸，以產生電路特徵的一想要嚴苛尺寸。可設計例如 快速MOS電晶體與慢速M〇s電晶體的閘極之特徵。f因^ 此，標度線1 4可以是傳統，而且不需要有相移能力，例 如，多虧在技藝中的技術如先前所使用以建立較小快的 閘極。 、 在方塊4 6上，標度線1 4 (圖1 )如同技藝中的技術所知 的可使用傳統技術製造。在方塊4 8上，一層光阻是在晶 圓1 5塗層。標度線i 4然後可用於一第一曝光或顯影（$ 塊5 0)。請即參考圖4，此第一顯影可產生由右對角影線 所示的一通常矩形影像2〗。在方塊5 2上，晶圓V5可在_ 對角線向上與朝向右方上偏移，而且在方塊54上，—第 二曝光或顯影可執行。此第二曝光可產生由左對角影線所 示的影像2 2。當然，在兩顯影之間的重疊區域可建立比 由一單傳統顯影所產生的較小電路特徵。 該光阻層然後可透過一顯影劑的應用而顯影（方塊5 6 )， 而且部份的光阻然後可選擇性移除。多虧在技藝中的技 術，其餘的光阻部份是略微小於在具體實施例的重疊區 -11 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 1 Μ--------------- (請先閲讀背面之>i意事項再填寫本頁) 471160 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（9 域。此可更清楚看出，在圖4中，内部重疊矩形2 5保留， 但是重疊框2 3被移除。 在方塊58上，在停止（方塊6〇)之前，進一步製程步驟 可執行’例如使用其餘光阻部份當作一罩幕使用的蝕刻。 如此’在半導體晶圓1 5中所定義的電路特徵可直接或透 過某些按比例決定因素而對應到如在技藝中的技術所了解 而保留的光阻部份2 5。 概括地説，本發明的一方法觀點是針對在一半導體晶圓 1 5上的積體電路，其中該積體電路係包括具有一想要而 相當小嚴苛尺寸的電路特徵。該方法較佳地係包含下列步 驟：設計一標度線1 4，包括具有一嚴苛尺寸的圖型特 徵，以便根據在其間具一偏移的多數曝光步驟所定義的重 疊區域而形成對應的電路特徵，所以電路特徵具有想要而 相當小的嚴苛尺寸。設計步驟較佳地包括決定一按比例決 定因素函數，用以説明圖型特徵與偏移的嚴苛尺寸與電路 特徵的想要嚴苛尺寸之間的關聯性，而且該按比例決定因 素函數亦認爲是偏移的一函數。該方法較佳地亦包括製造 標度線1 4及使用該標度線的步驟，以便根據多數曝光步 驟在半導體晶圓1 5上製造積體電路。本發明可認知到按 比例決疋因素不是單一數目，相反地同樣是根據在曝光步 驟之間偏移的一非線性函數。 決足的步驟較佳地係包含憑經驗決定該按比例決定因素 函數。該按比例決定因素函數典型亦是在半導體晶圓上使 用“度”泉與一光阻的械影工具之函數。本發明是特別有 « — — — — — — — — — II ΐ — ·1111111 — — — — — — — — — (請先閱讀背面之注意事項再填寫本頁) -12-

471160 A7 五、發明說明（1〇) 利，其中和體電路可包括至少_些相當快速Μ 〇 s電晶體 閘極的電路特徵。 本發明的另一方法觀點是用於定義在半導體晶圓丨5上 具有一想要而相當小嚴苛尺寸的電路特徵。該方法較佳地 係包含設計一標度線14，包括具有一嚴苛尺寸的圖型特 f，以便根據在其間具一偏牙多的多數曝光步骤所定義的重 瑩區域而形成對應的電路特徵，所以電路特徵具有想要而 相當小的嚴苛尺寸。該設計步驟較佳地包括憑經驗決定一 按比例決定因素函數厂用以説明圖型特徵與偏移的嚴苛尺 寸與電路特徵的想要嚴苛尺寸之間的關聯性，而且該按比 例決定因素函數亦認爲是偏移的一函數。該方法較佳地亦 包括下列步驟：製造標度線、使用一層光阻將半導體晶圓 望層、及使用該標度線1 4供其間具偏移的多數曝光 驟。 本發明的另一方法觀點是針對用以設計一.標度線14之 方法。該標度線14係包括具有嚴苛尺寸的圖型特徵，以 便根據在其間具一偏移的多數曝光步驟所定意的重疊區域 而在一半導體晶圓1 5的積體電路中形成對應的電路特 徵，所以電路特徵具有想要而相當小的嚴苛尺寸。哕方法 較佳地係包含下列步驟：決定一按比例決定Μ ^素函 數，用以説明®型特徵與偏移的嚴苛尺寸與電路特徵的想: 要嚴苛尺寸之間的關聯性，而且該按比例決定因素函數亦 認爲是偏移的一函數/。 本發明的許多修改及其他的具體實施例在技藝中的技術 I I ----I I · I I (請先閱讀背面之注意事項再填寫本頁) 幻· 經濟部智慧財產局員工消費合作社印製 -13- 471160 A7 _B7___;_ 五、發明說明（11) 可了解到具前述與相關圖式説明的利益。因此，可了解到 本發明並未局限在此所揭露的特殊具體實施例，而且修改 與具體實施例並未違背附錄申請專利的範園。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

1. 471160 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 、申請專利範圍 1. 一種用以在半導體晶圓上製造一積體電路之方法， ^ % 體電路包括具有一想要而相當小嚴苛尺寸的電路特徵， 該方法包含下列步驟： 設計一標度線，包括具有一嚴苛尺寸的圖型特徵， 以便根據在其間具一偏移的多數曝光步驟所定義的重藏 區域而形成對應的電路特徵，俾該等電路特徵具有押要 而相當小的嚴苛尺寸； 該設計步職可包括決定一按比例決定因素函數，用 以説明圖型特徵與偏移的嚴苛尺寸與電路特徵的想要嚴 苛尺寸之間的關聯性，而且該按比例決定因素函數亦認 爲是偏移的一函數；及 製造該標度線及使用該標度線，以根據多數曝光步 驟在半導體晶圓上製造該積體電路。 ^ Z如申請專利範圍第1項之方法，其中該決定步驟包含憑 經驗決定。 3. 如申請專利範圍第〗項之方法，其中該按比例決定因素 函數是一非線性函數。 4. 如申請專利範圍第！項之方法，其中該按比例決定因素 函數亦是使用該標度線的一微影工具函數。 5_如申請專利範圍第”頁之方法，其中該按比例決定因素 函數亦是在半導體晶圓上的一光阻函數。 6_如申請專利範圍第1項之方法，並山，+ 、 万沃其中使用該標度線的該 步驟包含在半導體晶圓上應用一弁 、 .、 元阻層，並且使用該標 度線來選擇曝光的該光阻層。 -15- 本紙張尺度綱巾關家標準（CNS)A4規格（210 X 297^W)------· .裝---------訂---------線· (請先閱讀背面之注意事項再填寫本頁) Α8 Β8 C8 D8

   471160 六、申請專利範圍 7. 如申請專利範圍第6項之方法，其進一步包含在曝光之 後，將該光阻層部份去除的步驟。 8. 如申請專利範園第丨項之方法，其中該積體電路包括至 少一些相當快速Μ Ο S電晶體閘極的電路特徵。 9. 如申請專利範圍第}項之方法，其中該積體電路包括快 速Μ Ο S電晶體與慢速μ 0 S電晶體的電路特徵；而且其 中該標度線可用於快速與慢速Μ 〇 S電晶體。 10. 如申請專利範園第丨項之方法，其中該積體電路包括通 常是矩形的電路特徵；而且其中在曝光步驟之間的偏移 是在一對角線方向。 11·如申請專利範圍第i項之方法，其中該標度線是沒有相 移部份。 12· —種用以定義在半導體晶圓上具有一想要而相當小嚴岢 尺寸的電路特徵之方法，該方法包含下列步驟·· 設計一標度線，包括具有一嚴苛尺寸的的圖型特 徵，以便根據在其間具一偏移的多數曝光步驟所定義的 重疊區域而形成對應的電路特徵，俾該等電路特徵具有 想要而相當小的嚴苛尺寸； 該設計步驟可包括決定一按比例決定因素函數，用 以説明圖型特徵與偏移的嚴苛尺寸與電路特徵的想要嚴 苛尺寸之間的關聯性，而且該按比例決定因素函數亦認 爲是偏移的一函數； 製造該標度線； 使用一光阻層將該半導體晶圓塗覆；及 -16- 本紙張尺度刺+ s S家鮮（CNS)A4規格（210 χ"297公爱]" —-----— ----------I--^--------訂 *----I--- (請先閱讀背面之注咅？事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員Η消費合作社印製 AS B8 C8 D8 、申請專利範圍 "使用菽標度線，供在相鄰曝光步驟之間具偏移的該 光阻層的多數曝光步驟使用。 4申叫專利範圍第1 2項之方法，其中該按比例決定因 素函數是一非線性函數。 14. 如申請專利範園第12項之方法，其中該按比例決定因 素函數亦是使用該標度線的一微影工具函數。 15. 如申請專利範圍第丨2項方法，其中該按比例決定因素 函數亦是在半導體晶圓上的—光阻函數。 16·如申請專利範圍第12項之方法，其進一步包含在曝光 (後，將該光阻層部份去除的步骤。 17· $申請專利範園第12項之方法，其中該積體電路包括 土 V 些相當快速Μ 0 S電晶體閘輕的電路特徵。 18. 如申請專利範園第12項之方法，其中該積體電路包括 快速MOS電晶體與慢速MOS電晶體的電路特徵；而且 其中該標度線可用於快速與慢速Μ 〇 s電晶體。 19. 如申請專利範園第12項之方法，其中該積體電路包括 通常是矩形嘛特徵；而且其中在曝光步驟之間的偏 移是在一對角線方向。 2〇·如申請專利範圍第12項之方法，其中該標度線是没有 相移邵份。 21.-種用以設計-標度線之方法，該標度線包括具有—嚴 苛尺寸的圖型特徵’以便根據在其間具一偏移的多數曝 光步驟所定義的重疊區域而在—半導體晶圓的—積體電 路中形成對應的電路特徵’俾電路特徵具有想要而相當 -17- 本紙張尺度翻中_家標準（CNS)A4規格(2l〇7i7^F -------------裝--------訂--------- (請先閱讀背面之注咅心事項再填寫本頁)

   小的厭可尺寸，該方法包含 經濟部智慧財產局員工消費合作社印制衣 決定一按比例決定因素函數，闱 4 茉 用以一况明圖型特徵與偏 和的厭可尺寸與電路特徵的想要嚴苛 j八寸（間的關聯性， 而且孩按比例決定因素函數亦認爲是偏移的一函數。 22.如申請專利範圍第21項之方法，其中該 騍包含 憑經驗決定。 23·如申請專利範圍第2 1項之方法， 升T涿按比例決足因 素函數是一非線性函數。 糾·如申請專利範圍第21項之方法，其中該按比例決定因 素函數亦是使用該標度線的一微影工具函數。 25. 如申請專利範圍第21項之方法，丨中該按比例決定因 素函數亦是在半導體晶圓上的一光阻函數。 26. 如申請專利範圍第21項之方法，其中該積體電路包括 至少一些相當快速MOS電晶體閘極的電路特徵。 27. 如申請專利範圍第21項之方法，其中該積體電路包括快 速MOS電晶體與慢速M0S電晶體的電路特徵；而且其 中該標度線可用於快速與慢速Μ 〇 s電晶體。 28·如申請專利範圍第21項之方法，其中該積體電路包括 通常是矩形的電路特徵；而且其中在曝光步驟之間的偏 移是在一對角線方向。 29.如申請專利範圍第2丨項之方法，其中該標度線是沒有 相移部份。 -18- 本紙張尺度適用中國國家標準（CNS〉A4規格（21〇 X 297公愛 ------------ 壯衣--------訂--------- (請先閱讀背面之注意事項再填寫本頁)