TW471141B - Formation of non-volatile memory - Google Patents

Description

471141 五、發明說明（1) 發明領域： 本發明係揭露一種形成非揮發性記憶體 (non-volatile memory cell)的方法，特別是關於一種擁 有具尖角（sharp corners)之懸浮間極（fl〇ating gate)之 非揮發性記憶體的形成方法。 發明背景： 近年來’隨著半導體製程工業以及半導體設備工業的 快速進步’超大型積體電路（uHra—large scale integrated c i rcn i t s ; ULS I)的產業有著極為快速的發 展:二般常見的記憶體，例如動態隨機存取記憶體（dram) 和靜恶隨機存取記憶體（SRam)，都屬於揮發性的記憶體， 一但電壓消失，在記憶體中所儲存的資料也將消失。在另 方面另一類之§己憶體稱為非揮發性記憶體，例如唯續 記憶體（ROM)、電性可抹除可程式之唯讀記憶體 ％ (EEPR0M)、以及快閃記憶體（flash mem〇ry 賴外在電壓’亦可保有所儲存的資料。 而、 早期之非揮發性記憶體中，备一卜 晶體負責驅動，佔據报大的晶片u必須有兩個電 造成本並提昇製程良率，開了降低製 除可程式之唯讀記憶體便非常動之電性可抹 利第5,〇29,職中有詳細的記載。首先= 技術在美國專 一半導體基板10上形成第—介電層12，接/考圖A，在 介電層12上陸續形成一層複晶矽層14及〜f在所述第一 曰氮化石夕層1 6。

471141 五、發明說明（2) 後續並利用傳統之微影及餘刻技術在所述氮化石夕層1 6上^ 成一開口 1 8。 形 接下來請參考圖~ B，進行一道熱氧化製程，以在所 述開口 18内形成一層氧化矽層20。由於鳥嘴效應（bi μ， beak effect)的關係，在所述熱氧化製程中氮化矽層 2 被局部地抬起，如圖一B所示。其次，利用濕蝕刻技術會 所述氮化石夕層1 6去除，如圖一 c所示。 ： 接下來請參考圖一 D，利用所述氧化矽層2 0做為餘 阻障層，利用非等向性蝕刻技術對所述複晶矽層丨4進行" 刻’因而形成具有尖角之懸浮閘極2 2，如圖一 D所示。 接下來請參考圖一 E，利用熱氧化技術在所述懸浮閘極，2 2 上形成一層熱氧化矽層2 4。其次對所述熱氧化矽層2 4進行 氮化步驟’以形成一層氮氧化矽層。最後，在所述氮氧化 石夕層之上开》成弟二複晶石夕層2 6 ’預備形成所述非揮發性記 憶體的控制閘極（c ο n t r ο 1 g a t e )。 根據此前案的技術，所形成之懸浮閘極具有尖角，可 以大幅提昇懸浮閘極和控制閘極之間電子的穿隧機率 (tunneling probability)。 發明之概述： 本發明之主要目的是提供一種形成非揮發性記憶體 (non— volatile memory cell)的方法。 本發明之次要目的是提供一種擁有具尖角（sharp c 〇 r n e r s )之懸浮閘極（f 1 〇 a t i n g g a t e)之非揮發性記憶體 五 '發明說明（3) 1的形成方法。 本發明揭露一種形 半導體基板上形成第：：性記憶體的方法，首先在 '石夕層上形成-層餘刻阻障;層，第：石夕層，並在所述第 術在所述蝕刻阻障層上形二。接下來利用微影及蝕刻技 等向性蝕刻製程對所述篦一 =口 並透過所述開口執行 述猜嶋除之後’形成所在述 孔洞。 ^ ^ 後續執行一平坦化步驟以去除所述碟形孔洞外之第二 介電層，以形成一介電質拴塞，再利用所述介電質栓塞做 為蝕刻保護罩進行一道补等向性蝕刻製程，以形成具有尖 角之懸浮蘭極。在將所述介電質栓塞去除之後，沉積一層 介電層，再利用傳統之微影和飯刻技術形成穿隧介電層: 後續，沉積一層第二矽廣’再利用傳統之微影和蝕刻技術 形成控制閘極。 圖號說明： 1 2第一介電層 1 6氮化砂層 2 0氧化矽層 2 4熱氧化矽層 4 0複晶石夕層 1 0半導體基板 1 4複晶矽層 18開口 2 2懸浮閘極 2 6第二複晶矽層

第6頁 471141

五、發明說明（4) 1 0 0半導體基板 104第一介電層 1 0 8银刻阻障層 I 1 2碟形孔洞 II 6介電質栓塞 120穿隧介電層 1 〇 2淺渠溝隔離 I 0 6第一石夕層 II 0開口 114第二介電層 11 8懸浮間極 1 2 2控制閘極 本發明係揭露一種形成非揮發性記憶體 (non-volatile memory cell)的方法，特別是關於一種擁 有具尖角（sharp corners)之懸浮閘極（fi〇ating gate)之 非揮發性記憶體的形成方法。 首先請參考圖二A ’其為本發明中形成開口的製程剖 面圖。首先提供一 p型單晶的半導體基板1 〇 〇，並在所述半 體基板1 0 0上形成淺渠溝隔離（shallow trench isolation regions ;STI) 1〇2。接下來，利用傳統的化學 氣相沉積技術在所述半導體基板1 〇 〇上陸續形成第一介電 層1 0 4、第一石夕層1 〇 6和蝕刻阻障層1 〇 8。接下來利用傳統 的微影及餘刻技術在所述蝕刻阻障層1 〇 8上形成一開口 11 0，用以定義出本發明之非揮發性記憶體之懸浮閘極的 位置。 / /所述淺渠溝隔離1 02的形成方法，係首先利用傳統的 微影及非等向性餘刻技術在所述半導體基板1 〇 〇的表面上 形成淺渠溝（shal low trenches)。在將光阻以氧氣電漿去 除之後’利用低壓化學沉積法（LpcVD)或電漿增強式化學

第7頁 471141

五、發明說明（5) 沉積法（PECVD)形成一層氧化矽層以填滿該淺渠溝，再利 用化學機械研磨法（CMP)將半導體基板1〇〇表面上的該氧化 矽層去除。所述第一介電層1 0 4係以傳統之低壓化學沉積 法（LPCVD)或電漿增強式化學沉積法（pECvD)所形成，其厚 度介於7 0至2 0 0埃之間。所述第一介電層1 〇 4係做為閘極 介電層，由氧化石夕層、氮化石夕層（silic〇rl nitride)或氮 氧化矽層（si 1 icon oxynitride)所構成。所述第一矽層 1 〇 6係複晶石夕層或非晶矽層，以傳統之低壓化學沉積法 (LPCVD)或電漿增強式化學沉積法（pECVD)所形成，其厚度 介於5 0 0至 3 0 0 〇埃之間。 八愈ί t發的一個實施例中’所述蝕刻阻障層10 8係由 '，材貝=構成，例如氧化石夕層、氮化 Hc〇n nitride)或亂氧化矽層（si】彳 例中，所述開口 uo的形成，/；；40xynitride)。/此實？ 施傳統的微影及蝕刻製程。τ'、’ 1所述蝕刻阻11早層108貫 所述蝕刻阻障層108係—声=本發明的另一個實施例中， 述開口 110的形成，係針4 =層，在此一實施例中，所 微影製程。 迷餘刻阻障層1 0 8實施傳統的 接下來請參考圖二Β， 刻製程，對所述第一石夕層i避所述開口 11 0執行等向性蝕 形孔洞11 2。在本發明的9一個6 j行部分蝕刻，以形成一碟 製程係濕蝕刻製程，利用確々貫施例中’所述等向性蝕刻 刻液；在本發明的另一個〒^ #氣氟酸的混合溶液做為I虫 係乾蝕刻製程，利用氣氣^，例中，所述等向性蝕刻製程 '水做為反應氣體。

471141 五、發明說明（6) 後續，將所述飯刻阻障層1 〇 8去除。在本發明的一個 實施例中’構成所述蝕刻阻障層1 〇 8的介電材質係藉由濕 钱刻製程去除之；在本發明的另一個實施例中，構成所述 ϋ刻阻I1羊層1 〇 8的光阻係利用氧氣灰化法（〇 x y g e n a s h i n g process)去除之。 接下來請參考圖二C，形，成第二介電層114以填滿所述 碟形孔洞1 1 2。所述第二介電層π 4通常係由未摻雜之氧化 石夕所構成，以傳統之低壓化學沉積法（LPCVD)或電漿增強 式化學沉積法（PECVD)所形成，其厚度介於5 0 0至3 0 0 0埃 之間。 接下來請參考圖二D，執行一平坦化步驟以去除所述 碟形孔洞Π 2外之第二介電層π 4，以形成一介電質栓塞 116。所述平坦化步驟通常為化學機械研磨法（chemical mechanical polishing; CMP)。完成所述平坦化步驟之 後，所述介電質栓塞Π 6的頂部表面與所述第一矽層1 0 6的 頂部表面有相同高度，如圖二D所示。 接下來請參考圖二E，利用所述介電質栓塞1 1 6做為蝕 刻保護罩，對所述第一矽層1 〇 6進行一道非等向性蝕刻製 程’以形成具有尖角之懸浮閘極11 8。之後，使用氫氟^酸 做為钱刻液，利用濕蝕刻製程以去除所述介電質栓塞 116〇 ^ 利用本發明技術所形成的懸浮閘極Π 8具有尖角，使 得後續所形成之非揮發性記憶體的懸浮閘極和控制閘極之 間之電子穿隧機率大幅提高。之後，首先沉積一層介電

層 、發明說明（7) 所述3利用傳統之微影和蝕刻技術形成穿隧介電層1 2 〇。 層、=隧介電層i 2 〇係由氧化矽層、氮化矽層、氮氧化矽 曰、虱化矽/氮化矽複層結構（ON)或氧化矽/氮化矽/氧化 矽複層結構（〇 N 〇)所構成。後續，沉積一層第二矽層，再 利用傳統之微影和姓刻技術形成控制閘極1 2 2。 本發明重點在於，所形成之具有尖角之懸浮閘極 i 1 8係利用間早之傳統的蝕刻、沉積及化學機械研磨製程 所形成1 5 ί J用本發明的技術可大幅提昇非揮發性記 憶體的產賓及良率。 以上所述係利用較佔餘你你丨％ , 八明的範圍，而 貝她例5平細說明本發明，而非限 而作些微的改變與調整，仍將不亦此明瞭’適當 不脫離本發明之精神和範圍] 本毛月之要義所在，亦

第10頁 471141 圖式簡單說明 圖式說明： 圖一 A是習知技藝中形成開口的製程剖面圖。 圖一 B是習知技藝中形成氧化矽層的製程剖面圖。 圖一 C是習知技藝中利用濕蝕刻技術將氮化矽層去除 的製程剖面圖。 圖一 D是習知技藝中形成具有尖角之懸浮閘極的製程 剖面圖。 圖一 E是習知技藝中形成所述非揮發性記憶體的控制 閘極的製程剖面圖。 圖二A是本發明中形成開口的製程剖面圖。 圖二B是本發明中形成碟形孔洞的製程剖面圖。 圖二C是本發明中形成第二介電層以填滿所述碟形孔 洞的製程剖面圖。 圖二D是本發明中形成介電質栓塞的製程剖面圖。 圖二E是本發明中形成具有尖角之懸浮閘極的製程剖 面圖。

第11頁

Claims (1)

1. 471141 六、申請專利範圍 1. 一種形成非揮發性記憶體的方法，其步驟包含： a. 在一半導體基板上形成第一介電層和第一矽層； b. 在所述第一矽層上形成一層蝕刻阻障層； c. 利用微影及蝕刻技術在所述蝕刻阻障層上形成一開 口 ； (L透過所述開口執行等向性蝕刻製程對所述第一矽層進 行部分蝕刻，以形成一碟形孔洞； e. 去除所述I虫刻阻障層； f. 形成第二介電層以填滿所述碟形孔洞； g. 執行一平坦化步驟以去除所述碟形孔洞外之第二介電 層，以形成一介電質栓塞； h. 利用所述介電質栓塞做為蝕刻保護罩進行一道非等向 性蝕刻製程，以形成具有尖角之懸浮閘極；以及 i. 去除所述介電質栓塞。 2 .如申請專利範圍第1項之形成非揮發性記憶體的方法， 其中所述第一石夕層係複晶石夕層。 3. 如申請專利範圍第1項之形成非揮發性記憶體的方法， 其中所述第一矽層係非晶矽層。 4. 如申請專利範圍第1項之形成非揮發性記憶體的方法， 其中所述蝕刻阻障層是光阻層。

   第12頁 471141 六、申請專利範圍 5. 如申請專利範圍第1項之形成非揮發性記憶體的方法， 其中所述I虫刻阻障層是由介電材質所組成。 6. 如申請專利範圍第5項之形成非揮發性記憶體的方法， 其中所述介電材質是氧化矽。 7. 如申請專利範圍第5項之形成非揮發性記憶體的方法， 其中所述介電材質是氮化矽。 8. 如申請專利範圍第5項之形成非揮發性記憶體的方法， 其中所述介電材質是氮氧化矽。 9. 如申請專利範圍第1項之形成非揮發性記憶體的方法， 其中所述等向性蝕刻製程係一濕蝕刻製程。 1 0 .如申請專利範圍第9項之形成非揮發性記憶體的方法， 其中所述濕蝕刻製程係使用硝酸和氫氟酸的混合溶液。 11.如申請專利範圍第1項之形成非揮發性記憶體的方法， 其中所述等向性蝕刻製程係一乾蝕刻製程。 1 2 .如申請專利範圍第1 1項之形成非揮發性記憶體的方 法，其中所述乾蝕刻製程係使用氯氣電漿。

   第13頁 471141 六、申請專利範圍 1 3.如申請專利範圍第1項之形成非揮發性記憶體的方法， 其中所述第二介電層是無摻雜之氧化矽。 1 4.如申請專利範圍第1項之形成非揮發性記憶體的方法， 其中所述平坦化步驟係採用化學機械研磨法。 1 5.如申請專利範圍第1項之形成非揮發性記憶體的方法， 在去除所述介電質栓塞後更包含： a. 在所述懸浮閘極之上形成一層穿隧介電層；以及 b. 在所述穿隧介電層和第一介電層之上形成控制閘極。 1 6 .如申請專利範圍第1 5項之形成非揮發性記憶體的方 法，形成所述穿隧介電層的方法，係先沉積一層介電 層，再利用傳統之微影和蝕刻技術形成所述穿隧介電層 的圖案。 1 7.如申請專利範圍第1 5項之形成非揮發性記憶體的方 法，形成所述控制閘極的方法，係先沉積一層複晶矽 層，再利用傳統之微影和蝕刻技術形成所述控制閘極的 圖案。 1 8. —種形成具有尖角之閘極的方法，其步驟包含： a.在一半導體基板上形成第一介電層和一層複晶矽層；

   第14頁 471141 六、申請專利範圍 b. 在所述複晶碎層上形成一層餘刻阻障層； c. 利用微影及蝕刻技術在所述蝕刻阻障層上形成一開 π ; d. 透過所述開口執行等向性蝕刻製程對所述複晶矽層進 行部分蝕刻，以形成一碟形孔洞； e. 去除所述蝕刻阻障層； f. 形成第二介電層以填滿所述碟形孔洞； g. 執行一平坦化步驟以去除所述碟形孔洞外之第二介電 層，以形成一介電質栓塞； h. 利用所述介電質栓塞做為蝕刻保護罩進行一道非等向 性蝕刻製程，以形成所述具有尖角之懸浮閘極；以及 i. 去除所述介電質栓塞。 1 9 .如申請專利範圍第1 8項之形成具有尖角之閘極的方 法，其中所述等向性蝕刻製程係一濕蝕刻製程。 2 0 .如申請專利範圍第1 8項之形成具有尖角之閘極的方 法，其中所述等向性蝕刻製程係一乾蝕刻製程。

   第15頁