TW471098B - Method in making a storage node of stack capacitor upon silicon substrate - Google Patents
Method in making a storage node of stack capacitor upon silicon substrate Download PDFInfo
- Publication number
- TW471098B TW471098B TW89118201A TW89118201A TW471098B TW 471098 B TW471098 B TW 471098B TW 89118201 A TW89118201 A TW 89118201A TW 89118201 A TW89118201 A TW 89118201A TW 471098 B TW471098 B TW 471098B
- Authority
- TW
- Taiwan
- Prior art keywords
- dielectric layer
- layer
- patent application
- conductive layer
- spin
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
471098 五、發明說明⑴ 領域 本發明有關於一種形成堆疊電容器之方法,尤其是指 一種以旋塗方法塗佈旋塗材料,避免產生非必要殘餘物 的方法。 、 I明背景
在石夕基材上形成電谷器的傳統方法如第一圖〜第十圖 所示。首先參考第一圖,其中在矽基材〇上以CVD (Chemical Vapor Deposition)方法形成一厚度約 3〇〇〇 〜80 0 0埃(Angstrom)的^仏層!,然後仍用CV])方法在si%層 1上形成一厚度約5〇〇〜2〇〇〇埃的Si3N4層2。 參考第二圖,使用光罩方法及異向性(anis〇tr〇pic) 之電漿蝕刻法,以含氟的氣體電漿蝕除部分層2及 S i 〇2層1而在石夕基材〇上形成一直徑約2 q q q埃、深約μ⑽埃 之接觸孔,暴露部分矽基材〇,接著用CVD方法沉積一層厚 約50 0〜40 00埃之多晶矽層3覆蓋層2,並將接觸孔填 滿。 參考第三圖,蝕除多晶矽層3而露出8%叱層2,但接觸 孔中則留下多晶矽層3。 參考第四圖,使用CVD方法在Si3N4層2及多晶矽層3上 形成一厚约3〇〇〇〜6000埃的Si〇2層4。 參考第五圖,使用光罩方法在Si 〇2層4上形成一直徑 30 0 0〜50〇〇埃、深3〇〇〇埃之開口,使多晶矽層3曝露出來。 再沉積一層厚約3 〇 〇I 5 〇 〇埃的多晶矽層5。然後使用
471098 五、發明說明(2) LPCVD(Low Pressure CVD)方法,以SiΗ4 、〇·2 Torr 、 570 c的環境再形成一層多晶矽層6,多晶矽層6將形成粗糙的 表面,如圖所示。 參考第六圖’其中示出多晶矽層6粗糙表面的放大示 意圖,粗糙表面其實是米粒的形狀(HSG,Hemi-Spherieal -Grain)。在多晶矽層6上再沉積一層Si02層7時,Si02經由 米粒間的縫隙,在米粒狀之下方填滿其空隙而形成Si〇層 8 〇 參考第七圖,使用異向性(ani sotropic)之蝕刻方法 飿除S i 02層7直到暴露出多晶矽層6為止。 參考第八圖,以Si 〇2層7為遮罩,使用異向性之電襞 银刻方法欲钱除多晶石夕層5與多晶矽層6時,因為s丨〇2層8 的存在及其遮罩作用,因此無法蝕除Si 〇2層8及其下方的 多晶矽層5,如圖所示。 參考第九圖,使用異向性之蝕刻方法完全蝕除s丨A層 7與Si 〇2層4,但第八圖中所留下的多晶矽層5柱子將碎2裂曰 沉入餘刻液中,最後仍難免沉積於矽晶圓的表面,產生" 面影響。 、 ^參考第十圖’使用CVD方法形成一SisN4層9,作為電容 器的η龟貝,再沉積一層多晶石夕層1 〇,多晶石夕層1 〇與多晶 石夕層3、5、6即分別為電容器之兩電極。 ” θθ 發明目的 因此本發明之目的為提供一種在矽基材上形成堆疊電
第5頁 471098 五、發明說明(3) 容器之方法,#用旋塗方法塗佈旋塗材 =中不會產生非必要的殘餘物質,以確 I明說明 、本發明針對前述第六圖與第八圖所示之缺陷加以改 進,不使用般及異向性的電漿韻刻方法在在多晶石夕 層6上沉積一層Si〇2層7,而是使用可旋塗的材料 (Spin-On-Material)以旋塗(Spin-On)的方法在多晶矽層6 上形成一可旋塗的材料層7。 可旋塗的材料如石夕酸鹽式(silicate-type)的自旋塗 佈式玻璃膜(Spin-On-Glass)或石夕氧院式(siloxane-type) 的自旋塗佈式玻璃膜(Spin-On-Glass)。 因為採用旋塗(Spin- On)的方法在多晶石夕層6上形成一 玎旋塗的材料層7,因此可旋塗的材料絕不會滲透到多晶 矽層6米粒下方的空隙中,以後若欲蝕刻多晶矽層5、6 時,即可完全蝕除,不會影響後續製程。 本發明之精神與範圍僅受限於下述申請專利範圍,不 受限於上述之特例。 471098 五、發明說明(4) 補充說明 在多晶石夕層粗糙表面之米粒形狀(Hemi—Spherical -Grain,HSG)6上沉積一層^〇2層7時,其沉積的溫度非常 高,介於700〜900 t之間,因此高能量的二氧化矽粒子容 易擴散穿越米粒間的縫隙,在米粒下方填滿其空隙而形成 S i 02 層 8。 自叙塗佈的材料(Spin-On-Material)則不然,以ic廠 廣泛使用的自旋塗佈式玻璃膜(Spin_〇n —dass)為例,其 塗佈係於25〜28。(:的室溫下進行,後續之加溫以去除有機 ,劑的溫度亦甚低,介於100〜120 之間,因此固態的二 ^化石夕粒子热法穿越米粒間的縫隙。此外,自旋塗佈的材 料在塗佈時係呈液狀,液體的表面張力也限制其穿越米粒 間狹窄的縫隙(約介於0· 01 〜0· 1 /zm之間)。
本‘明已運用於16MB SDR(Single_Data-Rate) DRAM 的製程中’證明其效果確實十分良好。
圖式簡單說明 圖 第 第 成接觸 Si3N4 層 第 留下多 第 第 層及 第 第 二圖 孔, ,並 三圖 晶硬 四圖 五圖 表面 六圖 七圖 示出在石夕基材上形成Si02層及Si3N4層。 示出蝕除部分Si3N4層及Si02層而在矽基材上形 暴露部分矽基材,接著沉積一多晶矽層覆蓋 將接觸孔填滿。 示出蘇TO矽層_,露,接觸孔中則 層。 示出在S i3 N4層及多晶石夕層上形成一 S i 02層。 示出在S i 02層形成一之開口,再沉積一多晶石夕 粗链的多晶砂層。 示出表面粗糙的多晶矽層的放大示意圖。 示出蝕除S i 02層直到暴露出粗糙的多晶矽層為 止 柱 第八圖示出蝕除多晶矽層時,留下S i 02下方的多晶矽 第九圖示出蝕除S i 02層後之情況。 第十圖示出形成一 Si3N4層5再沉積一層多晶石夕層。 圖式元件符號說明
0 矽基材 3 多晶梦層 6 多晶梦層 9 Si3NJ 1 S i 02 層 4 Si〇J 7 S i 02 層 1 0多晶矽層 2 Si3N4 層 5 多晶矽層 8 8丨02層
第8頁
Claims (1)
- 471098 六、申請專利範圍 ---------- 1· 一種在碎基材上形成堆疊電客3§ + ^ 丁. 详且也奋為之方法,包含步驟如 Γ · a.首先準備一片半導體梦基材 Wordline)及M0SFET電晶體後’當 二二=成線 該電晶體之ϋ目連時,在該半導成-電容器與 ,rK . 牡忒千V體矽基材上以CVD (Chemical VaP〇r Depositi〇n)方法形成一第一 層;b.然後仍用⑽方法在第一介電層上形成一第二^c·使用光罩方法及異向性之電漿蝕刻法蝕除 介電層及第-介電層,而在石夕基材上形成 :露 部分矽基材; t # d. 接著用CVD方法沉積一第一導電層覆蓋第二介 層,並將接觸孔填滿; e. 蝕除第一導電層而露出第二介電層,但接觸孔 留下第一導電層; Μ f. 使用CVD方法在第二介電層及第一導電層上形成一 第三介電層; V g·使用光罩方法在第三介電層上形成一開口,使第 導電層曝露出來;h·再沉積一第二導電層; i ·然後沉積一層粗糙的半球形米粒形狀的第三導電 層; % j ·使用可旋塗的材料(Spin-On-Mater ial )以旋塗 (Spin-On)的方法在第三導電層上形成一第四介電層;第9頁 471098 六、申請專利範圍 k ·將該第四介電層作古、w . 乍间 /皿回火(curing/annealing)處 理; m η ο Ρ 蝕除該第四介電層直到露出第三導電層為止; 蝕除第二介電層上方的第三導電層及第二導電層; 餘除遠開口中的第四介電層; /儿積一第五介電層作為電容器之介電層; 沉積一第四導電層作為電容器之一極。 2·如申請專利範圍第1項 ^ ^ ^ 為Si〇2。 之方法其中該第-、三介電層 申請專利範圍第1項之方法,其中該第二介電層為 Si3N4。 4.如申請專利範圍第!項之方法,其中該第四介電層為矽 酸鹽式(S1l1Cate-type)的自旋塗佈式玻璃膜(Spin 〇n_ Glass)或矽氧烷式(sil〇xane)的自旋塗佈式玻璃膜(Spin_ On-Glass) 〇 其中該第五介電層為0N0 5 ·如申請專利範圍第1項之方法 或NO 〇 其中該第 其中第一介電層之厚度 6 ·如申請專利範圍第1項之方法 四導電層均為多晶矽。 7·如申請專利範圍第1項之方法 約300j〜8000埃(Anstrom),第二介電層之厚度約5〇〇〜2〇〇〇 埃’第三介電層之厚度約3000〜600 0埃。 8.如申請專利範圍第丨項之方法,其中第一導電層之厚度 約500〜4000埃,第二導電層之厚度約3〇〇15〇〇埃。第10頁 471098 六、申請專利範圍 9.如申請專利範圍第1項之方法,其中c步驟中以含氟的氣 體電漿蝕除部分部分第二介電層及第一介電層。 1 0.如申請專利範圍第1項之方法,其中i步驟中是在 SiH4、0. 2 Torr、5 70 °C的環境下沉積一層粗糙的半球形 米粒形狀的第三導電層。 _画
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW89118201A TW471098B (en) | 2000-09-06 | 2000-09-06 | Method in making a storage node of stack capacitor upon silicon substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW89118201A TW471098B (en) | 2000-09-06 | 2000-09-06 | Method in making a storage node of stack capacitor upon silicon substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
TW471098B true TW471098B (en) | 2002-01-01 |
Family
ID=21661048
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW89118201A TW471098B (en) | 2000-09-06 | 2000-09-06 | Method in making a storage node of stack capacitor upon silicon substrate |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW471098B (zh) |
-
2000
- 2000-09-06 TW TW89118201A patent/TW471098B/zh not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7312158B2 (en) | Method of forming pattern | |
US9385031B2 (en) | Method for providing a self-aligned pad protection in a semiconductor device | |
US6372672B1 (en) | Method of forming a silicon nitride layer in a semiconductor device | |
JP4677407B2 (ja) | 有機反射防止膜(arc)を有する半導体装置の製造方法 | |
JPH11233512A (ja) | 下地表面改質方法及び半導体装置の製造方法 | |
TW202006175A (zh) | 正形碳膜沉積 | |
JPH0964037A (ja) | 半導体装置の製造方法 | |
US8772153B2 (en) | Semiconductor device with air gap therein and manufacturing method thereof | |
CN102201365B (zh) | 用于制造半导体器件的方法 | |
CN108231739B (zh) | 隔离金属化特征的气隙 | |
TW202029359A (zh) | 半導體裝置的形成方法 | |
US9373680B1 (en) | Integrated circuits with capacitors and methods of producing the same | |
JPH05259297A (ja) | 半導体素子の製造方法 | |
US20030029839A1 (en) | Method of reducing wet etch rate of silicon nitride | |
TW471098B (en) | Method in making a storage node of stack capacitor upon silicon substrate | |
JPH11121450A (ja) | 二重酸化膜の形成方法 | |
US11087973B2 (en) | Method of selective deposition for BEOL dielectric etch | |
TWI222704B (en) | Method for forming interlayer dielectric layer and method of preventing contact defects | |
TW441006B (en) | Method of forming inter-metal dielectric layer | |
US6291329B1 (en) | Protective oxide buffer layer for ARC removal | |
TW200403848A (en) | Method of manufacturing capacitor in semiconductor devices | |
US6958276B2 (en) | Method of manufacturing trench-type MOSFET | |
TWI399794B (zh) | 用於含金屬層之加強成核的半導體表面電漿處理 | |
JP2003133412A (ja) | 銅に対する誘電体層の接着改良方法 | |
JP2011044599A (ja) | 集積回路装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |