TW469346B - Integrated circuit with two operation-states - Google Patents
Integrated circuit with two operation-states Download PDFInfo
- Publication number
- TW469346B TW469346B TW088114371A TW88114371A TW469346B TW 469346 B TW469346 B TW 469346B TW 088114371 A TW088114371 A TW 088114371A TW 88114371 A TW88114371 A TW 88114371A TW 469346 B TW469346 B TW 469346B
- Authority
- TW
- Taiwan
- Prior art keywords
- output
- signal
- connection pad
- control
- integrated circuit
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dram (AREA)
Description
η 9 3 4 6 經 部 智 慧 財 產 局 員 工 消 費 杜 印 製 A7 B7 五、發明説明 ( 1 ) 1 1 本 發 明 係 m 於 一 種 積 體 電 路 » 其 包 含 一 種 功 能 元 件 1 I 其 可 具 有 第 一 和 第 二 操 作 狀 態 1 — 種 控 制 元 件 * 其 用 來 1 1 在 此 二 種 狀 態 之 間 進 行 轉 換 〇 請 1 先 1 操 作 模 式 及 全 操 作 横 式 或 主 動 横 式 (a c t i v e mo d e ), 閱 讀 1 就 像 Si e m e η S Da t e n b 1 a 11 HYB39S64400/800/1 60 AT (L), 背 ιέ ! I 之 1 1 64MB it s y η c h Γ 〇 no us DR AM , A U S g a be 7 .98 , P a g e7 -1 3 , 注 意 1 1 事 1 e s p e c i a 1 ly P a g e8中 所 述 者 樣 ο 若 施 加 電 源 電 壓 * 則 項 再 I 1 此 晶 Η 處 於 備 用 (s t a n d b y )模式中c 藉由輸人- -系列之 填 寫 本 装 控 制 信 來 設 定 —k 種 搡 作 模 式 暫 存 器 (M 〇 d e 一 Re ε i s t e r ) 頁 1 I 且 調 整 上 述 之 主 動 模 式 〇 依 序 輸 入 這 些 命 令 Mo d e 1 1 Re g i St e r S e t * Pr e c ha Γ g e A 1 1 , A u t 0 / S e If R e f re s h » 1 1 R 〇 w Ac t i v a t e 0 包 括 電 源 電 壓 内 此 處 提 供 8 個 具 有 電 壓 ! 訂 或 信 號 之 連 接 銷 (P in (\) VDD , V SS » CKE , CS , CLK » R AS * C AS . WE 1 1 在 應 用 % 統 中 操 作 中 » 信 號 由 微 控 制 器 經 由 外 殻 之 接 1 I 點 而 傳 送 至 晶 片 ο 為 了 在 測 試 此 半 導 體 晶 片 時 測 試 此 主 1 動 横 式 中 之 功 能 特 徴 » 則 測 試 元 件 須 Μ 所 霜 之 順 序 施 加 泉 | 上 逑 之 各 個 信 號 ο 特 別 是 測 試 裝 置 ( 其 是 在 半 m 體 晶 圓 1 I 製 造 结 束 時 且 在 切 割 成 各 別 之 晶 片 之 前 用 來 進 行 此 半 導 1 1 體 晶 圓 之 可 見 度 測 試 ) 通 常 不 具 備 適 當 之 元 件 來 傳 送 這 1 1 信 號 〇 此 外 1 在 此 種 晶 片 上 設 置 8 個 針 頭 * Μ 便 傳 送 1 I 這 些 信 〇 由 於 在 積 體 半 導 體 記 憶 體 中 這 些 信 號 輸 人 用 1 ί 之 連 接 面 並 不 是 大 約 位 於 此 信 號 之 邊 掾 4 而 是 在 晶 Η 之 1 I 中 央 » 則 晶 Η 面 積 被 覆 蓋 而 使 可 見 度 控 制 受 到 限 制 〇 在 1 1 -3 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐> A7 93 46 經濟部智慧財產局員工消費合作社印製 在件 項 -組一唯式用 換操驅拉之是因電加元制 可元 1 人種另種方是 轉常;或墊式,闞拖合控 種能 第 輸此成一之墊 行正e->試方e)開欲結之 一功 圍 而由換供當接 進在(dup測當IV種種輯述 有種 範 合藉轉提適連 間件去]-至適ct一此趣上 。 具此 利 耦。態需。 , 之元在U1加。f 是由由與 力其, 專 墊合狀只壓多 態Jibll 處(P施定 U 式體藉能 勞,件 誚 接組作,罨很 狀這保升欲而(0方晶。號 之路元 申 連之操時源小 作使確拉種性性當電制信 大電能 有 由號種路電墊 操,可種此極動適黼控之 巨體功 具 經信一電種接^在接時一據種驅,開行入 費積之 Μ 可制由體一連而連熱用依何準外此進輸 耗種作。是 號控可積供它 }合相試使是有位此,式而 需一操試的。信個外種提其in組互測是這具低。聯方合 時供中測目成之數另此外之(P號須至式,號是阻並相耦 位提態來述達 一複時試另般銷信件加方阻信號電阻反墊 定是狀式上來唯生作測及 一之制元施之電制信升電M試 ) 作的作方,路,產操在 K 較中控路未當} 控制拉升號測 2 針目操之明電明可常。號墊骹之電號適wne)控種拉信由 ( 探之二易發體發墊正態信接外述各信 。&1¥之一此之經 明 對明第簡本積本接在狀制連至上之制中ι-ct上置與墊種 説 工發和較據之據連則作控種接生用控態U1U 熱設可試此 ^ 人本一 K 依徵斤此-操之此連產所中狀(P動試須體測使 4K 第可 特 由合種一是來 時作動低主測此晶至件 五 ^ 装------IT__ 一 (請先閲讀背面之注意事項再填寫本頁) 本纸張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) 469346 A7 經濟部智慧財產局員工消費合作社印製 合生導件 圖 體在 ,方器備用中產率件作由 結產半元的 。 憶作中路生於以式壓功元操種 , 相中使合明 述 記操子罨產處動模電性制此一=L }號可结透 詳 體可例種壓 1驅動剖耗控定在 β 換信合些是 作 。導 1 之各電元被主内損種決存L, 轉制組這言 式 解半元AM之,單是在,多一可言Α= 行控種則而 圖 圖體單DR用器能只,接很要態而 , 進動此否號 之 之積能在作碼功上之連耗需狀 C 如 間主由。信 中 细,功。操解之本反e)消換其-例 之之藉式制 _ 詳如。中括 -AM基。IV會轉,B- 態上,模控 在 。之例份態包器DR器衡ct此的器,合 狀墊合動之 示 圖路f 部狀其大此生平(a因間存 A 組 作試組主生 顯 理電路之作,放,產得式,之暫號之 操測之成產 些 原示電關操列出時壓獲方作式式信設 各在成換所 這 路所體有二陣纊高罨流動操横椹對預 在是形轉器 據 電中導明第胞,升,電主中動作若之 來用所式制。依 之圖半發或憶胞壓即漏以載主操。成 ) 用作態模控)°將 明 1 體本中記憶電,使是負和種形形 3 其之狀用統nt下:發第積與態是記源中,線全式 一情所 ( ί 合號備系reM 明本是是之吠 1 ,電態荷元在横有整態 明 合結信由由pa明說圖圖圖i作元如在狀電位此用含調狀 説 組種由件些ns發單 121M)操單例。作得和因備其之號 ^ 號此種元這ra本簡第第第RA一能,等操獲腺器在,式信 發 信。一體對(t式(D第功塊等用來字生。2 模各 、 五 --------「笨I- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) 規格(210X297公釐) 五、發明説明(4 4 6 ai3 4 6 B7 C = H,則此操作模式暫存器4須依據主動模式來設定。 控制信號A , B , C在半専體記憶體之正常操作中是由 控制信號A’, B·. CT所導出。信號AT, B’,C’是由上層 級之控制元件所產生,此種控制元件是與外部之微控制 器相通信。微控制器對許多提供許多依順序之各種不同 之信號狀態。在一系列之信號结束時最後提供一種上述 之信號組合Μ便設定上述之操作模式暫存器4 。 須設置電路元件3 ,其控制此信號A', Β', C之共同 作用方式以及控制另一外部即將輸人之控制信號CTRL。 若另一控制信號CTRL未受驅動(inactive)時是髙位準, 則電路元件3對信號/Γ, B', C’而言是透明的。這表示 這些信號之信號狀態在未改變之情況下即傳送至信號A ,B , C 。在控制元件2中須相對應地設定此操作橫式 暫存器4 ,使記憶胞陣列1由備用模式轉換成主動模式 。若此控制信號CTRL被驅動(例如,在低位準時),則 信號A’,B ' . C’之狀態即不再傳送。取而代之的是造成 此種轉換所用之這些信號A , B , C之狀態組合(此時 是A = L, B = L, C = H所成之組合)此時即被產生。電路元 件3之作用方式Μ符號再表示於下表中。 (請先閱讀背面之注意事項再填寫本頁) -5 經濟部智葸財產局員工消资合作社印製 Β ' C ' CTRL A 'H ./. ./. . L d . c d . c (d , c = d ο n T t care) 藉由產生另一控制信號CTRL所需i低位準,則不論功 -6 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) C ' 3 4 6 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明説明(5 ) 能單元1之操作狀態Μ及操作模式暫存器4之目前之調 整情況如何均可輕易地轉換成主動横式。由外部輸人一 些具有特定時間長度之信號在此情況中是不需要的。 此種電路特別適合在施加電源電壓之後在主動模式中 用來測試上述之功能單元1 。此處除了電源電壓之外只 有測試裝置之探針施加於一種連接墊5 (其可提供此信 號CTRL)中。雖然在稹體半専體記憶體晶片中此種連接 墊已知是不配置在邊緣側而是配置在晶片之中央,但只 有較小之晶Η面積價被覆蓋。一種可見度测試不會受到 明顯之限制即可進行。藉由一種紅外線分析可在主動模 式中進行一種所謂” HOTS POT”測試。相對應之方式亦適 用於使用輻射式顯微鏡時之分析方法中。 連接墊5只有對電路測試是有意義的,連接墊.5特別 是並不連接至外殼之連接銷(Pin),但這對電源電壓, 信號輸入及信號輸出用之其餘之連接墊而言是需要的。 連接墊5因此可較其它在連結時所用之墊小很多。連接 墊5之尺寸例如是5X5wm。連結所用之熱所具有之尺 寸是在80X 8〇w m至10〇x lOOw I»之間。此種大約是正方 形之墊之邊長,因此至少較連結所用之墊之邊長小一個 數量级,即,邊長之間之比值就像在範圍1:10中一樣。 面積則相對應地相差二個數量級,卽,面積之比值介於 1:10和1:1000之間。由於連接墊5在測試之後即不再使 用,則適當之方式是只要在製程結束時在相翮之測試之 後Μ —種鈍化層覆蓋。 -7- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) --ί nn ^^1 n^i —-I- - 1 - Tw ^4、1 (請先閱讀背面之注意事頂再填寫本頁) 經濟部智慧財產局員工消費合作社印製 46 93 4 6 at Β7 五、發明説明(6 ) 電路元件3之電路技術上之詳细圖解顯示在第2圖中 。相對應之元件以相同之參考符號表示。連接至墊5之 導線30 (其可傳送上述之控制信號CTRL)經由一種拉升 電阻而與正電源電壓VDD用之接點相連接。此種拉升電 阻是以一個或多個與P-通道- H0S-電晶體之串聯之汲極-源極區段來製成,其閘極接點則連接至負電源電壓VSS 。這些電晶體作為一種髙歐姆之拉升電阻。總電阻是由 這些電晶體配置之有效通道長度所決定。在導線30和電 源電位VDD用之接點之間(即,平行於拉升電姐)連接 另一個P-通道-M0S-電晶體21,其閘極端是由控制信號 CTRL Μ反相方式來控制。導線30是與反相器10相連接, 反相器10之輸出側連接至電晶體21之閘極端。導線30之 此種連接方式在沒有信號耦合至墊5時可使導線30之電 位經由此拉升電诅而上升至電源電壓VDD 。反相器10須 對電晶體21進行控制,使電晶體21導通而使専線30之夾 緊端支撐在電位VDD處。 此外,另有一個Ρ -通道- M0S-電晶體18與上述之拉升 電阻並聯,其閘極端是由信號Ρ0Ν所控制。信號Ρ0Ν指 出此電源電壓是注上升且足夠穗定地存在著。直接在施 加此電源電壓之後此信號Ρ0Ν是在低(L)電位,電晶體 18導通。若此時反相器10由於缺乏足夠之電源電壓而仍 未能正常接通且上述之拉升罨姐19仍然未能使導線30之 電容性負載完全充電至電位VDD時,則導線30可確保短 路連接至電位VDD用之接點。在足夠之電源電壓時此信 -8 - 本紙張尺度適用中國國家標準(CNS ) Α4规格(2【0Χ297公釐) - ^—^1 - - - (^^1 : - - - - n ml n^i----- I. . . . (請先閱讀背面之注意事項再填寫本頁) A7 B7 469346 五、發明説明(7 ) (請先閱讀背面之注意事項再填寫本頁) 號PON切換至高(H)位準,使電晶體18斷開(off) °但 現在此拉升電咀和反相器10M及開翮電晶體21是有作用 的。 反相器1 0之輸出端上之信號C T R L ’傳送至N 0 R閘1 4。 反相器17連接於NOR閘14之後,在反相器17之輸出側存 在一種控制信號C ,其輸送至控制元件2中。元件14, 17可達成OR(或)元件之理輯功能。另一反相器連接於 反相器10之後,反相器11之輸出則可測得信號CTRL” ° 此信號CTRL”傳送至每一 HAKD閘12, 13,其另一輸入端 是由信號或B’所控制。連接15, 16連接於HAND閘12, 13之後,信號A , B可由反相器15, 16之輸出端測得。 這些閘所形成之串聯電路作為AHD -電路元件用。 若控制信號CTRL在墊5處由於低位準而被驅動,則電 晶體2 1斷開(〇 f f )。有一較小之電流流經高歐姆之拉升 電阻19。但信號CTRL之低位準是由外部之驅動器(其是 一種強大之電流下降元件)所提供。主動信號CTRL之電 流下降特性因此較電阻19之拉升電流大很多。元件11, 經濟部智慧財產局員工消費合作社印製 -17所形成之電路之作用是在主動(低位準)之控制 信號CTRL中在電路3之輸出端會以下述方式之組合產生 這呰信號A , B , C ,即此種組合會促使此控制電路2 由備用横式轉換成主動模式(A = L, B = L, C = H)。若在連 接墊5沒有任何信號主動式(active)地被輸入,則導線 30連通至正電源電位VDD 。電路組件11,一,17之作用 是信號A’,B’,C’之狀態K不變之方式繼_傳送至電路 ~ 9 ~ 本紙張尺度逋用中國國家橾準(CNS ) A4規格(210X297公釐) A7 B7 469346 五、發明説明(8 ) 輸出端之信號A , B , C處。電路3對信號A', B’,C’ 而言因此是透明的。 額外之電路費用只有很少數之閛和電晶體以及一個尺 寸非常小之連接墊。此種電路因此不需巨大之面積需求 即可配置在積體半導體晶片上。其在主動模式中在可見 度測試時對此半導體晶片上之缺陷的辨認作用具有改菩 之功能。測試裝置上之特殊費用(用來及時地供應其它 所需之許多信號)不再需要。此種測試通常是在晶圓被 切割成各別晶片之前在半導體晶圓上所選取之晶片中於 電路製造時進行。 符號之說明 1 功能單元 2 控制元件 3 電路元件 4 操作模式暫存器 5 連接墊 10, 11,15,16, 17反相器 12,13 NAND-閘 14 N0R-閘 18,21 M0S-電晶體 19 拉升電咀 30 導線 -1 〇 - 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨0X297公釐) ^^^1- ^^^^1 ^^^^1 vt ^^^^1 ·1 ^^^^1 I ! , f ^ ,-° * (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製
Claims (1)
- :69346 六、申請專利範圍 第88114371號「具有二種操作狀態之積體電路」專利案 A申請專利範圍 1_一種積體電路,其特徵爲包括: -一種功能元件(1),其具有一種第一操作模式及一種操 作模式,其中第一操作模式在起動時已預先設定, -一種控制元件(2,4),其可控制上述二種操作模式之間 的轉換且至少二種控制信號(A,B , C)可傳送至此控制 元件(2,4),若這些控制信號(A,B,C)之狀態存在一種 預設之組合時,則此控制元件(2)可藉由這些控制信號 而由第一操作模式轉換成第二操作模式, -一種連接墊(5),其它控制信號(CTRL)可經由此種連接 墊(5)而耦合進來, -一種與此連接墊(5)相連接之電路元件,藉由此種電路 元件可使各個狀態產生一種預設之組合以外作爲對另一 控制信號(CTRL)之耦合至連接墊(5)之狀態之反應且此 種預設之組合可傳送至控制元件(2,4) « 2. 如申請專利範圍第1項之積體電路,其中在連接墊(5)和 電源電壓(VDD)用之接點之間連接一個電阻(19),另一控 制信號(CTRL)之耦合進來之狀態等於此種可傳送至此電路 之電源電壓(VDD,VSS)之另一種電源電壓(VSS)。 3. 如申請專利範圍第2項之積體電路,其中開關電晶體(21) 之負載區段並聯於電阻(】9),開關電晶體(21)之控制輸出 端是與反相器(10)之輸入端相連接,反相器(10)之輸入端 If JL 痛充 來聲/1 _ ! 6 9 3 4 6 六、申請專利範圍 是與連接墊(5)相連接。 4 ·如申請專利範圍第2或第3項之積體電路,其中另一開 關電晶體U8)之負載區段並聯於電阻(19),其控制輸出端 可由信號(PON)所控制,信號(PON)表示此種即將施加 至此電路之電源電壓(VDD, VSS)是穩定地存在著》 5. 如申請專利範圍第1、2或3項之積體電路,其中在電路 元件(3)之內部中對應於每一控制信號(A,B, C)而設置一 個接點及一種邏輯結合元件(12, 13,14),這些結合元件(12, 13, 14)之輸入端是與一個接點相連接且這些結合元件之輸 出端提供所屬之控制信號(A,B,C);須構成這些結合元件 (U,13,14),使得當另一控制信號(CTRL)具有一種耦合進 來之狀態時,相關接點上之信號(A', B',C’)可接通至結合 元件〇2,13,14)之輸出端,且當另一控制信號(CTRL)不具 備此種耦合而輸入之狀態時,這些結合元件(12,13, 14)之 另一輸入端上之信號(CTRL', CTRL")可接通至其輸出端。 6. 如申請專利範圍第1、2或3項之積體電路,其中連接墊(5) 連接至二個就其信號路徑而言是串聯之反相器(10,11), 連接於後之此反相器(Π)之輸出端是與二個AND-閘(12, 15,· 13, 16)之每一輸出端相連接;AND-閘(12, 15; 13,16)之輸 出端可輸出此控制信號(A, B)之每一個;連接於後之反相 器(il)之輸入端是與OR(或)閘(14,17)之輸入端相連接且 〇R閘U 4,17)之輸出端可提拱另一個控制信號(C)。 7. 如申請專利範圍第5項之積體電路,其中連接墊(5)連接 至二個就其信號路徑而言是串聯之反相器(10, 11),連接 -2 - 6 93 46 六、申請專利範圍 於後之此反相器(U)之輸出端是與二個AND-閘(12,15; Π, ]6)之每一輸出端相連接;AND-閘(12,15; 13,16)之輸出端 可輸出此控制信號(A,B)之每一個;連接於後之反相器(11) 之輸入端是與OR(或)閘(14,17)之輸入端相連接且〇R閘 (14,17)之輸出端可提供另一個控制信號(C)。 8. 如申請專利範圍第1、2或3項之積體電路,其中設有另 一個或多個連接墊,以便輸入或輸出一種電源電位或信號, 且連接塾(5)之面積較另一連接塾之面積小]:】0至 1:1000 。 9. 如申請專利範圍第4項之積體電路,其中設有另一個或多 個連接墊,以便輸入或輸出一種電源電位或信號,且連接 墊(5)之面積較另一連接墊之面積小i:i〇至1:1000。 i0_如申請專利範圍第5項之積體電路,其中設有另一個或多 個連接墊,以便輸入或輸出一種電源電位或信號,且達接 墊(5)之面積較另一連接墊之面積小ι:ι〇至〗:1〇〇〇。 11.如申請專利範圍第6項之積體電路,其中設有另一個或多 個連接墊,以便輸入或輸出一種電源電位或信號,且連接 墊(5)之面積較另一連接墊之面積小1:10至1:1〇〇〇。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19842208A DE19842208A1 (de) | 1998-09-15 | 1998-09-15 | Integrierter Schaltkreis mit zwei Betriebszuständen |
Publications (1)
Publication Number | Publication Date |
---|---|
TW469346B true TW469346B (en) | 2001-12-21 |
Family
ID=7881031
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW088114371A TW469346B (en) | 1998-09-15 | 1999-08-23 | Integrated circuit with two operation-states |
Country Status (4)
Country | Link |
---|---|
US (1) | US6229343B1 (zh) |
EP (1) | EP0992808B1 (zh) |
DE (2) | DE19842208A1 (zh) |
TW (1) | TW469346B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6425092B1 (en) * | 1998-06-17 | 2002-07-23 | International Business Machines Corporation | Method and apparatus for preventing thermal failure in a semiconductor device through redundancy |
DE10162913C1 (de) * | 2001-12-20 | 2003-10-09 | Infineon Technologies Ag | Integrierte Schaltung mit einem Anschlusspad zur Festlegung einer von mehreren Organisationsformen und Verfahren zu ihrem Betrieb (z.B. integrierte Speicherschaltung) |
US6621294B2 (en) * | 2002-01-03 | 2003-09-16 | Ibm Corporation | Pad system for an integrated circuit or device |
US7236022B2 (en) * | 2003-12-03 | 2007-06-26 | Realtek Semiconductor Corp. | Device and method for setting an initial value |
KR100574489B1 (ko) * | 2004-04-12 | 2006-04-27 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 내부전압 발생회로 |
CN112630621B (zh) * | 2020-12-16 | 2023-04-28 | 北京集创北方科技股份有限公司 | 一种引脚短路检测电路及检测方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2905271A1 (de) * | 1979-02-12 | 1980-08-21 | Philips Patentverwaltung | Integrierte schaltungsanordnung in mos-technik mit feldeffekttransistoren |
US4357703A (en) * | 1980-10-09 | 1982-11-02 | Control Data Corporation | Test system for LSI circuits resident on LSI chips |
JPH0691140B2 (ja) * | 1986-07-11 | 1994-11-14 | 日本電気株式会社 | 半導体集積回路 |
GB2214337B (en) * | 1988-01-05 | 1991-11-27 | Texas Instruments Ltd | Improvements in or relating to integrated circuits |
US5392297A (en) * | 1989-04-18 | 1995-02-21 | Vlsi Technology, Inc. | Method for automatic isolation of functional blocks within integrated circuits |
DE9000825U1 (de) * | 1990-01-25 | 1990-03-29 | Siemens AG, 1000 Berlin und 8000 München | Integrierter Schaltkreis |
US5353250A (en) * | 1991-12-09 | 1994-10-04 | Texas Instruments Inc. | Pin programmable dram that provides customer option programmability |
US5212442A (en) * | 1992-03-20 | 1993-05-18 | Micron Technology, Inc. | Forced substrate test mode for packaged integrated circuits |
US5592422A (en) * | 1995-06-07 | 1997-01-07 | Sgs-Thomson Microelectronics, Inc. | Reduced pin count stress test circuit for integrated memory devices and method therefor |
-
1998
- 1998-09-15 DE DE19842208A patent/DE19842208A1/de not_active Withdrawn
-
1999
- 1999-08-23 TW TW088114371A patent/TW469346B/zh not_active IP Right Cessation
- 1999-09-01 EP EP99117216A patent/EP0992808B1/de not_active Expired - Lifetime
- 1999-09-01 DE DE59912821T patent/DE59912821D1/de not_active Expired - Fee Related
- 1999-09-13 US US09/395,005 patent/US6229343B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0992808A2 (de) | 2000-04-12 |
DE19842208A1 (de) | 2000-04-06 |
DE59912821D1 (de) | 2005-12-29 |
EP0992808B1 (de) | 2005-11-23 |
EP0992808A3 (de) | 2003-11-12 |
US6229343B1 (en) | 2001-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW295745B (zh) | ||
TW472445B (en) | Semiconductor integrated circuit | |
TW382706B (en) | High speed and low power signal line driver and semiconductor memory device using the same | |
TW494569B (en) | Semiconductor device | |
US5500824A (en) | Adjustable cell plate generator | |
TW440869B (en) | Programmable delay control in a memory | |
TW480706B (en) | Memory repair circuit using antifuse of MOS structure | |
TW469346B (en) | Integrated circuit with two operation-states | |
CN1466149B (zh) | 集成电路存储器件电源电路和操作它们的方法 | |
TW200407888A (en) | Integrated circuit having nonvolatile data storage circuit | |
CN103797538A (zh) | 用于存储器单元上的选择性字线升压的设备 | |
TW200415851A (en) | Method for reducing power consumption in a state retaining circuit, state retaining circuit and electronic device | |
TW201212041A (en) | Memory write operation methods and circuits | |
CN100587954C (zh) | 具有焊盘开关的半导体器件 | |
TW201201219A (en) | Sensing circuit for memory cell with low supply power | |
CN100423133C (zh) | 包含sram存储器的集成电路及其测试方法 | |
TW310428B (en) | Semiconductor memory device capable of controlling self-refresh cycle | |
CN103187955B (zh) | 共栅共源驱动电路 | |
CN106300637B (zh) | 芯片供电电路、芯片、墨盒 | |
CN102568592B (zh) | 非易失性存储器及其数据读取方法 | |
CN109951064A (zh) | 高电压启动电路及开关模式电源 | |
TW200937821A (en) | Multiple-voltage power supply apparatus | |
TW451222B (en) | Address strobe signal generator for memory device | |
TWI224339B (en) | Semiconductor memory device reduced in power consumption during burn-in test | |
CN209676211U (zh) | 具有掉电锁存功能的电平转换电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |