70 5 A7 B7 五、發明説明（ 發明領a : 本發明係有關於半導體元件，特別是關於互補式金氧 半導體（CMOS)元件β 發明訾景： 關於極大型積體電路（ULSI)之應用，元件尺寸已縮小 至次微米或深次微米範圍，自行對準金屬矽化物（SALICIDE) 製程為一普遍用於減少閘極、源極與汲極電阻之方法，如 此’具有自行對準金屬矽化物製程之互補式金氧半導體 (CMOS)元件可增加操作速度。 一種稱做 SAS(stacked amorphous silicon)方法揭露於 下述之文獻之中’關於此方法之文文獻由s. L. Wu, et ai.， in IEEE Trans, Electron Devices，Vo 1. ED-40，p,1797，1993 勿 經濟部中央標準局員工消費合作社印製 I—ϊ---τ----裝-- \ (請先閱讀背面之注意事項再填寫本頁) *?τ 所提出，此論文中，利用一 SAS (堆疊非晶矽）為摻雜擴散 源形成高效能淺接面·—極艘。此超淺接面之及極與源極可 以利用熱處理將離子擴散進入基板。 最近，A‘H〇ri等人提出具有極淺源極與汲極接面之 元件’利用5 KeV離子佈植法及快速熱回火法，此法可用 於抑制短通道效應’在此文章中，源極與汲極延長利用離 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） A7 B7 5 70 五、發明説明（ 子佈植法製造以獲得極淺的輪廓，請參考 A. Hori等人所 提之文章，於 IEDM Tech. Dig. p.485, 1994,定名為 “A0.05 μηι - C Μ 0 S with Ultra Shallow Source/Drain Junction Fabricated by 5 KeV Ion Implantation and Rapid Thermal Annealing” 。 關於ULSI電路之應用，閘氧化層之厚度需要縮小尺 寸至十億分之一公尺，因此，極薄氧化層之可靠性成為縮 短元件之一嚴重問題，傳統上，閘氧化層之可靠性由許多 因素影響，例如即使供應0.25微米MOS之電壓降至2.5 伏特，熱載子為降低元件性能之一主要關鍵。為了提供可 靠的金氧半場效電晶體（MOSFETs)，許多MOSFET結構已 被提供，例如，一接近改善熱載子電阻之習知技術使用一 NICE(nitrogen implantation into CMOS gate electrode and source and drain)結構，NICE 結構由 T. Kuroi，et al.，in IEDMTech. Dig.，p325，1993所提出，此結搆中，具有p +多 晶矽閘極PM OS表面的通道已被研究代替具有n+多晶矽閘 極遮蓋的通道，然而，高劑量（高於4E15原子/平方公分） .氮佈植將造成多晶矽閘極之片電阻大量的增加，因此元件 之性能將因此方式而被降級，一相關的文章為“ Impact of Nitrogen Implantation on Highly Reliable Sub-Quarter-Micron Metal Oxide Field-Effect Transistors with Lightly Doped Drain Structure” ,S. Shimizu, et al., Jpn. J. Appel. -3- 本紙張尺度適用中國國家標隼（CNS ) A4規格（2!〇χ297公爱） ί---τ----τι —------ΐτ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印裂 A7 B7 經濟部中央標準局貝工消費合作社印製 五、發明説明（
Phys., vol. 35, p.802, 1 996，在 LDD η-MOS 中熱載子降級 因側壁間隙壁中介面態或電子陷阱的產生而造成，關於 NICE結構，氮化閘氧化層在閘電極之下無法有效抑制介 面態電子陷阱的產生，如此，S. Shimizu提出一 NISW (nitrogen implantation in the silicon oxide sidewall spacers) 結構以解決前述的結果，此結果被抑制由於隔離氮原子造 成側壁間隙壁與梦基材之間介面形成；^鍵（dangling bonds) 及弱鍵（weakened bonds) 〇 發明目的及极: 本發明之目的為提供一具有延長的淺源極與汲極接面 之一深次微米CMOS。 本發明提出一新潁的方法用以製造具有一極淺延長源 極與汲極接面之自行對準金屬矽化深次微米CMOS電晶 體，發明之結構包含閛極介電層形成於基板之上’此閘極 介電層可以由氧化物或氮化物所組成’閘極形成於閘極介 電層之上》—氧化層形成於閘極之側甓’另一部份氧化層 形成於基板之上鄰接閘極，氮摻雜之L型結構位於閘極結 構之側壁之上，上述之L型結構之橫向部份位於該基板上 之氧化層之上，間隙側壁位於該L塑結構之橫向部份之 上，且貼於上述之L型結構之垂直部份°延長之沒極與源 -4- 表纸張尺度適用中國國家標隼（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項存填寫本頁) 裝· 、ίτ
C 0 5 A7 B7 五、發明説明（） 極位於基板中、上述之L型結構之橫向部份之下’汲極與 源極位於基板之中鄰接於延長之汲極與源極。金屬矽化物 形成於上述之沒極與源極，金屬複晶矽化物形成於上述之 閘極之上。 本發明包含形成場氧化絕緣區域，隨後形成一薄的氣 化層於基材上作為一閘氧化層，一未摻雜多晶矽層利用化 學氣相沉積法沉積於閘氡化層之上，其次，一氣化石夕層隨 後形成於多晶發層之上作為一抗反射層（ARC)，然後未摻 雜多晶矽層、ARC層及氧化層被蝕刻分別形成極短通道多 晶矽閘結構於P井及N井上。進行一熱回火製程產生一極 薄墊氧化層於多晶矽閘極表面及未被閘極遮蓋之基材表面 上。形成一氮摻雜非晶矽層於閘極結構與墊氧化層上。 經濟部中央樣準局員工消費合作社印製 ;---^------ (讀先閲讀背面之注意事項再填寫本黃)
、1T 一氮化矽間隙側壁形成於閘極之側壁之上β接著’將 遮蓋層（ARC)以及氣化矽間隙側壁去除。氮化矽間隙側壁 有利於形成L型之結構鄰接於閘極。進行低能量高削量之 離子佈植法以捧雜摻質植入閘極與基材中，因而形成換雜 區域。掺質最好包括蝴與BF2或上述之組合用於pM〇s元 件。能量與佈植劑量分別為約0.5至120 KeV及5EU至 5E16原子/平方公分。接續覆蓋光阻於n井之上，進行第 二次離子佈植法以摻雜摻質植入閘極與基材中，因而形成 摻雜區域。摻質包括钟、填或上述之組合用於nm〇s元件。 __Γ5· 本紙張尺度適用中國國家標準YCNS ) Α4規格（210Χ297公釐）-------- — 經濟部中央標隼局員工消費合作社印製 7〇5 A7 ------^_____B7 五、發明説明（） 能量與佈植劑量分別為約0.5至120 KeV及5E14至5E16 原子/平方公分°於含氧環境中進行一氧化法以轉變氮摻 雜非晶矽層為一氮摻雜熱氧化矽層，同時鄰於閘極結構一 極淺源極與淡極介面與延長源極與汲極介面利用非晶矽層 與基板之離子為一擴散源而得到。隨後，形成一氮化矽層 再施以非等向性回蝕形成氮化矽間隙側壁於閘結構之側璧 上’自行對準金屬矽化物（SALICIDE)及多晶矽化金屬分別 形成於暴露出之基材與閘極上。 B式ffi蕈說 參考下述說吗連同隨附圖式，此發明的前述觀點及許 多優點將變得更容易認識及了解，其中： 第一圖為一半導體基材之裁面圖，說明依據本發明形 成一墊氧化層於半導體基材上之步驟， 第二圖為一半導體基材之截面圖，說明依據本發明形 成閘極結構於半導體基材上之步驟。 第三圖為一半導體基材之載面圖，說明依據本發明進 行一熱回火法之步驟。 第四圖為一半導體基材之載面圖，說明依據本發明形 成一氮摻雜非晶矽層於半導體基材上之步驟。 第五圖為一半導體基材之截面圖，說明依據本發明形 成氮化矽間隙惻壁於半導體基材上之步驟。 ______-6- 本紙張尺度適用中國國家標準（CNS }八4現格（2丨0X297公釐) — --- (請先閱讀背而之注意事項再填寫本頁) .裝. ，1Τ' •I冰 經濟部中央標準局員工消費合作社印製 Α7 Β7 五、發明説明（） 第六圖為一半導體基材之截面圓，說明依據本發明去 除間隙側壁與遮蓋層之步驟。 第七圖為一半導链基材之截面圖，說明依據本發明進 行一離子植入之步驟。 第八圖為一半導想基材之截面圖，說明依據本發明執 行第二次離子植入於半導艘基材之步驟。 第九围為一半導體基材之裁面圖，說明依據本發明執 行熱氧化之步驟β 第十圊為—半導艘基材之裁面®，說明依據本發明去 除間隙側壁之步称° 第Η--圖為一半導體基材之載面圖，說明依據本發明 分別形成金屬矽化物、多晶矽化金屬於基材與閘極上之步 驟。 發明ta挽明 本發明提出一新潁的方法用以製造具有一極淺延長源 極與没極接面之自行對準金屬梦化深：：欠微米 CMOS電晶 體，詳細說明如下述並連同隨附圈式。本發明之結構請參 閱第十一圓’本發明包含閘極介電層6形成於基板2之上， 此閘極介電層6可以由氧化物或氮化物所組成，閘極8形 成於閘極介電層之上。一氧化層12選擇性地形成於閘極 之側壁，另一部份氧化層12形成於基板2之上鄰接閘極， _______ -7- _ 本紙張尺度適用中國國家捸準（CNS ) A4规格（2】0Χ297公釐] ' I 丨- ^----7^1 裝------訂------- +\ . {諳先聞讀背面之注$項再填、寫本頁) 經濟部中央標準局員工消费合作社印製 -8- A7 _____B7 五、發明説明（） 位於基板2上之氧化層之厚度小於閉極介電層6之厚度。 氣換雜之L型結構1 4 a位於閘極結構之側壁之上，上述之 L型結構之橫向部份位於該基板上之氧化層1 2之上。間 隙惻壁位於該L型結構1 4a之橫向部份之上，且貼於上述 之L型結構1 4a之垂直部份。延長之汲極與源極2〇b(或24b) 位於基板中、上述之L型結構之橫向部份之下，汲極與源 極20a(或24a)位於基板之中鄰接於延長之汲極與源極 20b(或24b)。金屬矽化物30形成於上述之汲極與源極 20a(或24a)’金屬複晶矽化物28形成於上述之閘極8之 本結構之製程請參閱下述之說明，參考圖1，一具有 <100>結晶方向之单晶基材2用於較隹實施例，在此實例 中’厚的場氧化（FOX)區域4建立為隔離之目的，傳統上， FOX區域4經由一第一光阻及乾式蝕刻而建立以定義一氣 化矽-二氧化矽混合層，光阻去除及濕式潔淨製程之後， 於一含氧環境中進行熱氧化法以形成FOX區域4，厚度約 3 000至8000A，然後氮化矽層傳統地利用熱磷酸溶液除 去，而二氧化矽層利用稀釋HF或BOE溶液除去，然後雙 井區形成於基材2中。 隨後形成一薄的氧化層6於基材2上作為一間氣化 層，在較佳實施例中，閘氧化層6為使用_氧蒸氣環境所 各紙張尺度適用中國國家標牟（CNS ) A4規格（21〇χ 297公釐） I—：-------- (請先閲讀背面之注意事項再填寫本頁} --¾. 經濟部中央標準局員工消費合作社印製 6 70 5 A7 _ B7__五、發明説明（） 形之氧化矽組成，溫度約攝氏800至1 1 00度之間，閘氧 化層6可選擇性地使用其他已知氧化物化學組成及製程形 成，例如，閘氧化廣6可為利用一化學氣相沉積製程形成 之二氧化矽，以TEOS為來源，溫度約攝氏600至800度 及壓力約0.1至10托耳（torr)，於較佳實施例中，閘氧化 層6之厚度約15至200 A。此外，閘極氣化層也可以使用 於JVD系統所形成之氮化妙，此處· JVD指的是jet vapor deposition。由 JVD產生之氮化梦有較好之電性以及較氧 化矽低之漏電流，其防止boron穿透之能力也較佳。通常， 可以在室溫下沈積，再800至850 °C熱處理。 參考第二圊，矽氧化層6形成之後，一未摻雜多晶石夕 層8利用化學氣相沉積法沉積於閘氧化層6之上，其次， 一氮化矽層隨後形成於多晶矽層8之上作為一抗反射層 (ARC)，然後未摻雜多晶梦層8、ARC層1〇及氧化層6被 蝕刻分別形成極短通道多晶矽閘結構於P井及N井上。 下接第三围，進行一熱回火法約攝氏750至1100度 以修復蝕刻毁損之基材2，產生一極薄墊氧化層12於多晶 矽閘極8表面及未被閘極8遮蓋之基材2表面上。 參考第四圖，形成_氮摻雜非晶矽層14於閘極結構 與墊氧化層12上，最好利用由T. Kobayashi，etal.,inIEDM ___________ -9~ ________ 本紙張尺度適用中國國家標隼（CNS ) A4規格（210X297公釐） (請先閲讀背面之注^^項再填寫本頁) ;6 6 4 A7 B7 經濟部中央標準局貝工消費合作杜印製 五、發明説明（）
Tech. Dig·，p.683，1 994所提出之一氮同步摻雜多晶矽緩衝 方法，在此步驟中，氮同步摻雜非晶矽層14以 氣體系統攝氏500度下形成，氮濃度約1E18至〖E21atoms/ 立方公分，氮同步摻雜非晶矽層I 4厚度約400至1 500A， 氮同步摻雜非晶矽層1 4可選擇性地首先利用沉積一非晶 矽而形成，然後，一含氮原子離子佈植法隨後被執行摻雜 離子入非晶矽層，因此形成氮同步摻雜非晶矽層1 4。其他 方法，例如背景中提到分別由A. Hori及T. Kuroi所提之 方向可用於此，氮同步摻雜非晶矽層14展示兩個優點， 第一，矽層於氧化過程中保留一微結晶體，以及另外，氮 同步摻雜非晶矽層1 4之氧化速率較非摻雜矽慢。 參閱第五圈，一氮化矽間隙側壁16形成於閘極之側 壁之上。為達到此一步驟’一氮化矽先行沈積，再執行一 非等向性蝕刻製程便可以得到上述之間隙側壁1 (5 »氮摻雜 之非晶性矽在此步驟中亦被蝕刻因此只殘留於閘極側壁上 與氮化矽間隙側壁16之下。接著，將遮蓋層（ARC)l〇以 及氮化矽間隙側壁16去除，如第六圖所示„氮化矽間陈 側壁16有利於形成L型之結構14鄰接於閘極。L型結構 14之橫向部份橫躺於基板2之上。值得注意的是，閘極上 方因而曝露。 參閱第七圖，進行低能量高劑量之離子佈植法以搀雜 -10- 表紙張尺度適用中國國家標準（CNS > Μ規格（21 ox 297公釐） “_ ^ ；----^.1 裝-- (請先聞讀背面之注意事項再填寫本頁) -5 ί -球 A7 五、發明説明（） 掺質植入閘極8與基材2中，因而形成摻雜區域20«在此 步驟之中P井由一光阻18所覆蓋，此摻雜區域20與閘極 相距一距離約與氮化矽間隙側壁同寬。摻質最好包括硼與 BF2或上述之組合用於PMOS元件。能量與佈植劑量分別 為約0.5至120 KeV及5E14至5E16原子/平方公分。特 別注意的是，再上述摻雜之後，位於L型結構ί 4下方之 基板濃度小於為被L型結構1 4遮蓋之區域。然後去除光 阻18。 接續第八圖，覆蓋光阻22於Ν井之上，進行第二次 離子佈植法以摻雜摻質植入閘極8與基材2中，因而形成 摻雜區域24。在此步驟中利用低能量高劑量執行，此摻雜 區域2 4與閘極相距一距離約與氮化矽間隙側壁同寬。摻 質最好包括砷、磷或上述之組合用於NMOS元件。能量與 佈植劑量分別為約0.5至120 KeV及5Ε14至5Ε16原子/ 平方公分。特別注意的是，再上述摻雜之後，位於L型結 構14下方之基板濃度小於為被L型結構14遮蓋之區域。 然後去除光阻22。上述之兩次離子植入之次序可以對調。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 參閱第九圊，於含氧環境中進行一氧化法以轉變氮摻 雜非晶矽層1 4為一氮摻雜熱氧化矽層1 4a，於一實施例 中，此步驟之溫度約攝氏80 0至1150度範圍。同時，鄰 於閘極結構一極淺源極與汲極介面 20a、24a與延長源極 -II- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） *4 ϋ ί Ο *4 ϋ ί Ο 經濟部中央標準局員工消費合作社印裝 Α7 _Β7___ 五、發明説明（） 與汲極介面20b、24b利用非晶矽層14與基板之離子為一 擴散源而得到’一關於此方法之文章由S. L. Wu，et al.，in IEEE Trans. Electron Devices, Vo 1. ED-40，p.1797，ί”]所 提出’此論文中，利用一 SAS (堆疊非晶矽）為摻雜擴散源 形成高效能淺接面二極體》 随後’形成一氮化矽層再施以非等向性回蝕形成釓化 矽間隙側壁26於閘結構之側壁上，結果結構說明於第十 圏中。位於閘極上方為被間隙側壁遮蓋之氧化層1 4a同十 被去除。 接硪第十一圊，自行對準金屬矽化物（SALICIDE)30 及多晶矽化金屬2 8分別形成於暴露出之基材2與閘極8 上，傳統上可利用已知製程達成，例如，一耐火金屬或貴 重金屬層，如Ti,Pt, Co，W, Ni，Pd,Cr等被濺鍍於基材2' 間隙壁26及閘極8上，然後，進行一快速熱回火（RTA)於 N2環境中攝氏3 50至700度下，使濂鍍的金屬與多晶矽閘 極8及矽基材2反應，因此形成金屬矽化物於這些部分上。 然後一剝除步驟除去側壁間陈壁26上未反應的金屬，如 此，自行對準金屬矽化物30及多晶矽化金屬28自行對準 形成於這些區域上。 由以上揭露可了解，本發明提供下列優點：（1)利用自 __-12-____ 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0X297公釐） (諳先聞讀背面之注意事項再填寫本頁) -裝· 訂 G 7 ϋ 5 A7 B7_ _ 五、發明説明（） 行對準金屬矽化物及延長源極與汲極介面技術可增加元件 性能；（2)延長的極淺接面結構可利用間隙壁為一擴散源而 得到，用以抑制短通道效應或逆短通道效應，請參考一文 章由 P. G. Y. Tsui, et al.，in IEDM Tech. Dig.，p.501，1994 所提出：（3)PM0S或NMOS之汲極/源極與延長汲極/源極 利用一次離子植入便可以完成。 本發明以一較佳實施例說明如上，僅用於藉以幫助了 解本發明之實施，非用以限定本發明之精神，而熟悉此領 域技藝者於領悟本發明之精神後，在不聣離本發明之精神 範圍内，當可作些許更動湖飾及等同之變化替換，其專利 保護範圍當視後附之申請專利範圍及其等同領域而定。 (請先閱讀背面之注意事項再填寫本頁) IJi 装· 订 ί 經濟部中央標隼局員工消費合作社印製 -13- 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐>