TW466657B - Method for calculating the yield loss - Google Patents

Method for calculating the yield loss Download PDF

Info

Publication number
TW466657B
TW466657B TW89112376A TW89112376A TW466657B TW 466657 B TW466657 B TW 466657B TW 89112376 A TW89112376 A TW 89112376A TW 89112376 A TW89112376 A TW 89112376A TW 466657 B TW466657 B TW 466657B
Authority
TW
Taiwan
Prior art keywords
yield
feature
wafer
sig
wafers
Prior art date
Application number
TW89112376A
Other languages
English (en)
Inventor
Michael Rettelbach
Original Assignee
Promos Technologies Inc
Mosel Vitelic Inc
Infineon Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Promos Technologies Inc, Mosel Vitelic Inc, Infineon Technologies Inc filed Critical Promos Technologies Inc
Priority to TW89112376A priority Critical patent/TW466657B/zh
Application granted granted Critical
Publication of TW466657B publication Critical patent/TW466657B/zh

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

--UL-89112376 车月日 修正 五、發明說明(1) ' ' 本發明係有關於一種獲得一特徵所造成的良率損失的 方法’尤指一種能夠較為精準的獲得—特徵對半導體晶片 的良率所造成之損失的方法。 良率是一個大量生產工廠的一個非常重要的指標,一 方面’良率代表了 一個工廠的生產技術,另一方面,良率 反映出生產一個產品所需要的成本。尤其是對於半導體 晶片製作工廠而言,良率更是攸關乎整個工廠的獲利率。 因此’如何提高良率,是大量生產時的主要課題。 經過產品測試後’半導體晶圓(wafer)上的每一個晶 片便可以分為—正常晶片(normal chip)或毀損晶片 (failure chip)。因此,可以決定出良率。如第1圖所 示’第1圖為一半導體晶圓上晶片的位置以及好壞示意 圖。晶片在半導體晶圓i 〇上以陣列的方式排列。每一個暗 色的晶片1 2代表了一個毀損的晶片,每一個白色的晶片j 4 代表了一個正常的晶片。 有時半導體晶圓上之毀損的晶片會構成一些特殊的圖 案(pat tern),而且這樣的圖案經常的出現在不同的半導 體ea圓上’這些圖案就稱為特徵(signature)。如第1圖在 晶圓中央區域的瑞典(Sweden)4〇、在晶圓邊緣部位的邊際 效應4 2以及對準不良4 4。一.個特徵的重複出現,往往代表 了整個生產流程中的某一個或是某些個步驟經常的處於不 正常狀態,同時也代表了良率不斷的因該特徵而降低。 〇不同的特徵對一段觀察時間内之良率所造成的總良率 ί貝失必須被加以辨認,如此,才可以提供一個生產流程中 I JL調整的優先順序。譬如說,如果瑞典特徵在一個月中
0593-5118twfl.ptc 第5頁 4 66 65', ^S_ 89112376 五、發明說明(2) 修正
所造成的總,率損失會比其他的特徵所造成的總良率損失 來的大,那就應該先對相關於瑞典特徵的製程加以修正 整’以快速的增加良率以及獲利率。 習知一個特徵所造成的良率損失之計算方法包含 列步驟: r 1二提供所有相關的晶圓之良率表列,每一良率表列用 以表不一日B圓的良率以及該晶圓是否受到特徵所影響。譬 如說,假設有兩種特徵(S1與$2);而晶圓總共有5片 (W卜W5)。第1表為可能之所有的良率表列。 其中,在S1攔位中有V者表示該晶 響,以此類推。 圓有受到S1之特徵 所影 晶圓 良率(Yreal) S1 S2 __Wl 95% — W2 92% V W3 ----- 89% V W4 85% V V W5 97% — 以第ί./二歸法求出一次特徵出現時會造成的良率損失 以第1表而S ,回歸方程式可以寫為 其中,未知數是γ real average Is丨以及k,由第1表中之晶片W1可
0593-5118twfl.ptc 第6頁
Yaverage — IsJSi - IS2*S2 = γ ________(i) 4 6 6 65\ -—案號.刖119!V7R_年月曰 你^___ 五、發明說明(3^ " " ~- 以提供^,^ΥγμΙΧο,ο,μ%),由第1表中之晶片以可 以提供(81,32,¥]^&1) = (1,〇,92%)’以此類推。如此,可以 產生5個帶有3個未知數之方程式,以求取出以1與&為獨 立變數(independent variable)、aYrea]為依賴變數 (dependent variable)的最接近之平面方程式。如第2圖 所示’分佈區域DQ、h、D2以及D12分別表示 (Sl,S2),(〇,〇) , 〇,〇) 、(0,1)以及(1,1)時的晶片良率 分佈,而平面P則表示回歸法所求出之最接近分佈區域 D0、D丨、D2以及Dia的平面。根據第1表,經過推算, (Yaverage ’ Is丨,IS2) = ( 9 6%,4 %,7%)。IS1 與 IS2 便是分別代表 s i 與 S2出現一次所造成的單片晶圓之良率損失,如第2圖的右 半邊所示。 3.依照特徵所出現的機率求出每一個特徵所影響的總 良率損失。以第1表為例。S1出現在5片晶圓中的2片晶圓‘ 中’所以S1所造成的總良率損失就是〗S1 *2/5 = 1, 6%。相同 道理’ S2所造成的總良率損失sIs2*2/5 = 2· 8%。如此,便 可以知道每一個特徵所貢獻的總良率損失有多少。 但疋,因為統計上的不確定性,當兩個以上的特徵出 現於同一片晶圓上時,習知的方法就無法辨認出個別的特 徵對該晶圓所造成的影響,‘譬如第1表中的^晶圓。因 此,由如此的資料所歸納出來的總良率損失當然會有較大 的不確定性。 另一方面’萬一有一片晶圓的測試結果僅僅能辨識出 一個特徵’而且該晶圓的良率又比一般僅僅有一特徵之晶 圓的良率來的低很多。這表示該晶圓除了該特徵會造成良
0593-51l8twfl,ptc 第7頁 案號 89112376 五、發明說明(4) f損失外’還有其他未知的因素造成了良率的損失。但 =,依照習知的方法。該晶圓的良率損失將會歸納到該特 ::造成的總良率損失,會造成最後計算所得到因該特徵 所造成之總良率損失比較不精確。 攻有鑑於此,本發明的主要目的,在於能夠更清楚的釐 率損失與特徵之間的關係…得到更精確的特徵所 k成之總良率損失。 根據上述之目的,本發明提供一種獲得一特徵所造成 :,良率損失的方&。首先,分割一製作後晶圓表面上之 :陣列,以定義出複數個相鄰之區域。接著,提供複數 ^圓之複數良率表列,每—良率表列包含有複數個區域 二以及一特徵欄位。每一區域良率對應至一相關之晶圓 姓相對區域β該特徵攔位表示該相關之晶圓是否受到該 尨所影響。接著,提供至少一該特徵會影響到的區域。 木,以線性回歸之方法,根據該複數良率表列,計算出 二=特徵出現一次時,對至少一被影響到的區域所造成的 ::性良率損《。接著,依據該被影響到的區域在該晶片 所佔的比例,加總該等區域性良率損失,以計算出該 現於-晶料,對單—晶圓所造成的單片良率損 =後,依據該單片良率損失以及被該特徵所影響之晶 ;,複數片晶圓中的比例,以估計出該總良率損失。 發明提出另一種獲得一特徵所造成的總良率損失的 、首先,提供複數片晶圓之複數良率表列,每一良率 率二^含有複數個特性良率以及一特徵欄位。每一特性良 ;,,,至一相關之晶圓在一測試條件下之良率。該特徵欄
EH
0593-5118twfl.ptc 第8頁
案號891〗237fi 五、發明說明(5) 位表示該相關之晶圓是否夸 出至少-該特徵會影響到的測:武條=所影!。接著’提供 之方法,根據該複數良率矣' 1条,。接者,以線性回歸 時,至少-關於被影響到:皮2出在該特徵出現-次 I接著,加總該等特性件=的^率損 失。最後,依據該單片良率m以產生早片良率損 於該複數片晶圓中的比二羊=及該特徵所影響之晶圓 本發明再提出另一m該總良率損失。 的方法。首先,分割u::特徵所造成的總良率損失 定義出複數個相鄰之區*〖:圓表面上之晶片陣列,以 及特徵攔位。每含有複數個區域性特性良率以 相斟F&域特性良率對應至一相關之晶圓的一 相對Q域在-相關之測試條 該相關之晶因是否受到該特徵所影上著特 歸;;ΐ會Γ到的區域以及測試條件。接著;= -欠時,被景/继據4複數良率表列,計算出當該特徵出現一 夺被影β之測試條件對至少一被影響到的區域,所造 m 1特性良率損失β接著依據該被影響到的 在該曰曰片陣列所佔的比例,加總該等區域性特性良率損 出該特徵出現於-晶圓時,對單-晶圓所造成 的單片良率損失。最後’依據該單片良率損失以及被該特 徵所影響之晶圓於該複數片晶圓中的比例,以估計出該魄 良率損失。 〜 本發明之優點在於良率被區域、特性或區域加特性的 條件所切割’所以’進行統計時,由一特徵所影響不到的
0593-511Stwfl.ptc 第9頁 4 6 6 ί 修正 a 五、發明說明(6) 區域或是特性所貢獻 $ ^ ^ ^馱之良率損失便可以被排除在外。因
Jb # H Β確的計算出該特徵所造成的總良率損失。 下文辂嚴一纪1i上述目的、特徵和優點能更明顯易僅, . 父 把例’並配合所附圖式,作詳細說明如 下· 圖式之簡單說明: 第1圖為一半導·贈曰P1 的, 阳圓上晶片的位置以及好壞示意 圖, 第2圖為歸納法所求出 你OOP*丄W Λ出之最接近平面的示意圖; 第3圖為本發明切名丨_ Λ|| . 後的區域示意圖; 作後晶圓表面上之晶片陣列 第4圖為本發明中所提供之複數良率表列的示意圖; 以及 第5圖為特徵SI 、S2以je qq & 丄 乂及S3所造成之總良率損失的比 較圖。 符號說明: 1 0、20 晶圓 12 14 正常的晶片 30 32 特徵資訊 40 42 邊際效應 44 毁損的晶片 良率資訊 瑞典 對準不良 實施例: 本發明之精神在於將一 ^ α ^ ^ ^ ^ 晶圓的良率分類成複數個部分 良率,益且定義出每個特糌县;1刀 二二+會對部分良率產生影響, _______‘個」^徵所產生的總良率損失
0593.5118twfl.ptc 第10頁 1^^ 4 6 6 6 5 案號 89112376 五、發明說明(7) 時,可以排除掉不會影響到部分良率損失之特徵,所以, 得到的結果便會更加精確。 第一實施例 請參閱第3圖’第3圖為本發明切割—製作後晶圓表面 上之晶月陣列後的區域示意圖。第3圖中的每一個格子代 表-個晶片(chip)。由内而外’製作後晶圓⑼之表面可以 定義成複數個近似環狀區域,分別命名為區域A、b、c、d 以及E。 f J ’從測試晶片後之資料中,可以獲得複數片晶圓 的良率表列。如第4圖所示,第4圖為本發明中所提供之複 數良率表列的示意圖。第4圖令共提供了21片晶圓 表Γ每一個良率表列包含有良率資訊3。 =及特徵資《2。I率資訊3〇包含有複數個區域 率(regional bin yield),每一區域特性良率對應至一二 關之晶圓的一相對區域在一相關之測試條件下之 謂測試條件是一些驗證一晶片(chi p)是否為—可成的 :之Ϊ:寫:ί:算直流電壓電流條#、交流電““ ^ ^ ^τι "T21 ^ ^ ^ * i乙m汉id。而YTi A則表不a區域ψ + B tj 通過T1測試條件後的良率,‘YT2j表示Λ區域中之曰曰片 η測試條件且通過”測試條件後的良率,卩此類:片=過 資訊32中含有三個特徵攔位,分別命名為si、sj =徵 在S1爛位中記上v符號表示一晶圓的測試結果。 1圖的測試結果)包含有特徵S1的圖f,也中a(:如第 沒义到任以;到 0593-5118twfl.ptc 第11頁 4 6 6 65 五、發明說明(8) 案號 89112376
晶圓W2受到特徵S2與S3的影響,以此類推。 接著’定義出至少一該特徵會影響到的區域以及測試 條件《從測試的經驗中可以得知,每一特徵僅僅會影響到 某些區域的良率,而且僅僅會在某種測試條件才可能被筛 選出來。因此,可以定義出至少一該特徵會影響到的區域 以及測試條件。請參閱第2表’第2表為本發明中的一定義
特微 測試條件_區域(受影響的) S1 T1_D,TI E S2 T1_A, TI B, T2_A, T2_B S3 T2_E 第2表 由第2表中可以得知’特徵S1僅僅會出現在區域中, 而且’只有在測試條件T1情形下才會出現,以此類推。 接著,以線性回歸之數學方法,根據該複數良率表 列,计算出當該特徵出現一次,測試條件對至少一被影響 到的區域所造成的區域性特性良率損失。譬如說,要計算 S1在測試條件T1時對區域D所造成之良率損失。S|,可以 藉由下列公式(2 )以及線性回歸所獲得。 YT1-Daverage - IT1 D S1 = YTl_DreaJ -------(2)。 由第4圖中的2 1個良率表列可以得到2 1組(S" YT1 _Dreal )的 值’接著代入公式(2 )並藉由回歸計算便可以得知係數 YTl_Daverage與卜丨丄sj的值。而丨化^便是表示,特徵出現
4 6 (· 修正 月 曰 案號 89Π2376 五、發明說明(9) 一次時’在D區域’於T1的測試條件下可能造成的區域性 特性良率損失。同樣方法,也可以得到[口人si。由第2表可 知’特徵S1僅僅會對Tl—D,Tl-Ε之條件下的良率產生影 響,所以除了1T1丄si與1η人S1之外,其他與特徵S1有關的區 域性特性良率損失,如Ιτ 、丨 、τ …笨,加* ^J.A.Sl hi—B_S1 、1丁2 一 A_S1 寻,都為 G。相同的概念,每一個因一個特徵產生的區域性特性良 率才貝失〖test _region_sig都可以求出。 接著,一片晶圓在特徵s 1出現時所造成的單片良率損 失可以由下列公式(3 )求出: lO_Sl in_A_Sl + CB iTI B S1 + Cc IT] C si + + ""total (3)
Ce Iti_e_si + CA IT2_A_S1 + cB IT2 B S1 + ....../c, 其中’ cx表示在區域X的晶片數目,Ct〇tai表示一片晶圓的 總晶片數目。公式(3)表示將所有有關於特徵s】的區域性 特性良率以他們的所佔之比例做總和。 最後,特徵S1在一段觀察時間内所造成的總良率損失 就可以以Iesi與31出現的機率加以計算。如公式(4)所示。
Iiiipact_Sl ~ J〇_Sl * ^Sl/Wt〇tal ---------------(碰) 其中,ffsl表示帶有特徵S1之晶圓的晶圓數,Wt。⑷表示總共 的晶圓數。 同樣的道理,特徵S2以及S3所造成的總良率損失都可 以以上述的方法加以求得。如此,便可以將所有特徵所造 成的總良率損失加以排序。請參閱第5圖所示。第5圖為特 徵SI、S2以及S3所造成之總良率損失的比較圖。第5圖可 以發現’特徵S2引起的總良率損失最大,所以會產生特徵 466 案號 89112376
R 曰 修正 五、發明說明(10) S2之製程步驟應該最先被加以改善,以提高良率。 第二實施例 根據將晶圓上的良率分類的概念,本發明也可以有另 一種實施方法。也就是將良率結果依據區域分類,而非如 第一實施例一樣依據區域以及測試條件而分類。 第二實施例可以簡略的以下列步驟表示: (1 )切割一製作後晶圓表面上之晶片陣列後的區域示 意圖,譬如第3圖; (2) 提供複數片晶圓之複數良率表列。每一良率表列 含有複數個區域良率(regi〇nal yield)以及複數個特徵攔 位。良率表列顯示每一晶圓之良率以區域加以分類的結 果,以及是否有被特徵所影響的關聯性; (3) 提供每一個特徵會影響到的區域; (4) 以線性回歸之方法,分別求出個別一特徵出現一 次時,對個別一區域所會造成的區域性良率損失; (5) 依照每區域於一個晶圓中所佔的比例,將一個特 徵所造成的所有區域性良率損失總和;以及 (6) 依照個別特徵出現的比例’求取個別 的嫵良率指尖。 Λ 第三實 一錄上的良率分類的概念,本發明也可以有另 、。也就是將良率結果依據測試條件而分 類’:非:第—實施例一樣依據區域以及測試條件。 可以簡略的以下列步驟表示:
0593-5118twfl.i)tc ( ϋ片晶圓之複數良率表列。每一良率表列
麵 第14頁 ^.6 6 65 平
五、發明說明(11) 含有複數個特性良率(bin yield)以及複數個特徵攔位。 良率表列顯示每一晶圓之良率以測試條件加以分類的結 果’以及是否有被特徵所影響的關聯性; ° (2) 提供每一個特徵會影響到的測試條件; (3) 以線性回歸之方法,分別求出個別一特徵出現一 次時,對個別一測試條件所會造成的特性良率損失; (4) 將一個特徵所造成的所有特性良率損失總和以及 (5) 依照個別特徵出現的比例,求取個別特徵所造成 的總良率損失。 ,本發明之良率表列中,良率已經適當的加以分類, » .¾丨::據區域、也許是依據測試條件、或是依據區域以 f測ί條件。當然的,以其他的條件分類也可以,這在於 + ^ : f喜好。因為良率已經適當的加以分類,所以可以 此'月的分類出每個特徵對於晶片上的良率之影響,因 t匕φ ϋ,間對良率的干擾便可以減小’所以每個特徵的總 良率知失便可以比較精確的被計算出來。 本發"日月I” ^ , ^ π 雄以一較佳實施例揭露如上’然其並非用以限 和^固 可熟^此項技藝者,在不脫離本發明之精神 笳^米、S二當可做些許的更動與潤飾’因此本發明之保護 範圍备視後附之中請專利範‘圍所界定者為準。
0593-5118twfl.ptc 第15頁

Claims (1)

  1. - --~迎η 2呵___7 年7月〆曰__修正本__ 六、申請專利範圍 ' ? 1. 一種獲得一特徵所造成的總良率損失的方法,包含 有下列步驟: 分割一製作後晶圓(processed wafer)表面上之晶片 陣列’以定義出複數個相鄰之區域(regi〇n); 提供複數片晶圓之複數良率表列,每一良率表列包含 有: 複數個區域良率(regi〇nal yield),每—區域良率 對應至一相關之晶圓的一相對區域;以及 一特徵攔位,以表示該相關之晶圓是否受到該特 所影響; 提供至少一該特徵會影響到的區域; 以線性回歸之方法’根據該複數良率表列,計算出當 該特徵出現一次時,對至少一被影響到的區域所造成的二 域性良率損失; 依據該被影響到的區域在該晶片陣列所佔的比例,加 總該等區域性良率損失,以計算出該特徵出現於一晶圓 時’對單一晶圓所造成的單片良率損失;以及 依據該單片良率損失以及被該特徵所影響之晶圓於該 複數片晶圓中的比例,以估計出該總良率損失。 2, 如申請專利範圍第丨項之方法,其中,該單片良率 損失係依照下列數學式而求得: “_Sis =㈣ ^Region lRegio„_Sig)/Ct〇tal 其中, #
    0593-5118twfl,ptc 第16頁 六 案號 89112376
    片 中 失 其 鄰 有 有 至 所 該複數個相 該
    0593-5118twfl.ptc 中請專利範圍 良率損失; ^Region 表示位於Reg ion區域中的晶片數; 11!咖。1^8表示當^&特徵出現一次時,對1^8 1〇]1區域 的晶片,所造成的區域性特性良率損失;以及 Ct〇tal表示一晶圓中的總晶片數; 3·如申請專利範圍第2項之方法,其中,該總良率 係依照下列數學式而求得: ^impact—Sig = I〇_Sig * WSig/Wt〇tal ; 中, I hpact_Sig表示該Sig特徵所造成之總良率損失; wsu表示帶有該Sig特徵之晶圓數;以及 Wt〇tal表示所有的總晶圓數。 4.如申請專利範圍第丨項之方法,其中 之區域的外觀大約為環形。 5· —種獲得一特徵所造成的總良率損失的方法, 下列步驟: 3 .提供複數片晶圓之複數良率表列,每一良率表列包含 複數個特性良率(bin yieid),每—特性良率對應 一相關之晶圓在一測試條件下之良率;以及 ’ 了特徵欄位,以表示該相關之晶圓是否受到該特徵 T 提供出至少一該特徵會影響到的測試條件; 以線性回歸之方法’根據該複數良率表列,計算出在 i徵出現一次時’至少一被影響到之測試條件所造成的 麵
    第17頁 JL__日 _ 案號刖丨 19T7R 六、申請專利範圍 特性良率損失; 加總該等特性良率損失, 及 失以產生一皁片良率損失;以 數片= = = = ;響…於該複 損失=方法’其中,該單片良率 I〇_Sig -抱 ^Bin.Sig ; 其中, I〇_su表示Sig特徵出現一 士技,料 片良率損失;以及 現次時’對-晶圓所造成的單 IBin_su表示當Sig特徵出現一次時,於 下,所造成的特性良率損失; I Π利忒條仵 7.如申請專利範圍第6jS之方法,盆ώ 失係依照下列數學式而求得: 、’該總良率損 * WSig/Wtotai Iimpact_Sig - [O—Sig 其中, ^impact—Sig 表示該Sig特徵所造成之總良率損失. 表示所有的總晶圓數 WSig表不帶有該Sig特徵之晶圓數;以及 ’ I total 8. 如申請專利範圍第5項之方法,其中,該p 包含有直流電壓電流條件、交流電壓電流條〜冽試條件 入能力。 U及資料寫 9. 一種獲得一特徵所造成的總良率損失 八叼方法,& ___ 古,包含
    ms 0593-51I8twfl.ptc 第18頁 6 65 7 t^_89ll2376 Λ. 修正 六、申請專利範圍 有下列步驟: 陣列^ ^ ^ ^作後晶圓(Pr〇CeSSed wafer)表面上之晶片 二ί出複數個相鄰之區域; 有:’、複數片晶圓之複數良率表列,每一良率表列包含 複數個區域神ή /一區域特性良率對應$ f率(1^以〇1131 bin yield),每 關之測試條件下夕自*目關之晶圓的一相對區域在一相 T r <艮準;以及 所影響;·乂表示該相關之晶圓是否受到該特徵 提供出至少一姑必加A 以線性回歸之^法徵會影響到的區域以及測試條件; 該特徵出現一-欠時、,根據該複數良率表列,計算出當 的區域所造成的區域性;件對至少-被影響到 總該等ί i ί : T :區域在該晶片陣列所佔的比例,加 圓時,對單一晶圓言十算出該特徵出現於一晶 依據造成的單片良率損失;以及 複數片晶圓中的比例知失以及被該特徵所影響之晶圓於該 10如申估計出該總良率損失。 失係依照下列二數學式而求得: ,、中,該總良率知 τ Σi〇_sig - (c τ X /c Region ·ΐΒίη_]^εί〇η—gig』/ Lt〇ta丨 ; 曰 其中 表丁Sig」徵出現-次時’對一晶圓所造成的良 l〇-Sig
    0593-5118twfl.ptc 第19頁 4 6 6 6 5'/ ----案號89112376__年月日 修正_ 六、申請專利範圍 率損失; CRegi。。表不 位於Reg ion區域中的晶片數; ^Bin_Region_Sig 表不 當Sig特徵出現一次時,對Regi〇n區 域中的晶片,於B i η測試條件下,所造成的區域性特性良 率損失;以及 Ctotal表示一晶圓中的總晶片數。 11.如申請專利範圍第1 〇項之方法,其中,該總良率 損失係依照下列數學式而求得: Iimpact_Sig _ I〇_Sig * WSig/Wt〇ta 丨, 其中, Ii»pact_Sig表示該Sig特徵所造成之總良率損失; WSig表示帶有該Sig特徵之晶圓數;以及 Wt〇tal表示所有的總晶圓數。 12.如申請專利範圍篦q瑣之方法,甘+ Α 鄰 月牝固吊y峭 ,其中,該複數個 之區域的外觀大約為環形。 1 3 .如申請專利範圍第9 包含有直流電壓電流條件、 入能力。 之方法,其中,該測試條件 流電壓電流條件以及資料寫
TW89112376A 2000-06-23 2000-06-23 Method for calculating the yield loss TW466657B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW89112376A TW466657B (en) 2000-06-23 2000-06-23 Method for calculating the yield loss

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW89112376A TW466657B (en) 2000-06-23 2000-06-23 Method for calculating the yield loss

Publications (1)

Publication Number Publication Date
TW466657B true TW466657B (en) 2001-12-01

Family

ID=21660189

Family Applications (1)

Application Number Title Priority Date Filing Date
TW89112376A TW466657B (en) 2000-06-23 2000-06-23 Method for calculating the yield loss

Country Status (1)

Country Link
TW (1) TW466657B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112710942A (zh) * 2021-03-24 2021-04-27 上海伟测半导体科技股份有限公司 晶圆区域性问题的分析系统及方法
CN112966827A (zh) * 2021-02-26 2021-06-15 普赛微科技(杭州)有限公司 一种存储器开发过程中的良品率预测方法
CN113759665A (zh) * 2020-06-01 2021-12-07 长鑫存储技术有限公司 晶圆布局的设计方法及光刻机曝光系统
US11657204B2 (en) 2020-06-01 2023-05-23 Changxin Memory Technologies, Inc. Method of wafer layout and exposure system of lithography machine

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113759665A (zh) * 2020-06-01 2021-12-07 长鑫存储技术有限公司 晶圆布局的设计方法及光刻机曝光系统
WO2021244231A1 (zh) * 2020-06-01 2021-12-09 长鑫存储技术有限公司 晶圆布局的设计方法及光刻机曝光系统
US11657204B2 (en) 2020-06-01 2023-05-23 Changxin Memory Technologies, Inc. Method of wafer layout and exposure system of lithography machine
CN112966827A (zh) * 2021-02-26 2021-06-15 普赛微科技(杭州)有限公司 一种存储器开发过程中的良品率预测方法
CN112710942A (zh) * 2021-03-24 2021-04-27 上海伟测半导体科技股份有限公司 晶圆区域性问题的分析系统及方法
CN112710942B (zh) * 2021-03-24 2021-06-08 上海伟测半导体科技股份有限公司 晶圆区域性问题的分析系统及方法

Similar Documents

Publication Publication Date Title
TWI288311B (en) Method for monitoring processing tools in a semiconductor-manufacturing facility, method for predicting manufacturing results of semiconductor wafers, and systems monitoring semiconductor manufacture process
US7831409B2 (en) Method and system for yield similarity of semiconductor devices
US11726402B2 (en) Method and system for layout enhancement based on inter-cell correlation
JP7227992B2 (ja) 表面形状由来のオーバーレイの分解分析および分解分析を用いたオーバーレイ制御の向上
TW466657B (en) Method for calculating the yield loss
US20080248601A1 (en) Method of fusing trimming for semiconductor device
CN106815462B (zh) 辨识良率损失的根本原因的系统与方法
US7991497B2 (en) Method and system for defect detection in manufacturing integrated circuits
TW200301862A (en) Design method for integrated circuit chips
TWI285341B (en) Method for analyzing in-line QC parameters
US7319938B2 (en) Method and system for processing commonality of semiconductor devices
TWI253550B (en) A system and method for identifying semiconductor process steps for queue-time control and abnormality detection
TW200947574A (en) Machine fault detection method
CN109950166B (zh) 晶粒尺寸的检测方法
CN109298593B (zh) 校准opc和pwopc模型焦平面的方法
JP2005134747A (ja) マスク評価方法、マスク評価システム、マスク製造方法およびプログラム
CN108681947A (zh) 基于物品的时间关联度和覆盖度的协同过滤推荐方法
TW518703B (en) Characterizing semiconductor wafers with enhanced S parameter contour mapping
Gao et al. Comparison of methods for analyzing binary data arising from two‐sample twin studies
CN115561976B (zh) 光刻设备基准聚焦变动后产品的风险评估方法
TWI272688B (en) Frequency-domain mask, and its realizing method, test method using the same to inspect repeated pattern defects
US6965844B1 (en) Method and system for processing stability of semiconductor devices
TW559865B (en) Computer-implemented method of process analysis
TW508708B (en) Method for determining whether an examined process machine has process chamber dependency
JP2002015967A (ja) 歩留まり損失を計算する方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees