TW466607B - Manufacturing method for metal gate - Google Patents

Manufacturing method for metal gate Download PDF

Info

Publication number
TW466607B
TW466607B TW89107441A TW89107441A TW466607B TW 466607 B TW466607 B TW 466607B TW 89107441 A TW89107441 A TW 89107441A TW 89107441 A TW89107441 A TW 89107441A TW 466607 B TW466607 B TW 466607B
Authority
TW
Taiwan
Prior art keywords
layer
metal
gate
manufacturing
scope
Prior art date
Application number
TW89107441A
Other languages
English (en)
Inventor
Meng-Jin Tsai
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to TW89107441A priority Critical patent/TW466607B/zh
Application granted granted Critical
Publication of TW466607B publication Critical patent/TW466607B/zh

Links

Description

經濟部智慧財產局員工消費合作社印製 406607 A7 5 830twf.doc/008 B7 五、發明說明(f ) 本發明是有關於一種半導體積體電路元件的製造方法, 且特別是有關於一種金屬閘極的製造方法。 在積體電路的製程中,金氧半場效電晶體的品質對半導 體元件的品質有決定性的影響。其中,電晶體之閘極的導 電性更是電晶體之品質的一項重要因素。其中,由於多晶 石夕閘極具有許多缺點,包括多晶砍間極的缺乏(Depletion) 現象,此現象會使得元件之效能下降。 傳統上,在多晶矽層中會摻雜雜質(比如爲砷、磷等)以 增加其導電性。然而,以此摻雜之多晶矽作爲閘極時,當 在閘極施加一電壓,這時在多晶矽閘極與介電層接觸之界 面,會產生感應電荷,而使得在此區域摻雜之雜質與感應 電荷互相抵消,形成一缺乏區(Depletion Region)。 缺乏區可視爲介電層之延伸,而缺乏區的形成,造成介 電層厚度的增加,降低了元件之效能。而且隨著施加之電 壓(V)的不同,此缺乏區之厚度亦隨之改變,這種現象造 '成電容器之電壓常數(Voltage Coefficient,l/C(dC/dV))隨施 加電壓不同而變化,影響元件之穩定性。 而且,多晶矽層的阻値較高,亦限制了操作之速度,無 法應用於更高速的操作領域之中。故在線寬爲〇·1微米的 積體電路製程中,具有阻値小且不需以雜質佈植來增加其 導電性及不具缺乏區等優點的金屬閘極(Metal Gate)已經被 廣泛的採用。 金屬閘極由於阻値小且其不需要再額外雜質佈植以增加 其導電性,故現已廣泛應用於金氧半導體作爲閘極。而金 4 I-----1----- —t--------訂· (請先閱讀背面之注意事項再填寫本頁) 本纸張尺度適用中國國家標準(CNS)A4規格(210x 297公釐) 466607 Λ7 B7 5 830twf,doc/008 五、發明說明(1/) tt 1 n n I— n 1 I > n 一 5、 (請先閱讀背面之注意事項再填寫本頁) 屬鎢是廣泛作爲閘極的材料之一,其通常是以電漿或雷射 加強式化學氣相沈積法或是以物理濺鍍法形成的。然而, 電漿或雷射加強式化學氣相沈積之過程中不易控制被電漿 或雷射撞擊之金屬原子落點且會有其他具能量雜質掉落閘 極中,使閘極氧化層之品質變差且閘極阻値提高。低壓化 學氣相沈積法雖可避免電漿或雷射加強式化學氣相沈積法 造成閘極氧化層之品質變差且閘極阻値提高的缺點,怛其 無法使金屬鎢在低溫時沈積於閘極氧化層上,其形成的溫 度通常都高於350°c,在製程上不方便。此外,當金屬閘 極形成之後,常致使製程溫度受限於金屬材質的低熔點特 性而在在製程上造成許多不便。 經濟部智慧財產局員工消費合作社印製 金氧半電晶體是目前VLSI技術裡最重要的一種基本的 電子元件’係由金屬、氧化物以及半導體三種材質分別形 成之薄膜層依序堆疊所組成。而在現今所普遍使用的金氧 半電晶體元件中,矽是最主要的半導體來源;氧化層,則 主要是氧化矽所形成;至於金屬,雖有應用廣爲半導體元 件所使用的鋁以做爲金屬之材質,但是由於製程上的一些 因素’例如’在0.25μιη製程以下,鋁層的圖案定義困難 以及形成鋁層的後續高溫製程中所造的之問題,使得鋁並 不用來作爲金氧半電晶體元件的金屬層材料;而其他大多 數的金屬材料’則因爲對氧化矽的附著能力不佳的緣故, 使得現在的製程中並不採用金屬層,而選用與氧化矽附著 性極佳’且與製程相符合之複晶矽以取代金屬層。但是使 用複晶砂將衍生一個問題,即使複晶矽經過摻雜,其阻値 5 本紙5艮尺/艾逋m f囤图豕标準<CNS)A4覘格(21〇 χ 297公 660 7 B7
5830t\vf.doc/〇〇S 五、發明說明(乃) --------—--— —裝--- itf先閱讀背面之注意事項再填寫本頁) 仍太高,並不適合作爲金氧半電晶體的金屬層之用。解決 的方法是在複晶矽上’再形成一層金屬矽化物(Metal Silicide),以降低整個由複晶矽與金屬矽化物所形成之多 晶矽化金屬(Polycide)閘極的電阻値。 然而,當積體電路的積集度增加’金氧半電晶體閘極線 寬縮減至次微米(Submicron)時,上述之習知製程將造成高 的閘極阻値(High Gate Resistance)、閘極穿遂漏電(Gate Tunnel Leakage)以及複晶砂閛極的空乏(Poly Gate Deplection)等現象,而導致金氧半電晶體執行效能 (Performance)下降的問題。 第1A圖至第1C圖係繪示習知長通道鋁金屬閘極的製 造流程剖面示意圖。 首先,請參照第1A圖’在所提供的一基底100,例如, 經濟部智慧財產局員工消費合作社印製 P型矽基底,上形成有一井區1〇2與絕緣隔離區1〇4。其 中,絕緣隔離區104可以局部氧化法(Local Oxidation of Silicon,LOCOS)形成場氧化區104 ;或選擇以淺溝渠隔離 法(Shallow Trench Isolation,STI),於基底中蝕刻形成一 溝渠之後,再以化學氣相沈積法(Chemical Vapor Deposition,CVD)將氧化物塡入於溝渠的方式形成淺溝渠 隔離區104,用以絕緣隔離相鄰之金氧半導體元件。續於 基底100上形成一暴露出預定形成源極/汲極區域之罩幕 層106。接著,進行離子植入步驟,形成源極/汲極區1〇8, 6 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 x 297公釐) η 60 1 5830twf.doc/008 ΛΤ Β7 經濟部智慧財產局員工消費合作社印*J5i 五、發明說明(k ) 以定義金氧半場效電晶體之通道區。 然後’請參照第1B圖’於基底1〇〇上利用熱氧化法形 成閘氧化層Π0。其後,再於基底100上形成一層鋁金屬 層112’覆蓋基底100與絕緣隔離區104。其中,鋁金屬 層Π2的形成方法包括物理氣相沈積法。 之後,請參照第1C圖,定義鋁金屬層n2以形成鋁閘 極112a’且剝除部分閘氧化層11〇’以形成閘氧化層110a, 而完成長通道鋁閘極元件之製作。 由於源極/汲極區108係在閘氧化層11〇生成之前早已 形成,因此爲了避免源極/汲極區108因後續的熱氧化而 產生較大的橫向擴散(Lateral Diffusion)現象,造成通道長 度縮短,影響元件操作的問題,所以此金氧半電晶體的通 道必須較長,一般爲3μπι以上。 然而’隨著半導體元件積集度的增高,半導體元件之線 寬與圖案亦逐漸減小,其意味著通道長度也要隨之縮短^ 因此在深次微米的半導體製程中,閘氧化層須在源極/汲 極區形成之前先生成,以避免源極/汲極因熱氧化而發生 橫向擴散現象,致使通道長度縮短,影響元件操作特性。 所以,習知另一種製造金屬閘極的方法是在具有淺溝渠隔 離結構的基底上形成具有閘極開口的介電層,再於聞極開 口中塡入導體,以作爲閘極。其中,形成具有閘極開口之 介電層的方法是先形成虛擬閘極,再形成介電層全面覆蓄 基底與虛擬閘極。之後,以化學機械硏磨法平坦化介電層 至暴露出虛擬閘極,再移除虛擬閘極,以於介電層中形成 7 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) I----J----- -t--------訂· (請先M讀背面之注咅?事項再填寫本頁) 經濟部智慧財產局員工消費合作社印*11衣
4 6 6 6 0 T 583〇twf.doc/008 五、發明說明(k ) 閘極開口。接著,於閘極開口中塡入金屬層,以形成一金 屬閘極。而爲了詳細描述起見,請參照第2A圖至第2C 圖,其所繪示的是習知一種金屬閘極的製造流程剖面示意 圖。 首先,請參照第2A圖,在所提供的一基底200,例如, P型矽基底,上形成有一井區202與絕緣隔離區204。其 中,絕緣隔離區204可以淺溝渠隔離法,於基底中蝕刻形 成一溝渠之後,再以化學氣相沈積法將氧化物塡入於溝渠 的方式形成淺溝渠隔離區204,用以絕緣隔離相鄰之金氧 半導體元件。續於基底200上形成一閘極結構209,其中 該閘極結構209包括一利用熱氧化法所形成之閘氧化層 206,以及一複晶矽層208。 接著,以閘極結構209爲植入罩幕,進行一離子植入步 驟,以在閘極結構209兩側之基底200中形成一淺摻雜源 極/汲極區。然後,在閘極結構209側壁形成間隙壁210。 續以閘極結構209與間隙壁210爲植入罩幕,進行一離子 植入步驟,以在閘極結構209兩側之基底200中形成一重 摻雜源極/汲極區。其中,淺摻雜源極/汲極區和重摻雜源 極/汲極區共組成源極/汲極區212。 請參照第2B圖,於基底200上形成一內介電層(Inter-Layer Dielectrics ; ILD) 後 ,續以化學機械硏磨法平坦化之, 以形成表面高度與複晶矽層208表面高度相等之內介電層 214 ° 請參照第2C圖,去除複晶矽層208,以暴露出閘氧化
S I----------- -t--------訂- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用ΐ國國家標準(CNS)A4規格(210x297公釐) 466607 經濟部智慧財產局員工消費合作社印製 5830twf. doc/008 五、發明說明(^ ) 層206。由於閘氧化層206的品質會因複晶矽層208的蝕 刻去除而遭受破壞,因此必須剝除閘氧化層206,形成一 暴露出部分基底200之閘極開口 215。接著,再次進行熱 氧化法,於閘極開口 215內裸露之基底200上重新形成一 層閘氧化層216,以獲得較高品質氧化特性之閘氧化層。 然後,於基底200上形成一層金屬層,以覆蓋內介電層214 表面以及塡滿閘極開口 215。最後,定義該金屬層,以形 成一金屬閘極218,而完成金氧半電晶體之製作。 在上述的方法中,再次以熱氧化法於閘極開口 215內裸 露之基底200上重新形成一層閘氧化層216雖可獲得良好 品質之氧化特性,但在〇.25μπι製程以下之短通道的閘極 元件中,金屬/閘氧化層介面與額外的高溫熱氧化法卻會 破壞原先所形成之源極/汲極區212外觀,而嚴重影響元 件的操作特性。 因此,本發明的目的在於提出一種金屬閘極的製造方 法,其可以維持閘氧化層高品質的氧化特性,以及源極/ 汲極區的原貌,進而可保持元件良好的操作效能。 根據本發明之上述以及其他目的,本發明提供一種金屬 閘極的製造方法,此方法係先提供一個具有淺溝渠隔離結 構的半導體基底,於基底上依序形成閘氧化層、第一複晶 矽層、埋藏層與第二複晶矽層。其後,依序去除部分第二 複晶矽層、埋藏層、第一複晶矽層與閘氧化層,以定義出 一虛擬之閘極結構。其中,此虛擬閘極結構位於淺溝渠隔 離結構之間的基底上。接著,於虛擬閘極結構兩側的基底 9 -------------- ------- I 訂·---ill I {請先閱讀背面之注意事項再填寫本頁) 本纸張尺度適用中國國家標準(CNS)A4規格(210x297公爱) 經濟部智慧財產局員工消費合作社印製 4 6 6 6 0 7 5830twf.doc/008 五、發明說明) 中形成輕慘雜源極/汲極區。之後,於虛擬閘極結構的側 壁形成間隙壁。然後,於虛擬閘極結構兩側的基底中形成 重摻雜源極/汲極區。其中,輕摻雜源極/汲極區與重摻雜 源極/汲極區共組成一源極/汲極區。接著,移除虛擬閘極 結構之第二複晶矽層與埋藏層,以形成一閘極開口。其中, 此間極開口暴露出第一複晶砂層的表面。之後,於基底上 形成一共彤的第一金屬層,續進行一熱製程,以讓第一複 晶矽層完全與第一金屬層反應,於閘極開口底部之閘氧化 層上形成一矽化金屬層,以作爲阻障層之用;接著再形成 一第二金屬層全面覆蓋基底並且塡滿閘極開口,移除部分 的第二金屬層與未反應的第一金屬層,以定義出金屬閘 極。 在上述的方法中,由於埋藏層可當作去除第二複晶矽層 之蝕刻終止層,所以第一複晶矽層不會被破壞,故可保護 閘氧化層免於遭受習知去除複晶矽層時之蝕刻損害。此 外,當剝除埋藏層時,雖會稍微損傷第一複晶矽層表面, 但閘氧化層的表面仍然保持完好,故其品質及氧化特性將 得以維持。 再者,根據本發明,進行一金屬矽化製程,以完全消耗 第一複晶矽層,而於閘極開口底部之閘氧化層上形成矽化 金屬層,用以降低阻値以及消除複晶矽層所產生之缺乏現 象;且其同時可當作阻擋層,以防止後續沉積的金屬層擴 散至閘氧化層中,導致金屬層發生短路或斷路的問題。 此外,在本發明的方法中,因爲閘氧化層在製程之初已 10 ------------- -^--------訂 (請先閱讀背面之注意事項再填寫本頁) 本紙張叉度適用中國國家標準(CNS)A4規格(210x297公釐) 經濟部智慧財產局員工消費合作社印製 4 6 660 7 5830twf.doc/008 五、發明說明α ) 先源極/汲極區形成之前生成,且後續不須重新以熱氧化 法再長一次,故可避免源極/汲極區外觀變形,進而維持 元件的操作特性。 爲讓本發明之上述和其他目的、特徵、和優點能更明顯 易懂,下文特舉一較佳實施例,並配合所附圖式,作詳細 說明如下: 圖式之簡單說明: 第1A圖至第1C圖係繪示習知長通道鋁金屬閘極的製 造流程剖面示意圖; 第2A圖至第2C圖係繪示習知金屬閘極的製造流程剖 面示意圖;以及 第3A圖至第3D圖所繪示的是依照本發明一較佳實施 例,一種金屬閘極的製造流程剖面示意圖。 圖式之標記說明: 100,200,300 :基底 102,202,302 :井區 104,204,304 ··隔離結構 106 :罩幕層 108,212,318 :源極/汲極區 110,206,216,306 :閘氧化層 112 :鋁金屬層 112a :錦閘極 208,308,312 :複晶砂層 209,313 :閘極結構 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝---------訂--------- 經濟部智慧財產局員工消費合作社印一π 6 6 S 0 了 Λ7 5830twf.doc/008 β7 五、發明說明(g) 210,314 :間隙壁 214,320 :介電層 215,322 :閘極開口 218,330 :金屬閘極 310 :埋藏層 316 :輕摻雜汲極結構 317 :重接雜源極/汲極區 324,328 :金屬層 326 :矽化金屬層 實施例 第3A圖至第3D圖所繪示的是依照本發明一較佳實施 例,一種金屬閘極的製造流程剖面示意圖。 請參照第3A圖,提供一個具有淺溝渠隔離結構304的 半導體基底300,該基底300例如爲P型矽基底,且在該 基底300中更包括有一井區3〇2。之後,於基底300上依 序形成閘氧化層、第一複晶矽層、埋藏層與第二複晶矽層。 接著,依序去除部分第二複晶矽層、埋藏層、第一複晶矽 層與閘氧化層,以定義出一由閘氧化層306、第一複晶矽 層308、埋藏層310與第二複晶矽層312所組成的閘極結 構313。其中,閘極結構313位於淺溝渠隔離結構304之 間的基底300上,且該埋藏層310的材質包括氧化矽或氮 化矽。然後,以閘極結構313爲植入罩幕,進行一離子植 入步驟,以在閘極結構313兩側之基底300中形成一淺摻 雜源極/汲極區316。之後,在閘極結構313側壁形成間隙 12 ------^------ -t--------訂. (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用令國國家標準(CNS)A4規格(210 x 297公釐) 經濟部智慧財產局員工消費合作社印ΪΛ 4 6 6 5 Ο ι Α7 5 83 Otwf.doc/008 五、發明說明(丨0 ) 壁 3 14。 請參照第3Β圖,續以閘極結構3i3與間隙壁314爲植 入罩幕,進行一離子植入步驟’以在閘極結構3 13兩側之 基底300中形成一重摻雜源極/汲極區317。其中,淺摻雜 源極/汲極區316和重摻雜源極/汲極區317共組成源極/汲 極區318。接著’於基底300上形成一介電層後,續進行 一平坦化步驟’以使平坦化的介電層320裸露出第二複晶 石夕層312。其中,該介電層32〇可爲內介電層,且該平坦 化步驟例如爲化學機械硏磨法。 其後,以埋藏層310爲蝕刻終止層,去除第二複晶矽層 312。接著,再將埋藏層310剝除,以形成一暴露出第一 複晶矽層3〇8表面的閘極開口 322。然後,在介電層320 表面與閘極開口 322內壁’例如利用化學氣相沈積法沈積 一層金屬層324,其材質比如爲鈦或鈷等常用的耐火金屬。 之後’請參照第3C圖,比如利用快速加熱回火的製程, 使第一複晶矽層3〇8中的矽與金屬層324反應,完全消耗 掉第一複晶矽層308,以在閘極開口 322底部形成一層低 阻値之矽化金屬層326。其中,該矽化金屬層326的材質 比如爲矽化鈦、矽化鈷或矽化鎳等。此矽化金屬層326的 目的在於降低阻値以及消除複晶矽層所產生之缺乏現象, 且其同時可當作阻擋層,以防止後續沉積的金屬層擴散至 閘氧化層中。 或者,在本發明中,更可包括在未反應之金屬層324與 矽化金屬層326上,例如利用化學氣相沈積法或其它傳統 13 ------------- « · I------訂------里· ,Ν (請先閒讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)Al規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 5830twf.doc/008 B7 五、發明說明((丨) 的方式沈積一層阻障層(未繪示於圖)’其較佳材質爲氮化 鈦(TiN)。而沈積阻障層的目的在於提昇後續金屬層,例如 鎢與其他材質之附著力以及防止後續沉積的金屬層擴散至 閘氧化層中1導致金屬層發生短路(short)或斷路(open)的 問題。 接著,例如利用化學氣相沈積法沈積一層金屬層328, 全面覆蓋未反應之金屬層324與塡滿閘極開口 322,其材 質比如爲鎢(W)或是鋁等金屬導體。 最後,請參照第3D圖,例如利用乾蝕刻法將部份的金 屬層328與未反應之金屬層324去除,暴露出介電層320 表面,以定義形成一由金屬層3〗8a與未反應之金屬層324a 共組而成之金屬閘極330。 在上述的方法中,由於埋藏層310可當作去除第二複晶 矽層3丨2之蝕刻終止層,所以第一複晶矽層308不會被破 壞,故可保護閘氧化層306免於遭受習知去除複晶矽層時 之蝕刻損害。此外,當剝除埋藏層310時,雖會稍微損傷 第一複晶矽層3〇8表面,但閘氧化層306的表面仍然保持 完好,故其品質及氧化特性將得以維持。 此外,因爲閘氧化層306在製程之初已先源極/汲極區 形成之前生成,且後續不須重新以熱氧化法再長一次,故 可避免源極/汲極區外觀變形,進而維持元件的操作特性。 再者’由於本發明進行一金屬矽化製程,以完全消耗第 一複晶矽層,而於閘極開口底部之閘氧化層上形成矽化金 屬層,用以降低阻値以及消除複晶矽層所產生之缺乏現 I------------裝--------訂· (請先閱讀背面之注咅?事項再填寫本頁) 60 60 Λ7 B7
5830twf.doc/00S 五、發明說明((V) 象;且其同時可當作阻擋層,以防止後續沉積的金屬層擴 散至閘氧化層中’導致金屬層發生短路或斷路的問題。 雖然本發明已以一較佳實施例揭露如上,然其並非用以 限定本發明,任何熟習此技藝者,在不脫離本發明之精神 和範圍內,當可作各種之更動與潤飾。因此本發明之保護 範圍當視後附之申請專利範圍所界定者爲準。 ------1----- _t--------訂· {請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本纸張尺度適用中國國 (CNS)A..l規格⑵0 X 297公餐)

Claims (1)

  1. 4 ο d ο Ο 7 Α8 Β8 C8 5830twf.doc/008 现 、申請專利範圍 1.一種金屬閘極的製造方法,其適用於半導體元件的製 程中,該方法包括: 提供具有一淺溝渠隔離結構之一基底; 於該基底上形成一閘極結構,其依序由一閘氧化層、一 第一複晶砂層、一埋藏層與一第二複晶砂層共同組成; 於該閘極結構之兩側的該基底中形成一輕摻雜源極/汲 極區, 於該閘極結構側壁形成一間隙壁; 於該閘極結構之兩側的該基底中形成一重摻雜源極/汲 極區,其中該輕摻雜源極/汲極區與該重摻雜源極/汲極區 共組成一源極/汲極區; 於該基底上形成一平坦化之介電層,該介電層裸露出該 第二複晶矽層的表面; 以該埋藏層爲蝕刻終止層,去除該第二複晶矽層; 去除該埋藏層,以形成一暴露出該第一複晶矽層表面之 閘極開口; 於該基底上形成一共形之第一金屬層,覆蓋該介電層、 該閘極開口內壁與該第一複晶矽層表面; 經濟部智慧財產局員工消費合作社印*'"1 ----------::· ^--------訂· (請先閱讀背面之;i意事項再填寫本頁) 進行一熱製程,使該第一複晶矽層與該第一金屬層完全 反應,以於該閘極開口底部之該閘氧化層上形成一矽化金 屬層; 於該基底上形成一第二金屬層,覆蓋該未反應之第一金 屬層與塡滿該閘極開口;以及 定義該第二金屬層與該未反應之第一金屬層,以形成一 16 本紙張尺度適用令國國家標準(CNS)A4規格(210x 297公釐) 經濟部智慧財產局員工消費合作杜印製 6 6 0 7 as R8 C8 5830twf.doc/0Q8_™_ 六、申請專利乾圍 金屬閘極。 2. 如申請專利範圍第1項所述之金屬閘極的製造方法, 其中該埋藏層的材質包括氧化物。 3. 如申請專利範圍第1項所述之金屬閘極的製造方法, 其中該埋藏層的材質包括氮化物D 4. 如申請專利範圍第1項所述之金屬閘極的製造方法, 其中該閘氧化層的形成方法包括熱氧化法。 5. 如申請專利範圍第1項所述之金屬閘極的製造方法, 其中該介電層包括內層介電材料。 6. 如申請專利範圍第1項所述之金屬閘極的製造方法, 其中該第一金屬層的材質包括鈦。 7. 如申請專利範圍第1項所述之金屬閘極的製造方法, 其中該第一金屬層的材質包括鈷。 8. 如申請專利範圍第1項所述之金屬閘極的製造方法, 其中該第一金屬層包括耐火材質之金屬。 9. 如申請專利範圍第1項所述之金屬閘極的製造方法, 其中該第二金屬層的材質包括鋁。 10. 如申請專利範圍第1項所述之金屬閘極的製造方法, 其中於該第二金屬層的材質包括鎢。 11. 如申請專利範圍第1項所述之金屬閘極的製造方法, 其中該熱製程包括快速加熱回火製程。 12. 如申請專利範圍第1項所述之金屬閘極的製造方法, 其中該矽化金屬層可作爲阻障層之用。 13. 如申請專利範圍第1項所述之金屬閘極的製造方法, ----------- -^--------訂- (請先閱讀背面之泫意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) 3S0 -iSl〇lwfldoc/002 ί44 1號專利範圍修正頁 AS B8 C8 D8 修正日期90/4/26 fC 經濟部智慧財產局員工消費合作社印製 ,JL ^ !f~> ~—申備專利範圍 其中^該矽化金屬層形成之後與該第二金屬層沉積之前, 更包括形成一阻障層。 14. 如申請專利範圍第13項所述之金屬閘極的製造方 法,其中該阻障層的材質包括氮化鈦。 15. 如申請專利範圍第1項所述之金屬閘極的製造方法, 其中該矽化金屬層的材質包括矽化鈦。 16. 如申請專利範圍第1項所述之金屬閘極的製造方法, 其中該矽化金屬層的材質包括矽化鈷。 ----------11 —----1— 訂·--------ί (請先Μ讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 >: 297公釐)
TW89107441A 2000-04-20 2000-04-20 Manufacturing method for metal gate TW466607B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW89107441A TW466607B (en) 2000-04-20 2000-04-20 Manufacturing method for metal gate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW89107441A TW466607B (en) 2000-04-20 2000-04-20 Manufacturing method for metal gate

Publications (1)

Publication Number Publication Date
TW466607B true TW466607B (en) 2001-12-01

Family

ID=21659455

Family Applications (1)

Application Number Title Priority Date Filing Date
TW89107441A TW466607B (en) 2000-04-20 2000-04-20 Manufacturing method for metal gate

Country Status (1)

Country Link
TW (1) TW466607B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101930978B (zh) * 2009-06-25 2012-12-12 尼克森微电子股份有限公司 半导体组件及其制造方法
US8530980B2 (en) 2011-04-27 2013-09-10 United Microelectronics Corp. Gate stack structure with etch stop layer and manufacturing process thereof
TWI508293B (zh) * 2011-07-11 2015-11-11 United Microelectronics Corp 具有金屬閘極之半導體元件及其製作方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101930978B (zh) * 2009-06-25 2012-12-12 尼克森微电子股份有限公司 半导体组件及其制造方法
US8530980B2 (en) 2011-04-27 2013-09-10 United Microelectronics Corp. Gate stack structure with etch stop layer and manufacturing process thereof
US9087782B2 (en) 2011-04-27 2015-07-21 United Microelectronics Corporation Manufacturing process of gate stack structure with etch stop layer
US9190292B2 (en) 2011-04-27 2015-11-17 United Microelectronics Corporation Manufacturing process of gate stack structure with etch stop layer
TWI508293B (zh) * 2011-07-11 2015-11-11 United Microelectronics Corp 具有金屬閘極之半導體元件及其製作方法

Similar Documents

Publication Publication Date Title
TW379440B (en) Semiconductor device provided with capacitor
US5834353A (en) Method of making deep sub-micron meter MOSFET with a high permitivity gate dielectric
US9240404B2 (en) Embedded polysilicon resistor in integrated circuits formed by a replacement gate process
US6100145A (en) Silicidation with silicon buffer layer and silicon spacers
TW392308B (en) Method of making metal oxide semiconductor (MOS) in IC
US6258648B1 (en) Selective salicide process by reformation of silicon nitride sidewall spacers
KR20030033081A (ko) Mosfet 디바이스의 공핍 규화 소스 및 드레인접합부의 제작 공정
US6025241A (en) Method of fabricating semiconductor devices with self-aligned silicide
TW574746B (en) Method for manufacturing MOSFET with recessed channel
TW297954B (en) Manufacturing method of load resistor of SRAM
KR100658088B1 (ko) 저 누설량을 갖는 mos 트랜지스터
TW466607B (en) Manufacturing method for metal gate
US9397182B2 (en) Transistor structure with silicided source and drain extensions and process for fabrication
KR100243280B1 (ko) 반도체장치의 게이트패턴 및 그 제조방법
US6291301B1 (en) Fabrication method of a gate junction conductive structure
TW200524141A (en) Semiconductor device and manufacturing method thereof
KR100605908B1 (ko) 반도체 소자 및 그 제조 방법
KR930011472B1 (ko) Mos트랜지스터의 제조방법
TW408379B (en) Method for manufacturing gate interface conductive structure
KR100493418B1 (ko) 반도체 소자의 트랜지스터 및 그 제조 방법
TW388077B (en) Fabrication of semiconductor device
JP2002368007A (ja) 金属酸化膜半導体製造方法
JPH11186548A (ja) 半導体装置及びその製造方法
TW439205B (en) Manufacturing method of self-aligned contact
TW440971B (en) Method for improving integrated circuit device to avoid short channel effect

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees